JPH05181784A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【目的】 データ転送時に転送スタートアドレスや転送
量が偶数か奇数かに関係なくワード転送を可能にする。 【構成】 データ転送装置１０は、転送スタートアドレ
ス及び転送量が偶数か奇数かを判別する転送制御部１１
と、この転送制御部１１からの制御信号により制御され
る転送元レジスタ１７、転送先レジスタ１８、カウンタ
１９，２０、セレクタ２１，２６，２７，３０，３１、
入出力バッファ２２，２３、ラッチ２４，２５，２８，
２９等を設け、上記各回路を制御して転送データをワー
ド若しくは上位バイトと下位バイトの組合せで転送す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ転送装置に係
り、詳細には、電子機器におけるメモリ間のデータ転送
装置に関する。

【０００２】

【従来の技術】ＤＭＡ（direct memory access）方式
は、ＣＰＵを介さずに直接にＩ／Ｏ機器とメモリ間であ
るいはメモリとメモリとの間でバスを通じてデータのや
りとりを行なう方式であり、これにより高速・大容量の
データ転送がＣＰＵのオーバヘッドを伴わずに可能とな
る。この方式はフラグ・センスやインタラプトによるソ
フトウェア転送とは異なり、ハードウェアによるＩ／Ｏ
−メモリ間のデータ転送である。ＣＰＵとデータ・バス
の使用権の制御はＤＭＡコントローラが行なう。従来、
１６ビットデータバスを使用したシステムにおけるメモ
リ間のデータ転送（ＤＭＡ転送）では、バイト転送時に
はデータバスの上位側（８ビット）からリードしたデー
タは、データバスの上位側（８ビット）にライトされ、
データバスの下位側（８ビット）からリードしたデータ
は、データバスの下位側（８ビット）にライトされる。
このため、転送元と転送先のＲＡＭのスタートアドレス
は、偶数同士または奇数同士に設定しなければならない
ので、偶数アドレスから奇数アドレスへの転送を行うこ
とができないという欠点があった。また、上述した転送
スピードの遅いバイト転送に替えて所定のモード設定に
よりワード転送が行えるようにしたデータ転送装置があ
る。ワード転送の場合には、例えば、１ワードは偶数番
地からの２バイトとする。また、設定した初期アドレス
が奇数番地の場合は自動的にアドレスを−１補正して偶
数番地にしてから転送するようにする。

【０００３】

【発明が解決しようとする課題】従って、ワード転送時
には転送元と転送先のスタートアドレスは、必ず偶数ア
ドレスにしなければならないため、バイト転送時と同様
に偶数アドレスから奇数アドレスへの転送、奇数アドレ
スから偶数アドレスへの転送を行なうことができない。
すなわち、上位側からリードしたデータは下位側にライ
トすることはできない。また、偶数アドレス同士しか設
定できないので奇数アドレス同士のワード転送を行うこ
とができず、バイト転送で行わなければならない。この
ため、転送スピードが遅くなるという欠点があった。例
えば、１６ビットのデータを８ビットずつ転送するので
２倍の時間がかかってしまうことになる。してみれば、
転送スタートアドレスや転送量が偶数か奇数かを判別す
る回路を設け、転送アドレスカウンタや転送データを制
御し、ワード転送を行えるようにすれば、データ転送時
に転送スタートアドレスや転送量が偶数か奇数かに関係
なくワード転送ができるようになることは明らかであ
る。本発明の課題は、データ転送時に転送スタートアド
レスや転送量の偶数・奇数に関係なくワード転送が行え
るようにすることである。

【０００４】

【課題を解決するための手段】本発明の手段は次の通り
である。判別手段１（図１のブロック図を参照、以下同
じ）は、転送スタートアドレス（例えば、データ転送元
メモリアドレスとデータ転送先メモリアドレス）及び転
送量が偶数か奇数かを判別するもので、例えば転送デー
タを制御する転送制御回路によって判別され、その判別
結果はレジスタ等に格納される。制御手段２は、判別手
段１の判別結果に基づいて転送データをワードにするか
上位バイト及び下位バイトにするかを決定し、転送デー
タをワード若しくは上位バイトと下位バイトの組合せで
転送するように制御するもので、例えば転送制御回路か
らの制御信号に従ってデータ転送先を制御するセレクタ
回路、ラッチ回路、入出力バッファ等である。この場
合、データリード時にはワードアクセスをし、データラ
イト時には上位バイトの書込み及び下位バイトの書込み
を行ない、前回リードデータと今回リードデータとでワ
ードデータとして書込みを行なうとともに今回リードデ
ータをワードで書込むようにしてもよい。

【０００５】

【作用】本発明の手段の作用は次の通りである。先ず、
判別手段１によって転送スタートアドレス及び転送量が
偶数か奇数かが判別され、制御手段２により判別手段１
の判別結果に基づいて転送データをワードにするか上位
バイト及び下位バイトにするかが決定される。そして、
転送データをワード若しくは上位バイトと下位バイトの
組合せで転送するように制御される。従って、データ転
送時に転送スタートアドレスや転送量が偶数か奇数かに
関係なくワード転送が可能になる。

【０００６】

【実施例】以下、図２〜図６を参照して実施例を説明す
る。図２〜図６はデータ転送装置の一実施例を示す図で
ある。先ず、構成を説明する。図１はデータ転送装置１
０のブロック構成図である。この図において、１１は各
部回路に所定タイミングで制御信号を出力して各部回路
及び転送データを制御する転送制御部であり、転送制御
部１１には転送バイト数を格納する転送量レジスタ１２
と、転送用のクロックを生成するクロック生成部１３
と、１回の転送毎にカウントアップし、カウントアップ
したカウント数を出力するカウンタ１４と、一連のワー
ド転送の終了を検出するためにカウンタ１４からのカウ
ント数と転送制御部１１からの転送量を比較し一致した
場合に一致信号を転送制御部１１に出力する比較部１５
が接続される。

【０００７】また、同図中、１６はデータを格納するＲ
ＡＭであり、ＲＡＭ１６は転送制御部１１から制御バス
を通して制御信号であるＣＳ（選択信号）、ＯＥ（デー
タ読込選択信号）、ＬＷＥ（下位バイト書込み選択信
号）、ＵＷＥ（上位バイト書込み選択信号）によりデー
タの読み書きを行なう。このＲＡＭ１６に接続されるデ
ータバスは１６ビットであり、バイト単位での書き込み
が可能になっている。また、上記下位バイト書込み選択
信号ＬＷＥ、上位バイト書込み選択信号ＵＷＥが入力さ
れることにより１６ビットのデータのうちの上位８ビッ
ト、下位８ビットずつの書込みが可能となる。

【０００８】転送元レジスタ１７はデータ転送元スター
トアドレスを格納するレジスタ、転送先レジスタ１８は
データ転送先スタートアドレスを格納するレジスタであ
り、転送元レジスタ１７及び転送先レジスタ１８で設定
されたスタートアドレスはカウンタ１９，２０に出力さ
れる。カウンタ１９，２０は、スタートアドレスを後述
するセレクタ２１を介してＲＡＭ１６に転送するために
設定されたスタートアドレスを転送制御部１１からのク
ロックにより１バイトまたは１ワード転送毎にアドレス
をカウントアップする。セレクタ２１は、転送制御部１
１からのセレクト信号によりカウンタ１９及びカウンタ
１０の出力の何れか一方を選択してＲＡＭ１６に対する
アドレス出力としてアドレスバスを通してＲＡＭ１６に
出力する。

【０００９】一方、ＲＡＭ１６のデータ入出力のうち下
位バイトデータ（以下、単に下位バイトという）はデー
タバスを通して入出力バッファ２２に入出力され、上位
バイトデータ（以下、単に上位バイトという）はデータ
バスを通して入出力バッファ２３に入出力される。上記
入出力バッファ２２は、ＲＡＭ１６の下位バイトデータ
の受渡しを行ないＲＡＭ１６の出力データをラッチ２４
に出力するとともに後述するセレクタ２６からのデータ
をＲＡＭ１６に出力する。ラッチ２４は転送制御部１１
からの制御信号により入出力バッファ２２からの出力デ
ータをラッチし、ラッチしたデータをラッチ２８及びセ
レクタ３０に出力する。ラッチ２８は転送制御部１１か
らの制御信号によりラッチ２４の出力データをラッチ
し、セレクタ３０は転送制御部１１からのセレクト信号
により今回のデータがラッチされたラッチ２４の出力及
び以前（前回）のデータがラッチされているラッチ２８
の出力のうち何れか一方を選択してセレクタ２６，２７
（後述）に出力する。セレクタ２６は転送制御部１１か
らの制御信号によりセレクタ３０からの下位バイトデー
タ出力及びセレクタ３１からの上位バイトデータ出力の
何れかのデータを選択して入出力バッファ２２を介して
ＲＡＭ１６に出力する。

【００１０】上位バイト側も同様であり、ラッチ２５
は、転送制御部１１からの制御信号により入出力バッフ
ァ２３からの出力データをラッチし、ラッチしたデータ
をラッチ２９及びセレクタ３１に出力する。ラッチ２９
は転送制御部１１からの制御信号によりラッチ２５の出
力データをラッチし、セレクタ３１は転送制御部１１か
らのセレクト信号により今回のデータがラッチされたラ
ッチ２５の出力及び以前（前回）のデータがラッチされ
ているラッチ２９の出力のうち何れか一方を選択してセ
レクタ２６，２７に出力する。セレクタ２７は転送制御
部１１からの制御・信号によりセレクタ３１からの下位
バイトデータ出力の何れかのデータを選択して入出力バ
ッファ２３を介してＲＡＭ１６に出力する。

【００１１】図３はＲＡＭ１６に格納されているデータ
の一例を示す図である。図３に示すように、ＲＡＭ１６
にはＲＡＭアドレス１００Ｅ，１００Ｆ，１０１０，１
０１１，…に対応してデータ０１，２３，４５，６７，
…が格納されていて、例えば、下位バイトがアドレス１
００Ｅでデータ０１、上位バイトがアドレス１００Ｆで
データ２３が格納されているものとする。後述する動作
説明では、このＲＡＭ１６に格納されているデータ０
１，２３，４５，６７，…を転送する例を示す。

【００１２】次に、本実施例の動作を説明する。図４は
前記図３のＲＡＭ１６に格納されているデータを転送す
る転送例を説明するための図、図５は転送元アドレス、
転送先アドレス及び転送量により設定される各場合の転
送例及び転送回数を示す図である。

【００１３】図５において、転送元アドレス、転送先ア
ドレス及び転送量が偶数か奇数かに対応して上位バイ
ト、下位バイトに分けられたデータを同図左欄に示すよ
うに転送することによって装置全体としてワード転送を
可能とするものである。ここで、図５中、ａ，ｂ，ｃ，
ｄ，ｅ，ｆ，ｘ（但し、ｘは不定、又は任意の値）は上
位バイト、下位バイトに分けられたデータを示し、ナシ
は書込みを行わないことを示す。また、「上」は上位バ
イト、「下」は下位バイト、「量」は転送のバイト数
を、「回数」は転送の回数を示す。例えば、図５アに示
すように転送元アドレス、転送先アドレス及び転送量が
何れも偶数のときは１回目の転送で転送元のデータ
［ａ，ｂ］の上位バイト、下位バイトをともにそのまま
転送先に転送し（［ａ，ｂ］→［ａ，ｂ］）、２回目の
転送でデータ［ｃ，ｄ］をそのまま転送先に転送すれば
よい（［ｃ，ｄ］→［ｃ，ｄ］）。また、図５イに示す
ように転送元アドレス、転送先アドレス及び転送量が何
れも奇数のときは１回目の転送で転送元のデータ［ｘ，
ａ］の［ａ］だけを転送し（［ｘ，ａ］→ ［ａ］）、
２回目の転送でデータ［ｃ，ｄ］をそのまま転送する
（［ｂ，ｃ］→［ｂ，ｃ］）。また、図５ウに示すよう
に転送元アドレスが偶数、転送先アドレスが奇数、転送
量が奇数のときは１回目の転送で転送元のデータ［ａ，
ｂ］の上位バイト、下位バイトのデータのデータを入れ
替えて転送先に先ずデータ［ａ］だけを転送し（［ａ，
ｂ］→ ［ａ］）、２回目の転送で転送元のデータ
［ｃ，ｄ］の上位バイト、下位バイトのデータを入れ替
えるとともに１回目の転送で読み込んだデータ［ｂ］と
共に転送先にデータ［ｂ，ｃ］を転送する（［ｃ，ｄ］
→［ｂ，ｃ］）。更に、図５エに示すように転送元アド
レスが奇数、転送先アドレスが偶数、転送量が偶数のと
きは１回目の転送で転送元のデータ［ｘ，ａ］を読み込
んでも書き込まない（転送しない）。次に２回目の転送
で転送元のデータ［ｂ，ｃ］の上位バイト、下位バイト
のデータを入れ替えると共に１回目に読み込んだデータ
［ａ］とともに転送先にデータ［ａ，ｂ］を転送し
（［ｂ，ｃ］→［ａ，ｂ］）、３回目の転送で転送元の
データ［ｄ，ｅ］の上位バイト、下位バイトのデータを
入れ替えて２回目に読み込んだデータ［ｃ］と共に転送
先にデータ［ｃ，ｄ］を転送する（［ｄ，ｅ］→［ｃ，
ｄ］）。

【００１４】このように、転送元アドレス、転送先アド
レス及び転送量の偶数、奇数に対応して転送例が設定さ
れており、転送スタート時とエンド時を除いてワード転
送が行われる。この転送スタートアドレスや転送量の偶
数、奇数に応じた転送データの制御は、具体的には転送
制御部１１からの制御信号に従って動作するラッチ及び
セレクタ等によって制御される。

【００１５】以下、転送元スタートアドレスが偶数で、
転送先スタートアドレスが奇数、転送量が奇数の場合に
ついて説明する。転送元スタートアドレスが１００Ｅ
Ｈ、転送先スタートアドレスが４５６７Ｈ、転送量を５
バイトとした場合のアドレスとデータの動きを図４に示
す。

【００１６】図４において、先ず、１回目の転送が１０
００Ｅ，Ｆのワードでデータ（上位バイト［２３］、下
位バイト［０１］）をリードして次のライトはその下位
バイトから読んだデータ［０１］を上位バイトに出力し
て上位バイトだけの書込みをアドレス４５６７Ｈに対し
行なう。次いで、２回目の転送で転送元アドレス及び転
送先アドレスをカウントアップして１０１０，１１のワ
ードデータ（上位バイト［６７］、下位バイト［４
５］）をリードして同様にカウントアップしたアドレス
４５６８，９に前回の上位バイト［２３］と今回読み込
んだ下位バイト［４５］を出力する。ここでは、ワード
転送が行われている。次いで、３回目の転送で転送元ア
ドレス及び転送先アドレスをカウントアップして１０１
２，１３のワードデータ（上位バイト［ＡＢ］、下位バ
イト［８９］）をリードして同様にカウントアップした
アドレス４５６Ａ，Ｂに前回の上位バイト［６７］と今
回読込んだ下位バイト［８９］を書込む。これによっ
て、５バイト分のデータ転送が行われている。

【００１７】上述したアドレスとデータの動作はデータ
転送装置１０の回路上では図６で示される。図６におい
て、転送元スタートアドレスが１００ＥＨ（偶数）、転
送先スタートアドレスが４５６７Ｈ（奇数）、転送量を
５バイト（奇数）とする。すなわち、転送元レジスタ１
７には転送元スタートアドレス１００ＥＨが、転送先レ
ジスタ１８には転送先スタートアドレス４５６７Ｈが格
納されており、転送量レジスタ１２には５が格納されて
いる。転送制御部１１は、転送元および転送先のスター
トアドレスが偶数か奇数かを判別するために転送元レジ
スタ１７、転送先レジスタ１８からその最下位ビットを
入力する。ここで、データはバイナリーであるから転送
制御部１１では入力した最下位ビットが０なら偶数、１
なら奇数と判断するので、このとき入力した値により、
転送元スタートアドレスは１００ＥＨで最下位ビットは
０で偶数、転送先スタートアドレスは４５６７Ｈで奇数
と判断する。ここで、ワード単位でのアクセスであるか
ら転送元レジスタ１７はカウンタ１９へ、転送先レジス
タ１８はカウンタ２０へ最下位ビットを除いた（最下位
ビットを０とした）アドレスデータを出力し、カウンタ
１９，２０はその入力した値からカウントアップを行な
う。

【００１８】先ず、転送開始時には転送制御部１１はセ
レクタ２１に対して転送元側のカウンタ１９の出力をセ
レクトする信号を出力し、セレクタ２１はＲＡＭ１６に
対しアドレスとして転送元側のアドレス（１００ＥＨの
最下位ビットを除いた値０８０７Ｈ）を出力する。すな
わち、データをリードする場合は転送元アドレスをＲＡ
Ｍ１６に出力するためにセレクタ２１は転送元側のカウ
ンタ１９の出力をセレクトしてＲＡＭ１６に対して出力
する。このときのアドレスはワードアクセスであるから
最下位ビットを除いた値０８０７Ｈ（１００ＥＨを１ビ
ット右シフトさせた値）をアドレスとして出力する。こ
のとき、転送制御部１１はＲＡＭ１６に対してＲＡＭ１
６にデータを出力させるような制御信号としてＣＳ（チ
ップセレクト）信号及びＯＥ（データ読込選択）信号を
出力し、ＲＡＭ１６は入力された上記アドレスのデータ
を出力する。このアドレスによってＲＡＭ１６は上位デ
ータバスには２３Ｈを、下位データバスには０１Ｈを出
力する。ラッチ２４およびラッチ２５は入出力バッファ
２２，２３を通して転送制御部１１からのラッチ信号に
より上記データをラッチする。また、ラッチ２８，２９
はラッチ２４，２５が前回ラッチしていたデータ（この
場合不定）をラッチする。セレクタ３０は転送制御部１
１からのセレクト信号によりラッチ２４からの入力デー
タを出力する。同様に、セレクタ３１はラッチ２９から
の入力を出力し、セレクタ２６はセレクタ３１の出力
を、セレクタ２７はセレクタ３０の出力をセレクトして
出力する。よって、セレクタ２６からはセレクタ２５が
前回ラッチしたデータ（この場合不定）が、セレクタ２
７からは０１Ｈが出力される。すなわち、ここではいま
入力したデータを上位に出力するための動作を行ってお
り、具体的にはラッチ２４に下位バイト［０１］がラッ
チされ、ラッチ１５に上位バイト［２３］がラッチされ
る。セレクタ３０はラッチ２４出力をセレクトするよう
にすることによってラッチ２４の出力データ［０１］を
セレクタ２６，２７に出力する（図６ア参照）。セレク
タ２７はセレクタ３０からの出力をセレクトすることに
よって入出力バッファ２３を介してデータバス上に０１
Ｈが出力されることになる（図６イ参照）。これによっ
て、上位から読んだデータ０１Ｈが、上位のデータ０１
Ｈとして出力され、次のサイクルでこのデータ０１Ｈが
上位データ０１ＨとしてＲＡＭ１６に書き込まれる。

【００１９】次のサイクルで転送制御部１１はセレクタ
２１に対して書込むために転送先側のカウンタ２０の出
力をセレクトする信号を出力する。セレクタ２１はＲＡ
Ｍ１６に対しアドレスとして転送先側のアドレス（４５
６７Ｈの最下位ビットを除いた値２２Ｂ３Ｈ）を出力す
る。このとき、転送制御部１１がＲＡＭ１６に対してＣ
Ｓ信号及びＵＷＥ（上位バイト書込み）信号を出力する
ことにより、上位だけの書込みを行ない、ＲＡＭ１６に
は上位バイトのデータ０１Ｈのみ書き込まれる。

【００２０】一方、転送制御部１１では転送量レジスタ
１２からの入力（５）により比較部１５に対して転送回
数（３）を出力する。すなわち、転送量はバイト単位で
ありワード転送する場合の転送回数は以下のような計算
により３となる。転送回数は転送元アドレス、転送先ア
ドレス、及び転送量の偶数、奇数に応じて図５のように
求められる。この場合は図５ウであるから転送回数は量
÷２＋１で与えられ、５（バイト）を２で割って（５を
１ビットシフトさせる）２とし、これに１を加えて転送
回数３とする。この転送回数は転送制御部１１が転送量
レジスタ１２の出力を基に判断して算出し、比較部１５
に出力する。比較部１５では転送制御部１１から出力さ
れた転送回数とカウンタ１４からの転送回数とを比較
し、一致したとき転送を終了する転送終了信号を転送制
御部１１に出力する。

【００２１】転送が終了した次のサイクルでカウンタ１
９，２０は転送制御部１１からのクロックにより、カウ
ントアップを行なう。その後は前回と同様にしてアドレ
ス０８０８Ｈ（ワードアクセスのために１０１０，１１
を１ビット右シフトさせた値）からデータ６７８４５Ｈ
を読込み、ラッチ２４には４５Ｈを、ラッチ２５には今
回新たに読み込んだ６７Ｈを（図６ウ参照）、ラッチ２
８には０１Ｈを、ラッチ２９には２３Ｈをそれぞれラッ
チさせる。セレクタ３１はラッチ２９をセレクトするこ
とによって下位側のセレクタ２６に２３Ｈを出力し（図
６エ参照）、セレクタ２６は２３Ｈを、セレクタ２７は
４５Ｈを出力する。こうして、ＲＡＭ１６のアドレス０
８０９ＨからデータＡＢ８９Ｈを読み込み、アドレス２
２Ｂ５Ｈへデータ８９６７Ｈを書き込む。

【００２２】一方、カウンタ１４は転送を３回行ったの
で３になり、比較部１５では一致信号を転送制御部１１
に対し出力する。転送制御部１１ではその一致信号によ
り所定の転送が済んだと判断して転送動作を終了する。
このようにして、図４に示すような転送が行われる。ま
た、図５に示したように転送回数は最大、転送量÷２＋
２となるため１０１バイト転送する場合の転送回数は最
大５２回になる。

【００２３】以上説明したように、本実施例のデータ転
送装置１０は、転送スタートアドレス及び転送量が偶数
か奇数かを判別する転送制御部１１と、この転送制御部
１１からの制御信号により制御される転送元レジスタ１
７、転送先レジスタ１８、カウンタ１９，２０、セレク
タ２１，２６，２７，３０，３１、入出力バッファ２
２，２３、ラッチ２４，２５，２８，２９等を設け、上
記各回路を制御して転送データをワード若しくは上位バ
イトと下位バイトの組合せで転送するようにしている。
特に、データリード時には必ずワードアクセスし、デー
タライト時に上位バイトのみ、下位バイトのみの書き込
み、前回リードデータと今回リードデータとでワードデ
ータとして書き込み、今回リードデータをワードで書き
込み、をスタートアドレスおよび転送量が奇数か偶数か
で判断して行うことができるようにしているので、転送
スタート時とエンド時を除いて殆どのデータ転送がワー
ドで行えるようになり、転送スピードを大幅にアップす
ることができ、大量のデータを転送することができる。

【００２４】なお、本実施例では１６ビットデータ転送
に適用しているか、データ転送を行うものであれば１６
ビットデータ転送に限られず、例えば３２ビットでも同
様に適用できることは言うまでもない。

【００２５】また、本実施例で示したデータ転送装置１
０を構成する回路の数、種類等は上記実施例のものに限
定されないことは勿論である。

【００２６】

【発明の効果】本発明によれば、転送スタートアドレス
及び転送量が偶数か奇数かを判別する判別手段と、前記
判別手段の判別結果に基づいて転送データをワードにす
るか上位バイト及び下位バイトにするかを決定し、転送
データをワード若しくは上位バイトと下位バイトの組合
せで転送するように制御する制御手段を備えているの
で、データ転送時に転送スタートアドレスや転送量が偶
数か奇数かに関係なくワード転送を行なうとができ、転
送スピードを格段に向上させることができる。

【図面の簡単な説明】

【図１】本発明の機能ブロック図である。

【図２】データ転送装置のブロック構成図である。

【図３】データ転送装置のＲＡＭに格納されているデー
タを示す図である。

【図４】データ転送装置のデータ転送例を示す図であ
る。

【図５】データ転送装置の各場合の転送例及び転送回数
を示す図である。

【図６】データ転送装置のデータ転送動作を説明するた
めのブロック図である。

【符号の説明】

１０ データ転送装置 １１ 転送制御部 １２ 転送量レジスタ １４，１９，２０ カウンタ １５ 比較部 １６ ＲＡＭ １７ 転送元レジスタ １８ 転送先レジスタ ２１，２６，２７，３０，３１ セレクタ ２２，２３ 入出力バッファ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 転送スタートアドレス及び転送量が偶数
   か奇数かを判別する判別手段と、 前記判別手段の判別結果に基づいて転送データをワード
   にするか上位バイト及び下位バイトにするかを決定し、
   転送データをワード若しくは上位バイトと下位バイトの
   組合せで転送するように制御する制御手段と、 を具備したことを特徴とするデータ転送装置。
2. 【請求項２】 前記制御手段は、前記判別手段の判別結
   果に基づいてデータリード時にはワードアクセスをし、
   データライト時には上位バイトの書込み及び下位バイト
   の書込みを行ない、前回リードデータと今回リードデー
   タとでワードデータとして書込を行なうとともに、今回
   リードデータをワードで書込むようにしたことを特徴と
   する請求項１記載のデータ転送装置。