JPS6220060A - 優先選択制御回路 - Google Patents
優先選択制御回路Info
- Publication number
- JPS6220060A JPS6220060A JP15983185A JP15983185A JPS6220060A JP S6220060 A JPS6220060 A JP S6220060A JP 15983185 A JP15983185 A JP 15983185A JP 15983185 A JP15983185 A JP 15983185A JP S6220060 A JPS6220060 A JP S6220060A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- interrupt
- priority
- interruption
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
複数の第１の制御回路からの割込み要求に対して、優先
順位の最も高い割込みを有する第１の制御回路を選択し
て第２の制御回路が処理を行なうデータ処理装置におい
て、第１図の制御回路相互間に各レベルの割り込み信号
毎にワイヤド・オアした優先選択用バスを設け、第１の
制御回路内において自己の割込みレベルと優先選択用バ
スに表示されている割込みレベルとを比較し１．その結
果にもとづいて処理すべき第１の制御回路を選択する構
成が示されている。
順位の最も高い割込みを有する第１の制御回路を選択し
て第２の制御回路が処理を行なうデータ処理装置におい
て、第１図の制御回路相互間に各レベルの割り込み信号
毎にワイヤド・オアした優先選択用バスを設け、第１の
制御回路内において自己の割込みレベルと優先選択用バ
スに表示されている割込みレベルとを比較し１．その結
果にもとづいて処理すべき第１の制御回路を選択する構
成が示されている。
本発明は優先選択制御回路に関し、特に制御内容の結果
により異なるレベルの割込みを発生する複数の第１の制
御回路と、前記異なるレベルの割込みのうち最も優先順
位の高い割込みを有する前記第１の制御回路を選択して
処理を行なう第２の制御回路を有するデータ処理装置に
おける優先選択制御回路に関する。
により異なるレベルの割込みを発生する複数の第１の制
御回路と、前記異なるレベルの割込みのうち最も優先順
位の高い割込みを有する前記第１の制御回路を選択して
処理を行なう第２の制御回路を有するデータ処理装置に
おける優先選択制御回路に関する。
複数の制御回路から発生する処理要求により上位の制御
回路が効率よく処理する為に、処理要求にレベルを設け
、優先順位の高いものから順に処理を行う方式はごり一
般的であるが、問題は非同期に各制御回路から発生する
異なるレベルの処理要求に対して優先順位の判定をどの
ようにして実現するかにある。
回路が効率よく処理する為に、処理要求にレベルを設け
、優先順位の高いものから順に処理を行う方式はごり一
般的であるが、問題は非同期に各制御回路から発生する
異なるレベルの処理要求に対して優先順位の判定をどの
ようにして実現するかにある。
従来より一般的に採用されている方法は、上位の制御回
路において、すべての下位制御回路からの処理要求信号
を比較判定し、選択結果を制御回路に通知する方法であ
る。
路において、すべての下位制御回路からの処理要求信号
を比較判定し、選択結果を制御回路に通知する方法であ
る。
またもう一つの従来技術としては、下位制御回路間に優
先選択用のハスを設け、各制御回路での処理要求のレベ
ルを時分割で表示し、各制御回路にて比較判定を行うと
いう方法がある。
先選択用のハスを設け、各制御回路での処理要求のレベ
ルを時分割で表示し、各制御回路にて比較判定を行うと
いう方法がある。
前者の方法では、下位の制御回路の数の増大と共に比例
して比較、判定回路の増大を招くという欠点がある。
して比較、判定回路の増大を招くという欠点がある。
また、後者の方法では、比較判定の時間がかかるという
欠点があった。
欠点があった。
そのため、従来技術における欠点を改良し、比較的少量
のハードウェアにより、高速に優先選択を行う回路方式
の実現が望まれていた。
のハードウェアにより、高速に優先選択を行う回路方式
の実現が望まれていた。
上記の点を解決するために本発明は、制御内容の結果に
より異なるレベルの割込みを発生する複数の第１の制御
回路と、前記異なるレベルの割込みのうち最も優先順位
の高い割込みを有する前記第１の制御回路を選択して処
理を行なう第２の制御回路を有するデータ処理装置にお
いて、第１の制御回路相互間に各レベルの割込み信号毎
にワイヤド・オアした優先選択用バスを設けるとともに
、 第１の制御回路の各々に、自己が発生した割込みレベル
と前記優先選択用バスに表示されている割込みレベルの
うちの最高順位の割込みレベルとを比較し、自己が最高
優先順位レベルか否かを判定する比較手段を設け、 割込みが発生した場合、該割込みレベルを前記優先選択
用バスに表示するとともに、前記比軸手段の出力にもと
づいて最も優先順位の高い割込みをもつ第１の制御回路
を選択状態とすることを特徴とする。
より異なるレベルの割込みを発生する複数の第１の制御
回路と、前記異なるレベルの割込みのうち最も優先順位
の高い割込みを有する前記第１の制御回路を選択して処
理を行なう第２の制御回路を有するデータ処理装置にお
いて、第１の制御回路相互間に各レベルの割込み信号毎
にワイヤド・オアした優先選択用バスを設けるとともに
、 第１の制御回路の各々に、自己が発生した割込みレベル
と前記優先選択用バスに表示されている割込みレベルの
うちの最高順位の割込みレベルとを比較し、自己が最高
優先順位レベルか否かを判定する比較手段を設け、 割込みが発生した場合、該割込みレベルを前記優先選択
用バスに表示するとともに、前記比軸手段の出力にもと
づいて最も優先順位の高い割込みをもつ第１の制御回路
を選択状態とすることを特徴とする。
本発明は、各装置がすべてその割込みレベルを外部の優
先選択用バスに表示し、その上で、自己の割込みレベル
と優先選択用バスに表示されている割込みレベルとを比
較し、自己の割込みレベルが最高レベルか否かを判定す
るようにしたものである。
先選択用バスに表示し、その上で、自己の割込みレベル
と優先選択用バスに表示されている割込みレベルとを比
較し、自己の割込みレベルが最高レベルか否かを判定す
るようにしたものである。
優先選択用ハスの採用および各装置内における比較動作
によりハードウェアの節減および高速化が達成される。
によりハードウェアの節減および高速化が達成される。
第１図は、本発明による１実施例のブロック図である。
第１図°において、■は上位の制御回路、２は下位の制
御回路、３は割込みレジスタ、４はデコード回路、５は
比較判定回路、６はフリ、、プフロソプ、７はインバー
タ、８は送信ゲート回路、９は受信ゲート回路、１０は
優先選択用バス、１１は割込み信号（線）、１２は優先
選択指示信号（線）である。
御回路、３は割込みレジスタ、４はデコード回路、５は
比較判定回路、６はフリ、、プフロソプ、７はインバー
タ、８は送信ゲート回路、９は受信ゲート回路、１０は
優先選択用バス、１１は割込み信号（線）、１２は優先
選択指示信号（線）である。
実施例の動作は以下の通りである。
各下位の制御回路２におてい割込み要因が発生した場合
、割込みレジスタ３がセットされる。
、割込みレジスタ３がセットされる。
（図においては割込みレベルが１〜７の７レベルあるも
のとしている）全く非同期に動作する＃０〜＃ｎの下位
の制御回路２のうち、１個でも割込みを発生すると、す
べての割込み要因をオアした割込み信号が上位の制御回
路１に対して通知される。上位の制御回路１は前記割込
み信号により、該割込み処理が可能ならば、＃０〜＃ｎ
の下位制御回路２のうち最も優先順位の高い割込み要因
を保持している制御回路を選択するため、優先選択指示
を出す。下位制御回路２は該選択信号をトリガとして、
現在の割込みレベルが表示されている優先選択用のパス
１０の内容と、各制御回路２が保持している割込みレベ
ル（レベル１〜７のどれか１つ又は割込みなし）とを比
較判定回路５により比較し、自己の割込みが最優先なら
ば、自己が選択されたことを表示するフリップフロップ
（ＦＦ）６をオンにする。
のとしている）全く非同期に動作する＃０〜＃ｎの下位
の制御回路２のうち、１個でも割込みを発生すると、す
べての割込み要因をオアした割込み信号が上位の制御回
路１に対して通知される。上位の制御回路１は前記割込
み信号により、該割込み処理が可能ならば、＃０〜＃ｎ
の下位制御回路２のうち最も優先順位の高い割込み要因
を保持している制御回路を選択するため、優先選択指示
を出す。下位制御回路２は該選択信号をトリガとして、
現在の割込みレベルが表示されている優先選択用のパス
１０の内容と、各制御回路２が保持している割込みレベ
ル（レベル１〜７のどれか１つ又は割込みなし）とを比
較判定回路５により比較し、自己の割込みが最優先なら
ば、自己が選択されたことを表示するフリップフロップ
（ＦＦ）６をオンにする。
なお、第１図に示す構成においては、複数の下位制御回
路２が同時に最優先レベルの割込みを発生した場合、そ
れぞれの回路内にてフリップフロップ６がオンとなり、
選択状態となるがそのような場合には図示しない回路に
よって、いずれか１つの制御回路のみが最終的に選択さ
れるようになっている。
路２が同時に最優先レベルの割込みを発生した場合、そ
れぞれの回路内にてフリップフロップ６がオンとなり、
選択状態となるがそのような場合には図示しない回路に
よって、いずれか１つの制御回路のみが最終的に選択さ
れるようになっている。
例えば、複数の選択信号が同時に発生したことを検出す
る回路と、該回路の出力によって予じめ定められた順位
にしたがっていずれかの制御回路の選択信号のみ有効と
する回路を設けることで対処可能である。
る回路と、該回路の出力によって予じめ定められた順位
にしたがっていずれかの制御回路の選択信号のみ有効と
する回路を設けることで対処可能である。
以上のように本発明によれば比較的少量のハードウェア
により、制御回路の数とは無関係に、高速に優先選択が
できる。
により、制御回路の数とは無関係に、高速に優先選択が
できる。
第１図は、本発明による１実施例のブロック図である。
Claims (1)
- 【特許請求の範囲】 制御内容の結果により異なるレベルの割込みを発生する
複数の第１の制御回路と、前記異なるレベルの割込みの
うち最も優先順位の高い割込みを有する前記第１の制御
回路を選択して処理を行なう第２の制御回路を有するデ
ータ処理装置において、 第１の制御回路相互間に各レベルの割込み信号毎にワイ
ヤド・オアした優先選択用バス（１０）を設けるととも
に、 第１の制御回路の各々に、自己が発生した割込みレベル
と前記優先選択用バス（１０）に表示されている割込み
レベルのうちの最高順位の割込みレベルとを比較し、自
己が最高優先順位レベルか否かを判定する比較手段（５
）を設け、 割込みが発生した場合、該割込みレベルを前記優先選択
用バス（１０）に表示するとともに、前記比較手段（５
）の出力にもとづいて最も優先順位の高い割込みをもつ
第１の制御回路を選択状態とすることを特徴とする優先
選択制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15983185A JPS6220060A (ja) | 1985-07-19 | 1985-07-19 | 優先選択制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15983185A JPS6220060A (ja) | 1985-07-19 | 1985-07-19 | 優先選択制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6220060A true JPS6220060A (ja) | 1987-01-28 |
Family
ID=15702200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15983185A Pending JPS6220060A (ja) | 1985-07-19 | 1985-07-19 | 優先選択制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6220060A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229529A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 割込判別方式 |
| US5580091A (en) * | 1994-10-13 | 1996-12-03 | Takata Inc. | Energy management device for use with safety belt retractors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5998232A (ja) * | 1982-11-26 | 1984-06-06 | Mitsubishi Electric Corp | デ−タバスの優先度制御方式 |
-
1985
- 1985-07-19 JP JP15983185A patent/JPS6220060A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5998232A (ja) * | 1982-11-26 | 1984-06-06 | Mitsubishi Electric Corp | デ−タバスの優先度制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229529A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 割込判別方式 |
| US5580091A (en) * | 1994-10-13 | 1996-12-03 | Takata Inc. | Energy management device for use with safety belt retractors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2507833B2 (ja) | マイクロコンピュ−タ | |
| US6167425A (en) | System for implementing a real time control program in a non-real time operating system using interrupts and enabling a deterministic time charing between the control program and the operating system | |
| JPS6156542B2 (ja) | ||
| JPH0454255B2 (ja) | ||
| JPS6220060A (ja) | 優先選択制御回路 | |
| JPH0675819A (ja) | マイクロプロセッサ | |
| JP2000122963A (ja) | 割り込み制御装置及び割り込み制御方法 | |
| JP2000029719A (ja) | 割込制御装置 | |
| JPH0644178A (ja) | 割込み制御装置 | |
| JP3126247B2 (ja) | 情報処理装置および方法 | |
| JPH0675765A (ja) | 処理速度制御装置 | |
| JP2000231497A (ja) | Ｃｐｕステータス制御回路 | |
| JPH0612261A (ja) | 割込制御回路 | |
| JPH03130832A (ja) | 割込み制御装置 | |
| JP2553175B2 (ja) | オーバーフロー検出回路 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPH0454544A (ja) | メモリアクセス制御装置 | |
| JPH10143376A (ja) | 情報処理装置 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH01112335A (ja) | 電子機器 | |
| JPH04192037A (ja) | 半導体集積回路 | |
| JPS6152749A (ja) | システム監視方式 | |
| JPS61226839A (ja) | イベント処理方式 | |
| JPH09134294A (ja) | 割り込み制御回路 | |
| JPH02183836A (ja) | レベル制御回路 |