JPH02183836A - レベル制御回路 - Google Patents
レベル制御回路Info
- Publication number
- JPH02183836A JPH02183836A JP511989A JP511989A JPH02183836A JP H02183836 A JPH02183836 A JP H02183836A JP 511989 A JP511989 A JP 511989A JP 511989 A JP511989 A JP 511989A JP H02183836 A JPH02183836 A JP H02183836A
- Authority
- JP
- Japan
- Prior art keywords
- level
- flag
- flags
- priority
- suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、レベル制御回路、特に入出力装置からの割り
込みに割り込み優先順位を示すレベルを持ち優先順位の
高いレベルに対応したプログラムから順に実行していく
レベル制御回路に関する。
込みに割り込み優先順位を示すレベルを持ち優先順位の
高いレベルに対応したプログラムから順に実行していく
レベル制御回路に関する。
従来、この種のレベル制御回路においては、実行中のプ
ログラムに対応したレベルより高い優先順位のレベルを
持つ割り込みがあった場合、そのレベルに対応するレベ
ルフラグをセットし、実行中のプログラムの状態を、現
在のレベルに対応したメモリの領域に退避し、セットさ
れているレベルフラグ中で最も優先順位の高いレベルフ
ラグに対応したレベルのプログラムを実行するため、こ
の最も優先順位の高いレベルに対応したメモリの領域か
ら、退避しであるブロクラムの状態をリードして、プロ
グラムを実行する。
ログラムに対応したレベルより高い優先順位のレベルを
持つ割り込みがあった場合、そのレベルに対応するレベ
ルフラグをセットし、実行中のプログラムの状態を、現
在のレベルに対応したメモリの領域に退避し、セットさ
れているレベルフラグ中で最も優先順位の高いレベルフ
ラグに対応したレベルのプログラムを実行するため、こ
の最も優先順位の高いレベルに対応したメモリの領域か
ら、退避しであるブロクラムの状態をリードして、プロ
グラムを実行する。
したがって、プログラムのある一部分を実行中は、割り
込みにより他のレベルに対応したプログラムが実行され
るのを避けるときは、このプログラムの一部分を、より
優先順位の高いレベルに対応したプログラムとして実行
するようになっている。
込みにより他のレベルに対応したプログラムが実行され
るのを避けるときは、このプログラムの一部分を、より
優先順位の高いレベルに対応したプログラムとして実行
するようになっている。
上述の従来技術を、第２図および第３図を参照して、説
明する。
明する。
第３図は従来例を示すブロック図で、１−〇は、レベル
１に対応したレベルフラグ、ａ−０およびＮ−０は、レ
ベルａおよびＮにそれぞれ対応したレベルフラグであり
、ここでは１からＮの割り込み優先順位があるものとし
、これにより、レベルフラグはＮ個存在するものとする
。
１に対応したレベルフラグ、ａ−０およびＮ−０は、レ
ベルａおよびＮにそれぞれ対応したレベルフラグであり
、ここでは１からＮの割り込み優先順位があるものとし
、これにより、レベルフラグはＮ個存在するものとする
。
２は優先レベル選択回路である。
第２図において、１０はレベル１ポインタで、これはレ
ベル１に対応したプログラムの実行の中断時または再開
時の状態を退避しておくメモリ領域１３の先頭アドレス
である。１１．１２も同様にレベルａ、レベルＮに対応
したプログラムの状態退避領域１４．１５の先頭アドレ
スである。レベルポインタと状態退避領域は、割り込み
優先順位に合わせてそれ″ぞれＮ個ずつある。
ベル１に対応したプログラムの実行の中断時または再開
時の状態を退避しておくメモリ領域１３の先頭アドレス
である。１１．１２も同様にレベルａ、レベルＮに対応
したプログラムの状態退避領域１４．１５の先頭アドレ
スである。レベルポインタと状態退避領域は、割り込み
優先順位に合わせてそれ″ぞれＮ個ずつある。
優先順位はレベル１か最も高く、Ｎが最も低いとする。
第４図は、より高い順位のプログラムを実行する時の手
順を示す流れ図である。ここで、レベルフラグａ−０を
セットして、プログラム実行中、レベルａより高い優先
順位のレベルに対応したプログラムの実行を抑えるため
、レベルフラグ１−０をセットし、レベルポインタ１０
にレベルａポインタ１１を書き、レベル１ポインタ１０
とレベルａポインタ１１を等しくしておいてから第４図
の流れ図を起動したとする。これにより、レベルａで実
行されていたプログラムは、レベル１で実行されること
になる。
順を示す流れ図である。ここで、レベルフラグａ−０を
セットして、プログラム実行中、レベルａより高い優先
順位のレベルに対応したプログラムの実行を抑えるため
、レベルフラグ１−０をセットし、レベルポインタ１０
にレベルａポインタ１１を書き、レベル１ポインタ１０
とレベルａポインタ１１を等しくしておいてから第４図
の流れ図を起動したとする。これにより、レベルａで実
行されていたプログラムは、レベル１で実行されること
になる。
次に；再びレベルａに戻すには、レベルフラグ１−０を
セット後、第４図の流れ図を起動する。
セット後、第４図の流れ図を起動する。
上述した従来のレベル制御回路は、現在のレベルより高
い優先順位のレベルに対応したプログラムの実行を抑止
するのに、実行中のプログラムを、より高い優先順位の
レベルに移して実行するようになっているので、二度に
渡るレベルの変換処理を必要とし、多くの時間を費やす
。
い優先順位のレベルに対応したプログラムの実行を抑止
するのに、実行中のプログラムを、より高い優先順位の
レベルに移して実行するようになっているので、二度に
渡るレベルの変換処理を必要とし、多くの時間を費やす
。
本発明によれば、
［入出力装置からの割り込みに対して中央処理装置が割
り込み優先順位を示すレベルと、前記レベルのそれぞれ
に対応したレベルフラグとを持ち、あるレベルに対応し
たレベルフラグをセットし、前記レベルに対応したプロ
グラムを実行中は、前記入出力装置からの割り込みレベ
ルが前記中央処理装置のレベルより低い優先順位なら受
けつけず、高い優先順位なら前記割り込みレベルに対応
した前記レベルフラグをセット後、セットされている前
記レベルフラグの中で最も優先順位の高いレベルフラグ
に対応したレベルのプログラムを実行するレベル制御回
路において、 優先順位を示すレベルに対応したレベルフラグと、 前記レベルフラグのそれぞれに対応づけられている割り
込み処理抑止フラグと、 前記レベルフラグの一つと接続され、前記接続されてい
るレベルフラグに対応している前記割り込み処理抑止フ
ラグ以外の前記割り込み処理抑止フラグの状態を調べ、
前記割り込み抑止フラグのいずれか一つがセットされて
いれば、前記接続されているレベルフラグの状態をリセ
ット状態であると伝え、すべてリセットされていれば、
前記接続されているレベルフラグの状態をそのまま伝え
るレベルフラグ抑止回路と、 前記レベルフラグ抑止回路からセット状態であると伝え
られるレベルフラグの中から最も優先順位の高いレベル
フラグに対応したレベル番号を出力する優先レベル選択
回路とを 有することを特徴とするレベル制御回路」が得られる。
り込み優先順位を示すレベルと、前記レベルのそれぞれ
に対応したレベルフラグとを持ち、あるレベルに対応し
たレベルフラグをセットし、前記レベルに対応したプロ
グラムを実行中は、前記入出力装置からの割り込みレベ
ルが前記中央処理装置のレベルより低い優先順位なら受
けつけず、高い優先順位なら前記割り込みレベルに対応
した前記レベルフラグをセット後、セットされている前
記レベルフラグの中で最も優先順位の高いレベルフラグ
に対応したレベルのプログラムを実行するレベル制御回
路において、 優先順位を示すレベルに対応したレベルフラグと、 前記レベルフラグのそれぞれに対応づけられている割り
込み処理抑止フラグと、 前記レベルフラグの一つと接続され、前記接続されてい
るレベルフラグに対応している前記割り込み処理抑止フ
ラグ以外の前記割り込み処理抑止フラグの状態を調べ、
前記割り込み抑止フラグのいずれか一つがセットされて
いれば、前記接続されているレベルフラグの状態をリセ
ット状態であると伝え、すべてリセットされていれば、
前記接続されているレベルフラグの状態をそのまま伝え
るレベルフラグ抑止回路と、 前記レベルフラグ抑止回路からセット状態であると伝え
られるレベルフラグの中から最も優先順位の高いレベル
フラグに対応したレベル番号を出力する優先レベル選択
回路とを 有することを特徴とするレベル制御回路」が得られる。
次に、本発明の一実施例を示した図面を参照して、本発
明をより詳細に説明する。
明をより詳細に説明する。
第１図を参照すると、本発明の一実施例においては、１
からＮの割り込み優先順位があるものとし第１図中のａ
は１≦ａ≦Ｎの範囲の整数とする。
からＮの割り込み優先順位があるものとし第１図中のａ
は１≦ａ≦Ｎの範囲の整数とする。
第１図において、ａ−０はレベルａに対応したレベルフ
ラグ、ａ−１はレベルａに対応した割り込み処理抑止フ
ラグ、ａ−２はレベルフラグ抑止回路で、ａ−３の論理
ＮＯＲ回路とａ〜４の論理ＡＮＤ回路から成る。２は優
先レベル選択回路である。
ラグ、ａ−１はレベルａに対応した割り込み処理抑止フ
ラグ、ａ−２はレベルフラグ抑止回路で、ａ−３の論理
ＮＯＲ回路とａ〜４の論理ＡＮＤ回路から成る。２は優
先レベル選択回路である。
レベルフラグａ−０は、論理ＡＮＤ回路ａ−４とデータ
信号線ａ−５で接続される。割り込み処理抑止フラグａ
−１は、データ信号線ａ−６で論理ＮＯＲ回路ｘ−３（
ｘは、１≦Ｘ≦Ｎでがっ、Ｘ＋ａである整数）と接続さ
れる。論理ＮＯＲ回路ａ−３はデータ信号線ａ−７で論
理ＡＮＤ回路ａ−４と接続される。
信号線ａ−５で接続される。割り込み処理抑止フラグａ
−１は、データ信号線ａ−６で論理ＮＯＲ回路ｘ−３（
ｘは、１≦Ｘ≦Ｎでがっ、Ｘ＋ａである整数）と接続さ
れる。論理ＮＯＲ回路ａ−３はデータ信号線ａ−７で論
理ＡＮＤ回路ａ−４と接続される。
論理ＡＮＤ回路ａ−４は、データ信号線ａ−８で、優先
レベル選択回Ｆ！＠２と接続される。
レベル選択回Ｆ！＠２と接続される。
なお、優先順位は１が最も高くＮに向かうほど、低くな
るとす４゜ ここで、割り込み処理抑止フラグ１−１がらＮ−１まで
のすべてはリセット状態で、レベルフラグａ−０をセッ
トしてプログラム実行中、レベルａより高い優先順位の
レベルに対応したプログラムの実行を抑える必要が生じ
たとする。そこで、割り込み処理抑止フラグａ−１をセ
ットする。これにより、入出力装置からレベルａより高
い優先順位レベルＺの割り込みがあり、該割り込みレベ
ルに対応したレベルフラグをセットして、第４図の流れ
図が起動されても、処理抑止フラグａ−１がセットされ
ているため、レベルＺに対応したレベルフラグ抑止回路
の出力は、リセット状態として、優先レベル選択回路に
伝えられ、結局、第４図の４３で求められる。次に、実
行するレベルはａとなる。
るとす４゜ ここで、割り込み処理抑止フラグ１−１がらＮ−１まで
のすべてはリセット状態で、レベルフラグａ−０をセッ
トしてプログラム実行中、レベルａより高い優先順位の
レベルに対応したプログラムの実行を抑える必要が生じ
たとする。そこで、割り込み処理抑止フラグａ−１をセ
ットする。これにより、入出力装置からレベルａより高
い優先順位レベルＺの割り込みがあり、該割り込みレベ
ルに対応したレベルフラグをセットして、第４図の流れ
図が起動されても、処理抑止フラグａ−１がセットされ
ているため、レベルＺに対応したレベルフラグ抑止回路
の出力は、リセット状態として、優先レベル選択回路に
伝えられ、結局、第４図の４３で求められる。次に、実
行するレベルはａとなる。
レベルａより高い優先順位のレベルに対応したプログラ
ムの実行を抑える必要がなけなっなときは、割り込み処
理抑止フラグをリセットしておく。
ムの実行を抑える必要がなけなっなときは、割り込み処
理抑止フラグをリセットしておく。
以上説明したように、本発明によれば、割り込み処理抑
止ウラグによって、現在のレベルに対応したレベルフラ
グ以外のレベルフラグをリセット状態として、優先レベ
ル選択回路にみせかけることにより、現在のレベルより
高い優先順位の割り込みがあり、レベルの変換処理を行
なっても、他のレベルに移ることなく、現在のレベルを
続けることができるため、従来のように、二度に渡るレ
ベルの変換処理が一度で済み、処理時間を半分にできる
。
止ウラグによって、現在のレベルに対応したレベルフラ
グ以外のレベルフラグをリセット状態として、優先レベ
ル選択回路にみせかけることにより、現在のレベルより
高い優先順位の割り込みがあり、レベルの変換処理を行
なっても、他のレベルに移ることなく、現在のレベルを
続けることができるため、従来のように、二度に渡るレ
ベルの変換処理が一度で済み、処理時間を半分にできる
。
第１図は本発明の一実施れを示すブロック図、第２図は
レベル変換するときに使用するメモリ上のテーブルを示
す図、第３図は従来例を示すブロック図、第４図はレベ
ルを変換する手順ゐ示した流れ図である。 ａ−０・・・レベルａに対応したレベルフラグ、ａ−１
・・・レベルａに対応した割り込み処理抑止フラグ、ａ
−２・・・レベルａに対応したレベルフラグ抑止回路、
ａ３・・・論理ＮＯＲ回路、ａ−４・・・論理ＡＮＤ回
路、２・・・優先レベル選択回路。
レベル変換するときに使用するメモリ上のテーブルを示
す図、第３図は従来例を示すブロック図、第４図はレベ
ルを変換する手順ゐ示した流れ図である。 ａ−０・・・レベルａに対応したレベルフラグ、ａ−１
・・・レベルａに対応した割り込み処理抑止フラグ、ａ
−２・・・レベルａに対応したレベルフラグ抑止回路、
ａ３・・・論理ＮＯＲ回路、ａ−４・・・論理ＡＮＤ回
路、２・・・優先レベル選択回路。
Claims (1)
- 【特許請求の範囲】 入出力装置からの割り込みに対して中央処理装置が割り
込み優先順位を示すレベルと、前記レベルのそれぞれに
対応したレベルフラグとを持ち、あるレベルに対応した
レベルフラグをセットし、前記レベルに対応したプログ
ラムを実行中は、前記入出力装置からの割り込みレベル
が前記中央処理装置のレベルより低い優先順位なら受け
つけず、高い優先順位なら前記割り込みレベルに対応し
た前記レベルフラグをセット後、セットされている前記
レベルフラグの中で最も優先順位の高いレベルフラグに
対応したレベルのプログラムを実行するレベル制御回路
において、 優先順位を示すレベルに対応したレベルフラグ前記レベ
ルフラグのそれぞれに対応づけられている割り込み処理
抑止フラグと、 前記レベルフラグの一つと接続され、前記接続されてい
るレベルフラグに対応している前記割り込み処理抑止フ
ラグ以外の前記割り込み処理抑止フラグの状態を調べ、
前記割り込み抑止フラグのいずれか一つがセットされて
いれば、前記接続されているレベルフラグの状態をリセ
ット状態であると伝え、すべてリセットされていれば、
前記接続されているレベルフラグの状態をそのまま伝え
るレベルフラグ抑止回路と、 前記レベルフラグ抑止回路からセット状態であると伝え
られるレベルフラグの中から最も優先順位の高いレベル
フラグに対応したレベル番号を出力する優先レベル選択
回路とを 有することを特徴とするレベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP511989A JPH02183836A (ja) | 1989-01-11 | 1989-01-11 | レベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP511989A JPH02183836A (ja) | 1989-01-11 | 1989-01-11 | レベル制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183836A true JPH02183836A (ja) | 1990-07-18 |
Family
ID=11602434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP511989A Pending JPH02183836A (ja) | 1989-01-11 | 1989-01-11 | レベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183836A (ja) |
-
1989
- 1989-01-11 JP JP511989A patent/JPH02183836A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060253635A1 (en) | Method and apparatus for binding shadow registers to vectored interrupts | |
| EP0313097B1 (en) | Microcomputer system including master processor and slave processor | |
| KR20010074544A (ko) | 인터럽트 강제 레지스터를 포함하는 유연 인터럽트 제어기 | |
| JPH0650493B2 (ja) | データ処理装置 | |
| US5815733A (en) | System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits | |
| JPH08212100A (ja) | シングルチップマイクロコンピュータのエミュレーションチップ | |
| JPH03109644A (ja) | マイクロコンピュータ | |
| JPH02183836A (ja) | レベル制御回路 | |
| JPS6242301B2 (ja) | ||
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPS63211438A (ja) | 割込み制御回路 | |
| JPH03130832A (ja) | 割込み制御装置 | |
| JPS62285166A (ja) | マイクロコンピユ−タのアドレス制御方式 | |
| JPH02137028A (ja) | 命令制御方式 | |
| KR100267767B1 (ko) | 인터럽트 발생 장치 | |
| JPH0778123A (ja) | Ｉ／ｏ割込み処理方式 | |
| JPH02263256A (ja) | マイクロコンピュータ及びコントローラ | |
| JPS6230452B2 (ja) | ||
| JPS6220060A (ja) | 優先選択制御回路 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPH0760401B2 (ja) | 評価用シングルチップマイクロコンピュータ | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPH0683639A (ja) | レジスタ装置 | |
| JPH04309134A (ja) | 割り込み制御回路 | |
| JPS6349941A (ja) | 演算処理装置 |