JPS61165167A - 割り込み制御方式 - Google Patents
割り込み制御方式Info
- Publication number
- JPS61165167A JPS61165167A JP27637084A JP27637084A JPS61165167A JP S61165167 A JPS61165167 A JP S61165167A JP 27637084 A JP27637084 A JP 27637084A JP 27637084 A JP27637084 A JP 27637084A JP S61165167 A JPS61165167 A JP S61165167A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupt request
- level
- signal
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、割り込み要求装置と１割り込み処理装置とが
１つの共通バスに接続されている情報処理装置において
、複数個の割り込み要求装置の中から、唯１つの割り込
み要求装置を選択する割り込み制御方式に関する。
１つの共通バスに接続されている情報処理装置において
、複数個の割り込み要求装置の中から、唯１つの割り込
み要求装置を選択する割り込み制御方式に関する。
最近の情報処理の多様化に伴って、情報処理装置に接続
される入出力装置の種別が多様化してきた。
される入出力装置の種別が多様化してきた。
従って、例えばプロセス制御装置等においては、実時間
で処理をする必要がある入出力装置と、ラインプリンタ
（ＬＰ）のように、必要に応じて出力すれば良い入出力
装置があり、割り込み処理を急ぐ必要がある入出力装置
と、余り急がない入出力装置とが混在しているのが現状
である。
で処理をする必要がある入出力装置と、ラインプリンタ
（ＬＰ）のように、必要に応じて出力すれば良い入出力
装置があり、割り込み処理を急ぐ必要がある入出力装置
と、余り急がない入出力装置とが混在しているのが現状
である。
このような場合、実時間処理の様に、本当に処理を急ぐ
必要のある割り込み要求の割り込みレベルは高くし、実
時間性を必要としない入出力装置の割り込みは、優先度
の高い割り込みに影響を与えないような割り込み制御方
式が要求される。
必要のある割り込み要求の割り込みレベルは高くし、実
時間性を必要としない入出力装置の割り込みは、優先度
の高い割り込みに影響を与えないような割り込み制御方
式が要求される。
第３図は従来方式による割り込み動作を模式的に示した
図であり、１は割り込み処理装置、２は割り込み要求装
置（＃０〜＃ｎ）、 ３は共通バスである。
図であり、１は割り込み処理装置、２は割り込み要求装
置（＃０〜＃ｎ）、 ３は共通バスである。
即ち、
従来方式においては、割り込み処理装置（例えば、中央
処理装置）１に対して、各割り込み要求装置（＃０〜＃
ｎ）（例えば、チャネル処理装置）２が、それぞれ独立
に割り込み要求信号（割り込みレベル対応） ＩＲＥＱ
Ｏ〜ｎを送出し、割り込み処理装置１は、該ＩＴＩＥ［
１０〜ｎの中から最も優先順位の高い装置に対して、Ｉ
ＡＣＫＯ＝ｎ信号で応答し、該応答を受信した割り込み
要求装置（＃０〜＃ｎ）２は共通バス３のデータ線を通
して、当該装置の機番を送出するようにして、割り込み
処理に入っていた。
処理装置）１に対して、各割り込み要求装置（＃０〜＃
ｎ）（例えば、チャネル処理装置）２が、それぞれ独立
に割り込み要求信号（割り込みレベル対応） ＩＲＥＱ
Ｏ〜ｎを送出し、割り込み処理装置１は、該ＩＴＩＥ［
１０〜ｎの中から最も優先順位の高い装置に対して、Ｉ
ＡＣＫＯ＝ｎ信号で応答し、該応答を受信した割り込み
要求装置（＃０〜＃ｎ）２は共通バス３のデータ線を通
して、当該装置の機番を送出するようにして、割り込み
処理に入っていた。
従って、従来方式においては、割り込み処理袋Ｍ１と割
り込み要求装置く＃０〜＃ｎ）２との間の信号線の数が
、複数の割り込みレベルをサポ−１・する時、多数にな
ると云う問題があった。
り込み要求装置く＃０〜＃ｎ）２との間の信号線の数が
、複数の割り込みレベルをサポ−１・する時、多数にな
ると云う問題があった。
例えば、上記ＩＲＥＱＯ〜ｎで示した各割り込みレベル
毎に、サブレベル０ ＝ ｍを想定すると、（（ｎ＋１
）Ｘ（ｍ＋１）＋（ｎ＋１） ） 本の信号線を必
要とする問題があった。
毎に、サブレベル０ ＝ ｍを想定すると、（（ｎ＋１
）Ｘ（ｍ＋１）＋（ｎ＋１） ） 本の信号線を必
要とする問題があった。
本発明は上記従来の欠点に鑑み、上記割り込み動作に必
要な専用の信号線を少なくして、且つ複数の割り込みレ
ベルをサポートできる割り込み制御方式を提供すること
を目的とするものである。
要な専用の信号線を少なくして、且つ複数の割り込みレ
ベルをサポートできる割り込み制御方式を提供すること
を目的とするものである。
この目的は、１つの共通バスに割り込み要求装置と、割
り込み処理装置とが接続されている情報処理装置におい
て、同一の割り込みレベルの割り込み要求を送出した割
り込み要求装置は、割り込み処理装置からの割り込み応
答信号を受信した後、同一割り込みレベルのグループ内
の割り込み優先順位を決定する為に、上記共通バスの特
定のアドレス線に固定的に対応付けされた割り込み要求
サブレベル信号を送出すると共に、他の割り込み要求装
置からの上記割り込み要求サブレベル信号を判定し、自
らが最も高い優先順位にある時のみ、該割り込み要求が
受け付けられたと判定して、該割り込み要求装置の機番
を、該共通バスのデータ線を用いて上記割り込み処理装
置に送出し、他の割り込み要求装置の割り込み順位が高
い場合には、直ちに該割り込み要求サブレベル信号の送
出を閉塞するように制御する本発明の割り込み制御方式
によって達成される。
り込み処理装置とが接続されている情報処理装置におい
て、同一の割り込みレベルの割り込み要求を送出した割
り込み要求装置は、割り込み処理装置からの割り込み応
答信号を受信した後、同一割り込みレベルのグループ内
の割り込み優先順位を決定する為に、上記共通バスの特
定のアドレス線に固定的に対応付けされた割り込み要求
サブレベル信号を送出すると共に、他の割り込み要求装
置からの上記割り込み要求サブレベル信号を判定し、自
らが最も高い優先順位にある時のみ、該割り込み要求が
受け付けられたと判定して、該割り込み要求装置の機番
を、該共通バスのデータ線を用いて上記割り込み処理装
置に送出し、他の割り込み要求装置の割り込み順位が高
い場合には、直ちに該割り込み要求サブレベル信号の送
出を閉塞するように制御する本発明の割り込み制御方式
によって達成される。
即ち、本発明によれば、各割り込み要求装置（＃０〜＃
ｎ）からの割り込み要求（レベル対応）信号ＩＲＥＱＯ
”ｎに対して、割り込み処理装置からの応答は、各割り
込み要求装置（＃０〜＃ｎ）に、いもづる接続されたＩ
ＡＣＫ信号線に対する付勢と、共通バスのアドレス線Ａ
ＯＯ−’ＡＯ７に対するレベル情報の送出で行い、該応
答信号を認識した該割り込み要求装置は、同じ共通バス
のアドレス線の内、例えば、各装置対応に定められたＡ
Ｏ８〜Ａｌ−５を付勢すると共に、自分より高いレベル
の該割り込み要求サブレベル信号へ〇８〜Ａ１５を、他
の割り込み要求装置が送出していないことを確認した時
のみ、装置機番を共通バスのデータ線を通して、割り込
み処理装置に送出するようにしたものであるので、割り
込み処理装置と割り込み要求装置（＃ｏ〜１ｔｎ）間の
信号線が少なくなる他、同一割り込みレベル（ＩＲＥＱ
Ｏ”ｎ）当たりの割り込み要求装置の台数を、サブレベ
ル数の範囲で増加させることができる効果がある。
ｎ）からの割り込み要求（レベル対応）信号ＩＲＥＱＯ
”ｎに対して、割り込み処理装置からの応答は、各割り
込み要求装置（＃０〜＃ｎ）に、いもづる接続されたＩ
ＡＣＫ信号線に対する付勢と、共通バスのアドレス線Ａ
ＯＯ−’ＡＯ７に対するレベル情報の送出で行い、該応
答信号を認識した該割り込み要求装置は、同じ共通バス
のアドレス線の内、例えば、各装置対応に定められたＡ
Ｏ８〜Ａｌ−５を付勢すると共に、自分より高いレベル
の該割り込み要求サブレベル信号へ〇８〜Ａ１５を、他
の割り込み要求装置が送出していないことを確認した時
のみ、装置機番を共通バスのデータ線を通して、割り込
み処理装置に送出するようにしたものであるので、割り
込み処理装置と割り込み要求装置（＃ｏ〜１ｔｎ）間の
信号線が少なくなる他、同一割り込みレベル（ＩＲＥＱ
Ｏ”ｎ）当たりの割り込み要求装置の台数を、サブレベ
ル数の範囲で増加させることができる効果がある。
以下本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例を模式的に示した図であり、
第２図は本発明による割り込み制御動作をタイムチャー
トで示した図であり、第３図と同じ符号は同じ対象物を
示している。
第２図は本発明による割り込み制御動作をタイムチャー
トで示した図であり、第３図と同じ符号は同じ対象物を
示している。
以下、第２図のタイムチャートを参照しながら、本発明
による割り込み制御方式を説明する。
による割り込み制御方式を説明する。
先ず、各々の割り込み要求装置（＃ｏ〜＃ｎ）２は、割
り込み要求レベル信号■ＲＥＱ１〜７を割り込み処理装
置１に対して送出する。（第２図、■参照）該割り込み
要求レベル信号ＩＲＥＱＩ〜７の優先順位は、ｒＲＥＱ
ｌ 〉−＞ ＩＲＥＱ７とし、各割り込み要求装置（＃
０〜＃ｎ）２からのＩＲＥ口Ｌ 〜ＩＲＥＱ７の各々は
、各割り込み要求装置（＃０〜＃ｎ）２間でドツトオア
されて、割り込み処理装置１に接続されている。
り込み要求レベル信号■ＲＥＱ１〜７を割り込み処理装
置１に対して送出する。（第２図、■参照）該割り込み
要求レベル信号ＩＲＥＱＩ〜７の優先順位は、ｒＲＥＱ
ｌ 〉−＞ ＩＲＥＱ７とし、各割り込み要求装置（＃
０〜＃ｎ）２からのＩＲＥ口Ｌ 〜ＩＲＥＱ７の各々は
、各割り込み要求装置（＃０〜＃ｎ）２間でドツトオア
されて、割り込み処理装置１に接続されている。
割り込み処理装置１は、該ＩＲＥＱＩ〜７の中から最も
優先順位の高い割り込みレベルに対して、該割り込みレ
ベルの情報を、共通ハス３のアドレス線へ〇〇〜ＡＯ７
に送出し、各割り込み要求装置（＃０〜Ｉｔｎ） ２間
でいもづる接続された割り込み応答信号線ＩＡＣＫをオ
ンにする。（第２図、■、■参照）該ＩＡＣＫを受信し
た、各割り込み要求装置（＃０〜１１ｎ） ２はアドレ
スバスへ〇〇〜へ〇７上の割り込みレベル情報を解析し
、自分が送出したＩＲＥ吋〜７のレベルと一致した時、
割り込み処理装置１から該レベルの割り込みが許可され
たと認識する。
優先順位の高い割り込みレベルに対して、該割り込みレ
ベルの情報を、共通ハス３のアドレス線へ〇〇〜ＡＯ７
に送出し、各割り込み要求装置（＃０〜Ｉｔｎ） ２間
でいもづる接続された割り込み応答信号線ＩＡＣＫをオ
ンにする。（第２図、■、■参照）該ＩＡＣＫを受信し
た、各割り込み要求装置（＃０〜１１ｎ） ２はアドレ
スバスへ〇〇〜へ〇７上の割り込みレベル情報を解析し
、自分が送出したＩＲＥ吋〜７のレベルと一致した時、
割り込み処理装置１から該レベルの割り込みが許可され
たと認識する。
本発明の特徴は、上記割り込みシーケンスの後、同一レ
ベルで割り込み要求を送出した割り込み要求装置（＃０
〜＃ｎ）２間の優先順位を決定する手順にある。
ベルで割り込み要求を送出した割り込み要求装置（＃０
〜＃ｎ）２間の優先順位を決定する手順にある。
一般に、割り込み要求レベルの数は、システムにおいて
制限される為、各割り込み要求装置（＃０〜＃ｎ）２は
同一レベルの割り込み要求レベル信号ＩＲＥＱ１〜７を
送出することがある。
制限される為、各割り込み要求装置（＃０〜＃ｎ）２は
同一レベルの割り込み要求レベル信号ＩＲＥＱ１〜７を
送出することがある。
そこで、本発明においては、上記割り込み処理装置１が
ＩＡＣＫ応答時、当該割り込みレベルが一致した、各割
り込み要求装置（＃０〜１ｔｎ） ２は、それぞれに予
め定められたアドレス線ＡＯ８〜＾１５上に、割り込み
要求サブレベル信号を送出する。
ＩＡＣＫ応答時、当該割り込みレベルが一致した、各割
り込み要求装置（＃０〜１ｔｎ） ２は、それぞれに予
め定められたアドレス線ＡＯ８〜＾１５上に、割り込み
要求サブレベル信号を送出する。
この時、各割り込み要求装置（＃０〜＃ｎ）２は、他の
割り込み要求装置がＡＯ８〜Ａ１５上に、自分より優先
順位の高い割り込み要求サブレベル信号を送出していな
いことを確認し、自分が最も高い優先順位にある時のみ
、該割り込み要求が受け付けられたと判定する。 （第
２図、■参照）ここで、上記割り込み要求サブレベルＡ
Ｏ８〜Ａ１５の優先順位は、ＡＯ８〉−＞Ａ１５とする
。
割り込み要求装置がＡＯ８〜Ａ１５上に、自分より優先
順位の高い割り込み要求サブレベル信号を送出していな
いことを確認し、自分が最も高い優先順位にある時のみ
、該割り込み要求が受け付けられたと判定する。 （第
２図、■参照）ここで、上記割り込み要求サブレベルＡ
Ｏ８〜Ａ１５の優先順位は、ＡＯ８〉−＞Ａ１５とする
。
以上のシーケンスにより、複数レベル、複数サブレベル
の割り込み要求に対する選択が完了したことになり、該
選択された割り込み要求装置＃ｉは、自装置の機番を共
通バス３のデータ線（図示せず）を使用して、割り込み
処理装置１に送出し、割り込み処理に入ることができる
。（第２図、■参照） 尚、上記アドレス線へ〇８〜Ａ１５に送出する割り込み
要求サブレベル信号と、各割り込み要求装置（＃０〜＃
ｎ）２との相互関係は、システム設定時等に固定的に決
定するのが一般的である。
の割り込み要求に対する選択が完了したことになり、該
選択された割り込み要求装置＃ｉは、自装置の機番を共
通バス３のデータ線（図示せず）を使用して、割り込み
処理装置１に送出し、割り込み処理に入ることができる
。（第２図、■参照） 尚、上記アドレス線へ〇８〜Ａ１５に送出する割り込み
要求サブレベル信号と、各割り込み要求装置（＃０〜＃
ｎ）２との相互関係は、システム設定時等に固定的に決
定するのが一般的である。
このように、本発明においては、複数個の割り込み要求
装置（＃０〜＃ｎ）２が、同一の割り込みレベルで割り
込み要求を送出しても、システム設定時等において決定
されているサブレベル信号を、アドレス線上に送出する
ことにより、割り込み処理装置と割り込み要求装置間の
インタフェース線を増加させることなく、割り込み要求
装置間の優先順位が決定できる所に特徴がある。
装置（＃０〜＃ｎ）２が、同一の割り込みレベルで割り
込み要求を送出しても、システム設定時等において決定
されているサブレベル信号を、アドレス線上に送出する
ことにより、割り込み処理装置と割り込み要求装置間の
インタフェース線を増加させることなく、割り込み要求
装置間の優先順位が決定できる所に特徴がある。
以上、詳細に説明したように、本発明の割り込み制御方
式は、各割り込み要求装置（＃０〜Ｉｔｎ）からの割り
込み要求（レベル対応）信号ＩＲＥＱＯ”ｎに対して、
割り込み処理装置からの応答は、各割り込み要求装置（
１１Ｏ〜ｔｔｎ）に、いもづる接続されたＩＡＣ／に信
号線に対する付勢と、共通バスのアドレス線へ００〜Ａ
Ｏ７に対するレベル情報の送出で行い、該応答信号を認
識した該割り込み要求装置は、同じ共通バスのアドレス
線の内、例えば、各装置対応に定められた八〇８〜Ａ１
５を付勢すると共に、自分より高いレベルの該割り込み
要求サブレベル信号へ〇８〜八１５を、他の割り込み要
求装置が送出していないことを確認した時のみ、装置機
番を共通バスのデータ線を通して、割り込み処理装置に
送出するようにしたものであるので、割り込み処理装置
と割り込み要求装置（＃０〜＃ｎ）間の信号線が少なく
なる他、同一割り込みレベル（ｒＲＥＱＯ〜ｎ）当たり
の割り込み要求装置の台数を、サブレベル数の範囲で増
加させることができる効果がある。
式は、各割り込み要求装置（＃０〜Ｉｔｎ）からの割り
込み要求（レベル対応）信号ＩＲＥＱＯ”ｎに対して、
割り込み処理装置からの応答は、各割り込み要求装置（
１１Ｏ〜ｔｔｎ）に、いもづる接続されたＩＡＣ／に信
号線に対する付勢と、共通バスのアドレス線へ００〜Ａ
Ｏ７に対するレベル情報の送出で行い、該応答信号を認
識した該割り込み要求装置は、同じ共通バスのアドレス
線の内、例えば、各装置対応に定められた八〇８〜Ａ１
５を付勢すると共に、自分より高いレベルの該割り込み
要求サブレベル信号へ〇８〜八１５を、他の割り込み要
求装置が送出していないことを確認した時のみ、装置機
番を共通バスのデータ線を通して、割り込み処理装置に
送出するようにしたものであるので、割り込み処理装置
と割り込み要求装置（＃０〜＃ｎ）間の信号線が少なく
なる他、同一割り込みレベル（ｒＲＥＱＯ〜ｎ）当たり
の割り込み要求装置の台数を、サブレベル数の範囲で増
加させることができる効果がある。
第１図は本発明の一実施例を模式的に示した図。
第２図は本発明による割り込み制御動作をタイムチャー
トで示した図。 第３図は従来方式による割り込み動作を模式的に示した
図。 である。 図面において、 １は割り込み処理装置。 ２は割り込み要求装置（＃０〜＃ｎ）。 ３は共通バス。 ＩＲＥ旧〜７は割り込み要求レベル信号。 ＩＡＣＫは割り込み応答信号。 をそれぞれ示す。
トで示した図。 第３図は従来方式による割り込み動作を模式的に示した
図。 である。 図面において、 １は割り込み処理装置。 ２は割り込み要求装置（＃０〜＃ｎ）。 ３は共通バス。 ＩＲＥ旧〜７は割り込み要求レベル信号。 ＩＡＣＫは割り込み応答信号。 をそれぞれ示す。
Claims (1)
- １つの共通バスに割り込み要求装置と、割り込み処理装
置とが接続されている情報処理装置において、同一の割
り込みレベルの割り込み要求を送出した割り込み要求装
置は、割り込み処理装置からの割り込み応答信号を受信
した後、同一割り込みレベルのグループ内の割り込み優
先順位を決定する為に、上記共通バスの特定のアドレス
線に固定的に対応付けされた割り込み要求サブレベル信
号を送出すると共に、他の割り込み要求装置からの上記
割り込み要求サブレベル信号を判定し、自らが最も高い
優先順位にある時のみ、該割り込み要求が受け付けられ
たと判定して、該割り込み要求装置の機番を、該共通バ
スのデータ線を用いて上記割り込み処理装置に送出し、
他の割り込み要求装置の割り込み順位が高い場合には、
直ちに該割り込み要求サブレベル信号の送出を閉塞する
ように制御することを特徴とする割り込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27637084A JPS61165167A (ja) | 1984-12-28 | 1984-12-28 | 割り込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27637084A JPS61165167A (ja) | 1984-12-28 | 1984-12-28 | 割り込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61165167A true JPS61165167A (ja) | 1986-07-25 |
Family
ID=17568482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27637084A Pending JPS61165167A (ja) | 1984-12-28 | 1984-12-28 | 割り込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61165167A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229529A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 割込判別方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412233A (en) * | 1977-06-28 | 1979-01-29 | Yaskawa Denki Seisakusho Kk | Device for contesting using right |
| JPS59100930A (ja) * | 1982-11-30 | 1984-06-11 | Fuji Electric Co Ltd | 情報処理装置における割り込み処理装置 |
-
1984
- 1984-12-28 JP JP27637084A patent/JPS61165167A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412233A (en) * | 1977-06-28 | 1979-01-29 | Yaskawa Denki Seisakusho Kk | Device for contesting using right |
| JPS59100930A (ja) * | 1982-11-30 | 1984-06-11 | Fuji Electric Co Ltd | 情報処理装置における割り込み処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229529A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 割込判別方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61165167A (ja) | 割り込み制御方式 | |
| JP3531469B2 (ja) | トランザクション制御方法およびその実施中継装置 | |
| US5721946A (en) | Signal transfer method having unique word assigned to terminal stations appended before control frames originated from control station and terminal stations | |
| US5303345A (en) | Method for controlling data sending and receiving operations of a microprocessor | |
| AU665492B2 (en) | Communication device | |
| JPS6113839A (ja) | デ−タ伝送制御方法 | |
| JPS61210740A (ja) | ト−クンバス型ロ−カルネツトワ−クシステムにおける緊急通信制御方式 | |
| JP2916185B2 (ja) | 着呼通信アダプタの動的選定方法 | |
| JP2504478B2 (ja) | ファクシミリ蓄積交換装置 | |
| JP2531851B2 (ja) | ゲ―トウェイ装置 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JP3157633B2 (ja) | Ｉｎサービスと非ｉｎサービスの競合判定方式 | |
| JPS61194559A (ja) | 会話処理同時利用制御装置 | |
| JPH06232879A (ja) | トークン検出制御ネットワーク | |
| KR19980047248A (ko) | 이동통신 시스템 기지국에서의 트래픽 데이터의 실시간 처리 방법 | |
| JPH0588020B2 (ja) | ||
| JPH06232880A (ja) | 時分割多重通信方式 | |
| JPS60221859A (ja) | 割込み制御方式 | |
| JPH05334259A (ja) | データ伝送装置 | |
| JPH0418652A (ja) | データ通信システム | |
| JPS6343489A (ja) | マルチプロセツサ電子交換システムにおける代表回線選択処理方式 | |
| JPH036626A (ja) | 入出力制御装置 | |
| JPH05244217A (ja) | 通信制御方式 | |
| JPS6282843A (ja) | 通信制御装置 | |
| JPH02281844A (ja) | マルチドロップ通信方式 |