JPS60221859A - 割込み制御方式 - Google Patents

割込み制御方式

Info

Publication number
JPS60221859A
JPS60221859A JP7654984A JP7654984A JPS60221859A JP S60221859 A JPS60221859 A JP S60221859A JP 7654984 A JP7654984 A JP 7654984A JP 7654984 A JP7654984 A JP 7654984A JP S60221859 A JPS60221859 A JP S60221859A
Authority
JP
Japan
Prior art keywords
signal line
interrupt
input
priority order
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7654984A
Other languages
English (en)
Inventor
Teruo Goto
後藤 輝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7654984A priority Critical patent/JPS60221859A/ja
Publication of JPS60221859A publication Critical patent/JPS60221859A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、計算機システムにおける割込み制御方式に
関するものである。
〔従来技術〕
従来、この種の装置として、特開昭57−14931号
に記載されるものがあり、この装置の構成を第1図に示
す。
第1図において、1は割込みを処理をする機能を備えた
中央処理装置、2−1〜l −nは中央処理装置1とデ
ータの授受を行う入出力装置、3は中央処理装置1と入
出力装置2−1〜2− nを接続し、データの転送に用
いる信号線、4は入出力装置2−1〜2−nの割込み要
求信号を中央処理装置1に入力するための信号線、5は
中央処理装置1から送出される割込み認知信号を入出力
装置2−1〜2−nに伝達する信号線、6は、中央処理
装置1から出力された割込み要因読込み信号を入出力装
置2−1〜2−nに伝達する信号線である0 第2図は、信号線3を構成す、る16ビツトのデーpを
示し、7はグループビットで、入出力装置2−1〜2−
nが16台以上必要な時に使用し、信号が有意の時と無
意の時の組合せで30台まで割込み要求の個有ビットを
割り振ることかできるようにするためのものである。8
はグループビットγが無意の時の信号#3の割り振りデ
ータ、9はグループビット7が有意の時の信号線3の割
り振りデータを示す。従って、第2図の(a)は入出力
装置2−15からの割込要求を表わし、第2図の(b)
は入出力装置2−17による割込要求を表わしている。
第3図は、中央処理装置が検知する信号線3の状態図で
ありグループビット7が第2図に示すように有意と無意
の状態がある場合、中央処理装置1がグループビット7
の無意の時の状態すなわち2−15の入出力装置からの
割込み要求を判定できないことを示す。なお、詳細は後
述する。
次に動作について説明する。入出力装置2−1〜2− 
nは、それぞれの任意の時点で割込み要求を発生する機
能を有しており、これを発生したときは信号線4を有意
にして中央処理装置1に伝達する。
中央処理装置1は、信号線40割込み要求を検知し、割
込み要求を受付可能なときは、割込み認知を信号線5に
送出する。
これに対し、入出力装置2−i〜2−nのうち割込み要
求を送出したものは、信号線5から割込み認知信号を検
知すると、信号線3上で各入出力装置に割付けられたそ
れぞれに個有のビット位置を第2図に示すよ5に有意に
して信号線3に送出する。
中央処理装置1は、割込み認知信号を送出した後、信号
線3のデータを読込み、割込み要求を送出した入出力装
置2−i〜2− nの識別を行う。
そして、中央処理装置1は、割込み認知信号で読み込ん
だデータに複数の有意ビットを検知したとき、例えば入
出力装置2−1.2−2が割込み要求を送出したことを
検知したとすれば、あらかじめ決めである割込み優先順
位にしたがって入出力装置2−2に優先割付けを行゛う
と共に、信号線6を有意にする。入出力装置2−2は、
信号線6が有意になったことに応答して割込み要因NO
を信号線3に送出する。
中央処理装置1は、割込み要因読込み信号6を送出した
後、信号#i!3からのデータを胱込み、割込み要因N
Oに応じた割込み処理を開始する。
以上説明した割込み制御方式のうち割込み要求を送出し
た入出力装置を識別する方式についてさらに説明する。
中央処理装置1は割込み要求を送出した入出力装置を識
別するために、割込み認知を信号線5で送出し、信号[
3上より割込みを発生した入出力装置の個有のビットを
読込む。
この信号線3はデータ線を利用しているため、そのビッ
トの数に制限があり、そのままでは16本の場合には入
出力装置2−1〜2−nは16台の割り振りしかできな
い。
このため、入出力装置が16台以上必要なシステムにお
いては、第2図に示すように、信号線3の16本あるビ
ットの内1ビットをグループビット7とし、グループピ
ッ)7が無意状態時の15ビツトの割り振りデータ8と
、グループビット7が有意状態時の15ビツトの割り振
りデータ9を組合せ、これにより入出力装置2−1〜l
 −nが30台まで識別できる構成とすることができる
しかしながら、この結果、入出力装置の複数が同時に割
込み要求を送出したとき、例えば第2図のよう化2台の
入出力装置2−15.2−17が同時に割込み要求を送
出したとすれば、中央処理装置1が検知する信号線3の
データは、グループビット7が有意であるため、第3図
に示すように、入出力装置2−15による割込要求を入
出力装置2−30からの割込要求であると誤まって認識
し、入出力装置2−30にアクセスしたあと、それから
の応答が得られないことにより、ここではじめて入出力
装置2−30からの割込要求ではなかったことの認識が
得られることになる。
“従来の割込み制御方式は、以上説明したように、複数
の入出力装置から割込み要求が送出された場合、中央処
理装置10が割込み要求を送出していない入出力装置へ
割込み要因No、を読込みに行こうとする場合が発生す
る。
この場合、誤まってアクセスされた入出力装置は中央処
理装置1からの割込み要因読込み信号6に応答しないた
め、中央処理装置10には一定期間の応答待ち状態が発
生することになり、割込み処理が渋滞して、正規の割込
み処理を行うまでに時間がかかりすぎる欠点がある。
〔発明の概要〕
この発明は上記のような従来の欠点を除去するためKな
されたもので、中央処理装置からの割込認知信号により
、入出力装置が自分の割込み優先順位を決定し、中央処
理装置が割込みを要求した入出力装置とその要因を早く
識別できる割込み制御方式を提供することを目的として
いる。
〔発明の実施例〕
以下、この発明の一実施例を第4図について説明する。
第4図において、1は中央処理装置、2−i〜2−nは
入出力装置、3.4.5は信号線で第1図に示すものと
同一のものである。
次に動作について説明する。
入出力装置2−1〜2− nは、それぞれの任意の時点
で割込み要求を発生する機能を有し、これを発生したと
きは信号線4を有意にして中央処理装置1に伝達する。
中央処理装置1は、信号線40割込み要求を検知し、受
付可能なときは、割込み認知信号を信号線5に送出する
入出力装置2−1〜2− nは個々に任意の割込み優先
順位を設定できる機能を有している。この入出力装置は
割込み要求を送出した後、信号線5から割込み認知信号
を検知すると、信号線3へ前記優先順位番号を送出する
。この時、割込み要求を送出した入出力装置は、同時に
信号線3上に送出されている優先順位番号を読込み、そ
れを自らが送出した優先順位番号と比較を行う。比較し
た結果、信号線3の優先順位番号に自己の優先順位番号
よりも優先順位の高い番号が検出されたときには、そ−
れまで送出していた自己の優先順位番号の送出を停止す
る。
従って、この構成によれば、複数の入出力装置が同時圧
制込み要求が発生された場合でも、最終的に信号ff5
3には割込み要求した最も優先順位の高い入出力装置に
よる割込み優先順位番号だけが送出されることになる。
そこで、中央処理装置1は、割込み認知信号5を送出し
た後、信号線30割込み優先順位番号を読込み、番号(
割込み要因)に対応した割込み処理を直ちに開始するこ
とができる。
なお、上記実施例では入出力装[12−1〜2−nic
ついて説明したが、中央処理装置1と同様なものを含む
データ処理装置で置換しても前記実施例と同様の効果を
奏する。
〔発明の効果〕
以上のように、この発明忙よれば割込み要因の判定を入
出力装置側で行うように構成したので、中央処理装置が
割込み処理に移るまでの時間が短縮でき、また多数の割
込み要因を処理することができる効果がある。
【図面の簡単な説明】
第1図は従来の割込み制御方式を示すブロック図、第2
図(a) 、 (b)は従来の割込み制御方式における
入出力装置出力データの信号11i13への割り振り図
、第3図は第2図の割込み要求が発生した時の 。 中央処理装置が検知する信号線3の状態図、第4図はこ
の発明の一実施例による割込み制御方式を示すブロック
図である。 1・・・中央処理装置、2−1〜l−n・・・入出力装
置、3〜6・・・信号線、7・・・グループビット、8
°°・グループビット無意の時の信号線3のデータ例、
9・・・グループビット有意の時の信号線3のデータ例
O なお、図中、同一符号は同一部分又は相当部分を示す。 第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 複数のプロセス入出力装置のデータ処理を中央処理装置
    の割込み処理機能により行なうよ5Kした計算機システ
    ムの割込み制御方式において、上記複数のプロセス入出
    力装置のそれぞれK、予じめ自らに割当てられている優
    先順位番号を上記中央処理装置からの割込み受付信号忙
    応じて信号線に送出する機能と、この優先順位番号の送
    出に続いて上記信号線に現われている優先順位番号を取
    込んで自らの優先順位番号と比較する機能と、この比較
    結果により自らの優先順位番号が上記信号線に現われて
    いる優先順位番号よりも優先順位が低かったときKは上
    記信号線に対する自らの優先順位番号の送出を停止させ
    る機能とを設け、上記中央処理装置は割込み受付信号送
    出後、上記信号線に現われている優先順位番号忙基づい
    て上記複数のプロセス入出力装置のうちの割込み要求な
    発したプロセス入出力装置に対する割込み処理を行なう
    ように構成したことを特徴とする割込み制御方式。
JP7654984A 1984-04-18 1984-04-18 割込み制御方式 Pending JPS60221859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7654984A JPS60221859A (ja) 1984-04-18 1984-04-18 割込み制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7654984A JPS60221859A (ja) 1984-04-18 1984-04-18 割込み制御方式

Publications (1)

Publication Number Publication Date
JPS60221859A true JPS60221859A (ja) 1985-11-06

Family

ID=13608340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7654984A Pending JPS60221859A (ja) 1984-04-18 1984-04-18 割込み制御方式

Country Status (1)

Country Link
JP (1) JPS60221859A (ja)

Similar Documents

Publication Publication Date Title
JP3772690B2 (ja) サービスシステム及びそれに用いるサービス方法
JPS60221859A (ja) 割込み制御方式
JPS6326576B2 (ja)
US5504865A (en) Data transfer system for effecting bidirectional data transfer among a plurality of microprocessors
JPS5986940A (ja) マルチドロツプ方式の情報伝送方式
JPS6213706B2 (ja)
JP3505540B2 (ja) データ転送装置
JP2638878B2 (ja) データ処理装置
JPS59132257A (ja) 共通バス情報転送方式
JP2667285B2 (ja) 割込制御装置
JPS60168240A (ja) 割込処理回路
JPS6074848A (ja) シリアルデ−タ転送方式
JPS6266360A (ja) 優先度制御方式
JPS6133224B2 (ja)
JPH06224975A (ja) 結合したモジュールをリセットする方法及びこの方法を用いるシステム
JPS61200734A (ja) デ−タ伝送方式
JP2842639B2 (ja) データ転送方式
JP2573790B2 (ja) 転送制御装置
JPH05324545A (ja) バス制御装置
JPH01180059A (ja) 情報処理装置
JPH08147175A (ja) 割り込み制御装置
JPS615650A (ja) ポ−リング制御方式
JPH03840B2 (ja)
JPH0580186B2 (ja)
JPS6084043A (ja) 通信制御装置