JPS6213706B2 - - Google Patents
Info
- Publication number
- JPS6213706B2 JPS6213706B2 JP11276779A JP11276779A JPS6213706B2 JP S6213706 B2 JPS6213706 B2 JP S6213706B2 JP 11276779 A JP11276779 A JP 11276779A JP 11276779 A JP11276779 A JP 11276779A JP S6213706 B2 JPS6213706 B2 JP S6213706B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- devices
- signal
- interrupt request
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は割込方式に関し、特に距離的に離れた
位置にある装置間での割込要求の際の割込要求の
転送形態の改良を図つたものである。
位置にある装置間での割込要求の際の割込要求の
転送形態の改良を図つたものである。
従来、距離的に離れた装置間で、一方の装置が
他方の装置に処理要求（インタラプト）をランダ
ムに起す場合、次のような方式が採られていた。
他方の装置に処理要求（インタラプト）をランダ
ムに起す場合、次のような方式が採られていた。
一つは、データ転送線とは別に処理要求専用の
信号線を装置間に配線する方式である。この方式
においては、処理要求の受付け速度が高まる反
面、各装置間の距離が長い場合には、配線コスト
が高くなるので、実現しにくい。
信号線を装置間に配線する方式である。この方式
においては、処理要求の受付け速度が高まる反
面、各装置間の距離が長い場合には、配線コスト
が高くなるので、実現しにくい。
他の方法はポーリング方式と呼ばれる最も一般
的な方法で、データ転送線のみを用いて、処理を
要求される装置の側が、要求する装置の側の状況
を、常にシーケンシヤルに問合せていく方式であ
る。しかし、このポーリング方式には次のような
欠点がある。
的な方法で、データ転送線のみを用いて、処理を
要求される装置の側が、要求する装置の側の状況
を、常にシーケンシヤルに問合せていく方式であ
る。しかし、このポーリング方式には次のような
欠点がある。
まず、要求する側が複数（Ｎ個とする）の場
合、Ｎ個の各装置の要求が受付けられる確率は
１／Ｎとなり、また、各個の装置に対しチエツク
に要する時間は一定なので、Ｎが大きくなる程各
装置の待時間が長くなる。さらに、複数装置中に
電源をオフにしておいてもよい装置を認めると、
その装置に対しては上記ポーリングに対する応答
をタイマー監視に切換える必要がでてくるので、
電源がしや断されていない装置の待時間はさらに
長くなる。
合、Ｎ個の各装置の要求が受付けられる確率は
１／Ｎとなり、また、各個の装置に対しチエツク
に要する時間は一定なので、Ｎが大きくなる程各
装置の待時間が長くなる。さらに、複数装置中に
電源をオフにしておいてもよい装置を認めると、
その装置に対しては上記ポーリングに対する応答
をタイマー監視に切換える必要がでてくるので、
電源がしや断されていない装置の待時間はさらに
長くなる。
本発明の目的は、上述の欠点を除去して割込処
理要求を転送することにあり、信号転送路あるい
は信号転送路のみを使用し、割込処理要求側の装
置がバースト形態で発生する信号により被割込要
求側の装置の待時間を短縮することのできる割込
方式を提供することにある。
理要求を転送することにあり、信号転送路あるい
は信号転送路のみを使用し、割込処理要求側の装
置がバースト形態で発生する信号により被割込要
求側の装置の待時間を短縮することのできる割込
方式を提供することにある。
本発明においては、上述のバースト信号は、通
常のデータ転送には使用しない特定周波数の信号
であり、被要求側では、このバースト信号を受信
し、いずれの装置から割込要求があつたかを知
り、その装置に対して割込処理を行うように構成
する。
常のデータ転送には使用しない特定周波数の信号
であり、被要求側では、このバースト信号を受信
し、いずれの装置から割込要求があつたかを知
り、その装置に対して割込処理を行うように構成
する。
以下に図面を参照して本発明を詳細に説明す
る。
る。
第１図は一般のコンピユータ・システムを示
し、ここで、１は中央処理装置（CPU）、２−
１，２−２，…………，２−ＮはＮ個の端末機、
３はデータ転送線路である。このようなシステム
においては、人間の操作はすべて端末機２−ｉ
（ｉ＝１、…………、Ｎ、以下同様）よりランダ
ムに行われるので、CPU１がいかに効率よくこ
れらの割込を受付けるかは、そのシステムの利用
効率を大きく左右する。
し、ここで、１は中央処理装置（CPU）、２−
１，２−２，…………，２−ＮはＮ個の端末機、
３はデータ転送線路である。このようなシステム
においては、人間の操作はすべて端末機２−ｉ
（ｉ＝１、…………、Ｎ、以下同様）よりランダ
ムに行われるので、CPU１がいかに効率よくこ
れらの割込を受付けるかは、そのシステムの利用
効率を大きく左右する。
第２図は本発明の一例を示すブロツク線図であ
る。符号１，２−ｉおよび３は第１図の場合と同
様にそれぞれCPU、Ｎ個の端末機およびデータ
転送線路である。端末機２−ｉは、それぞれ、プ
ロセツサ１０−ｉ、バースト発生器１１−ｉおよ
び転送線路３との整合をとるためのトランス１２
−ｉを有する。このバースト発生器１１−ｉで
は、プロセツサ１０−ｉからの割込指令を受け
て、当該端末機２−ｉに予め割当てられた固有の
周波数ｉの信号を、ある一定期間、バースト形
態で発生する。バースト発生器１１−ｉから発生
した周波数ｉバースト信号は、整合用トランス
１２−ｉを経てデータ転送線路３に送出され、こ
の線路からCPU１の整合用トランス１３に送り
込まれる。CPU１は、整合用トランス１３に共
通に結合され、各別の端末機２−１〜２−Ｎに固
有の各周波数１〜Nに調整されたＮ個の帯域
フイルタ１４−１〜１４−Ｎ、各フイルタ１４−
１〜１４−Ｎの出力を個別に受信する積分回路と
その出力情報保持回路（以下積分保持回路とい
う）１５−１〜１５−Ｎ、積分保持回路１５−１
〜１５−Ｎの出力を受信してその優先順位を判断
し、最優先出力についての符号化出力を発生する
プライオリテイ・エンコーダ１６、およびプライ
オリテイ・エンコーダ１６の出力と整合用トラン
ス１３の出力を供給されるCPU本体１７を有す
る。積分保持回路１５−１〜１５−ＮはCPU本
体１７から任意にリセツト可能である。
る。符号１，２−ｉおよび３は第１図の場合と同
様にそれぞれCPU、Ｎ個の端末機およびデータ
転送線路である。端末機２−ｉは、それぞれ、プ
ロセツサ１０−ｉ、バースト発生器１１−ｉおよ
び転送線路３との整合をとるためのトランス１２
−ｉを有する。このバースト発生器１１−ｉで
は、プロセツサ１０−ｉからの割込指令を受け
て、当該端末機２−ｉに予め割当てられた固有の
周波数ｉの信号を、ある一定期間、バースト形
態で発生する。バースト発生器１１−ｉから発生
した周波数ｉバースト信号は、整合用トランス
１２−ｉを経てデータ転送線路３に送出され、こ
の線路からCPU１の整合用トランス１３に送り
込まれる。CPU１は、整合用トランス１３に共
通に結合され、各別の端末機２−１〜２−Ｎに固
有の各周波数１〜Nに調整されたＮ個の帯域
フイルタ１４−１〜１４−Ｎ、各フイルタ１４−
１〜１４−Ｎの出力を個別に受信する積分回路と
その出力情報保持回路（以下積分保持回路とい
う）１５−１〜１５−Ｎ、積分保持回路１５−１
〜１５−Ｎの出力を受信してその優先順位を判断
し、最優先出力についての符号化出力を発生する
プライオリテイ・エンコーダ１６、およびプライ
オリテイ・エンコーダ１６の出力と整合用トラン
ス１３の出力を供給されるCPU本体１７を有す
る。積分保持回路１５−１〜１５−ＮはCPU本
体１７から任意にリセツト可能である。
次に、第２図示の本発明割込方式の一例につい
て、順を追つて動作説明を行うと、CPU本体１
７は初め独自に内部処理を行つており、端末に処
理の割込要求を順次に問合せしなくてよい。この
状態において、例えば端末機２−２のプロセツサ
１０−２からCPU本体１７に対して割込処理を
要求する信号を送るためには、バースト発生器１
１−２より整合トランス１２−２へ割込要求を送
出する。バースト発生器１１−２より発生した周
波数２のバースト信号は整合トランス１２−２
および１３を経由して帯域フイルタ１４−１〜１
４−Ｎに供給される。この場合には帯域フイルタ
１４−２のみより２信号出力が取出されて積分
保持回路１５−２へ供給される。積分保持回路１
５−２では、積分回路によつて２信号のＳ／Ｎ
比が改善された後にその２信号がラツチ回路に
よつて保持される。
て、順を追つて動作説明を行うと、CPU本体１
７は初め独自に内部処理を行つており、端末に処
理の割込要求を順次に問合せしなくてよい。この
状態において、例えば端末機２−２のプロセツサ
１０−２からCPU本体１７に対して割込処理を
要求する信号を送るためには、バースト発生器１
１−２より整合トランス１２−２へ割込要求を送
出する。バースト発生器１１−２より発生した周
波数２のバースト信号は整合トランス１２−２
および１３を経由して帯域フイルタ１４−１〜１
４−Ｎに供給される。この場合には帯域フイルタ
１４−２のみより２信号出力が取出されて積分
保持回路１５−２へ供給される。積分保持回路１
５−２では、積分回路によつて２信号のＳ／Ｎ
比が改善された後にその２信号がラツチ回路に
よつて保持される。
本発明では、以上の割込要求が複数の端末機２
−ｉから同時に発生しても対応する積分保持回路
１５−ｉに情報（割込要求）が伝達される。すな
わち、割込要求を発生した複数の端末機１０−ｉ
の各々からの周波数ｉのバースト信号は、それ
ぞれ対応する積分保持回路１５−ｉに保持され、
従つて、各積分保持回路１５−ｉのそれぞれが同
時に割込要求を保持することとなる。この場合、
プライオリテイ・エンコーダ１６は予じめ定めら
れた優先順位データを保有しており、それに基い
て、プライオリテイ・エンコーダ１６では、これ
ら保持された割込要求のうち、最優先の入力を判
別して符号化し、その符号化出力をCPU本体１
７へ供給する。CPU本体１７はこの段階におい
て、例えば２番目の端末機２−２から最優先の割
込要求が生起したことを知り、端末機２−２に対
して処理を開始すると共に、積分保持回路１５−
２のラツチ回路をリセツトする。
−ｉから同時に発生しても対応する積分保持回路
１５−ｉに情報（割込要求）が伝達される。すな
わち、割込要求を発生した複数の端末機１０−ｉ
の各々からの周波数ｉのバースト信号は、それ
ぞれ対応する積分保持回路１５−ｉに保持され、
従つて、各積分保持回路１５−ｉのそれぞれが同
時に割込要求を保持することとなる。この場合、
プライオリテイ・エンコーダ１６は予じめ定めら
れた優先順位データを保有しており、それに基い
て、プライオリテイ・エンコーダ１６では、これ
ら保持された割込要求のうち、最優先の入力を判
別して符号化し、その符号化出力をCPU本体１
７へ供給する。CPU本体１７はこの段階におい
て、例えば２番目の端末機２−２から最優先の割
込要求が生起したことを知り、端末機２−２に対
して処理を開始すると共に、積分保持回路１５−
２のラツチ回路をリセツトする。
以上から明らかなように、本発明割込方式によ
れば、処理要求側の待時間が短縮され、また、電
源をオフにしている装置や割込要求をしていない
装置との交信が不必要となるため、さらに待時間
は短縮され、能率のよい割込受付を行うことがで
きる。
れば、処理要求側の待時間が短縮され、また、電
源をオフにしている装置や割込要求をしていない
装置との交信が不必要となるため、さらに待時間
は短縮され、能率のよい割込受付を行うことがで
きる。
第１図は一般のコンピユータシステムを示すブ
ロツク線図、第２図は本発明の１実施例を示すブ
ロツク線図である。 １……CPU、２−ｉ（ｉ＝１〜Ｎ、以下同
じ）……端末機、３……転送線路、１０−ｉ……
プロセツサ、１１−ｉ……周波数ｉ発振器、１
２−ｉ，１３……インピーダンス整合用トラン
ス、１４−ｉ……帯域フイルタ、１５−ｉ……積
分保持回路、１６……プライオリテイ・エンコー
ダ、１７……CPU本体。
ロツク線図、第２図は本発明の１実施例を示すブ
ロツク線図である。 １……CPU、２−ｉ（ｉ＝１〜Ｎ、以下同
じ）……端末機、３……転送線路、１０−ｉ……
プロセツサ、１１−ｉ……周波数ｉ発振器、１
２−ｉ，１３……インピーダンス整合用トラン
ス、１４−ｉ……帯域フイルタ、１５−ｉ……積
分保持回路、１６……プライオリテイ・エンコー
ダ、１７……CPU本体。
Claims (1)
- １ 複数の装置と被割込要求側装置との間で、信
号転送路を介して、割込可能に信号転送を行うに
あたり、前記複数の装置からは割込要求時に当該
装置に予じめ定められた固有周波数のバースト信
号を前記信号転送路に送出可能となし、前記被割
込要求側装置では前記複数の装置の各別の固有周
波数のバースト信号を受信して判別し、割込要求
を前記被割込要求側装置に受付許可するようにし
たことを特徴とする割込方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11276779A JPS5638627A (en) | 1979-09-05 | 1979-09-05 | Interrupting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11276779A JPS5638627A (en) | 1979-09-05 | 1979-09-05 | Interrupting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5638627A JPS5638627A (en) | 1981-04-13 |
| JPS6213706B2 true JPS6213706B2 (ja) | 1987-03-28 |
Family
ID=14594995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11276779A Granted JPS5638627A (en) | 1979-09-05 | 1979-09-05 | Interrupting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5638627A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3230999A1 (de) * | 1982-08-20 | 1984-02-23 | Philips Kommunikations Industrie AG, 8500 Nürnberg | Verfahren zur zugriffssteuerung bei einem nachrichtensystem |
| DE3233542A1 (de) * | 1982-09-10 | 1984-03-15 | Philips Kommunikations Industrie AG, 8500 Nürnberg | Verfahren und schaltungsanordnung zur abgabe von unterbrechungs-anforderungssignalen |
| JPS59141849A (ja) * | 1983-02-01 | 1984-08-14 | Matsushita Electric Ind Co Ltd | 双方向ｃａｔｖシステム |
| JPS6068450A (ja) * | 1983-09-22 | 1985-04-19 | Matsushita Electric Ind Co Ltd | 割込み要求回路 |
-
1979
- 1979-09-05 JP JP11276779A patent/JPS5638627A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5638627A (en) | 1981-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4359731A (en) | Communication link contention resolution system | |
| US5584033A (en) | Apparatus and method for burst data transfer employing a pause at fixed data intervals | |
| JP3772690B2 (ja) | サービスシステム及びそれに用いるサービス方法 | |
| JPS6213706B2 (ja) | ||
| JPH07297853A (ja) | 拡張可能なラウンドロビンローカルエリアハブネットワーク | |
| JP2734246B2 (ja) | パイプラインバス | |
| JP2842639B2 (ja) | データ転送方式 | |
| JP2758752B2 (ja) | 共通バス競合調停方式 | |
| JPS63155249A (ja) | 装置間通信方式 | |
| JP2638878B2 (ja) | データ処理装置 | |
| JPS58137347A (ja) | ポーリング方法 | |
| JP2917369B2 (ja) | 回線ネットワークコントローラ | |
| JP2699604B2 (ja) | バス接続装置 | |
| JPS63288317A (ja) | プリンタ | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPH03840B2 (ja) | ||
| JP2737179B2 (ja) | バスシステム | |
| JPH0573512A (ja) | マルチプロセツサシステム | |
| JPS61182342A (ja) | デ−タ送信装置 | |
| JPH0360240A (ja) | 回線制御方式 | |
| JPS59123027A (ja) | 転送要求処理方式 | |
| JPH08149148A (ja) | ループ状シリアル通信手順及びループ状シリアル通信網 | |
| JPH04238566A (ja) | マルチプロセッサ間バス通信方式 | |
| JPS60220639A (ja) | シリアルバス通信装置 | |
| JPS58204656A (ja) | デ−タ送信方式 |