JPH0580186B2 - - Google Patents
Info
- Publication number
- JPH0580186B2 JPH0580186B2 JP27639087A JP27639087A JPH0580186B2 JP H0580186 B2 JPH0580186 B2 JP H0580186B2 JP 27639087 A JP27639087 A JP 27639087A JP 27639087 A JP27639087 A JP 27639087A JP H0580186 B2 JPH0580186 B2 JP H0580186B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- access
- terminal
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 56
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、複数の端末あるいは端末を収容する
インタフエイス回路から共通の通信資源へのアク
セス競合を制御する装置に関する。
インタフエイス回路から共通の通信資源へのアク
セス競合を制御する装置に関する。
(従来の技術)
端末間のアクセス衝突を防止する方法として、
各端末は送信に先立つて自己のアドレス番号を共
通に接続されたバスに送出し、バス上の論理積和
信号を受信しかかる信号が自己の送出信号と不一
致の場合は残りのアドレス信号の送出を停止しア
クセス溝の獲得を断念し、全てのアドレス信号を
送出しても不一致が検出されなかつた端末がアク
セス権を獲得する方式がよく知られている。
各端末は送信に先立つて自己のアドレス番号を共
通に接続されたバスに送出し、バス上の論理積和
信号を受信しかかる信号が自己の送出信号と不一
致の場合は残りのアドレス信号の送出を停止しア
クセス溝の獲得を断念し、全てのアドレス信号を
送出しても不一致が検出されなかつた端末がアク
セス権を獲得する方式がよく知られている。
(発明が解決しようとする問題点)
この方式では、割当てれたアドレス番号の値に
よりアクセス優先度決り、不公平性が生じるとい
つた問題点がある。
よりアクセス優先度決り、不公平性が生じるとい
つた問題点がある。
本発明の目的は、各端末固有のアドレス値に基
づいてアクセス制御を行なうも、公平性を保てる
アクセス制御装置を提供することにある。
づいてアクセス制御を行なうも、公平性を保てる
アクセス制御装置を提供することにある。
(問題点を解決するための手段)
本発明のアクセス制御装置は、複数の端末が通
信資源を共有する通信システムにおいて、かかる
通信資源への前記複数の端末からのアクセスの競
合を制御するアクセス制御装置であつて、前記各
端末を共通に接続する第1、第2、第3のバス
と、出力値を前記第1のバスを介し前記各端末に
供給するバイアス値発生回路と、前記バイアス値
発生回路の出力と前記第2のバスの信号の排他論
理和信号を前記第3のバスに出力する論理回路
と、前記各端末の送信要求信号の送出を同期させ
る制御手段を具備し、各端末は、前記送信要求信
号として各端末に排他的に割当てられたアクセス
アドレス値と前記第1のバス上の信号との排他論
理和信号を前記第2のバスに出力すると共に前記
第3のバス上の信号を監視し自己の送出アドレス
信号と不一致が検出された時前記送信要求信号の
送出を停止し自己の送出アクセスアドレス値を全
て送出した後不一致が検出されなかつた場合前記
通信資源のアクセス権の獲得を認識する。
信資源を共有する通信システムにおいて、かかる
通信資源への前記複数の端末からのアクセスの競
合を制御するアクセス制御装置であつて、前記各
端末を共通に接続する第1、第2、第3のバス
と、出力値を前記第1のバスを介し前記各端末に
供給するバイアス値発生回路と、前記バイアス値
発生回路の出力と前記第2のバスの信号の排他論
理和信号を前記第3のバスに出力する論理回路
と、前記各端末の送信要求信号の送出を同期させ
る制御手段を具備し、各端末は、前記送信要求信
号として各端末に排他的に割当てられたアクセス
アドレス値と前記第1のバス上の信号との排他論
理和信号を前記第2のバスに出力すると共に前記
第3のバス上の信号を監視し自己の送出アドレス
信号と不一致が検出された時前記送信要求信号の
送出を停止し自己の送出アクセスアドレス値を全
て送出した後不一致が検出されなかつた場合前記
通信資源のアクセス権の獲得を認識する。
(実施例)
本発明の実施例を第1図に示し、本実施例の動
作を第2図aを用いて説明する。なお、第2図a
には第1図のバス42、制御信号41、バス6,
7,8に送出される信号の例を示している。乱数
発生回路4は生成された乱数をシリアルにバス6
に送出している。タイミング制御回路40は送信
権の獲得制御の開始を与える制御回路である。バ
ス42はデータバス50のビジー状態を示すもの
で送信中の端末の制御回路11はバス42を0に
する。タイミング制御回路11はバス42が1に
なりデータバス50の空き状態を検出すると、一
定時間t0後送信権獲得制御を起動する制御信号4
1を送出する。端末1,2,3のうち送信要求を
有する端末の制御回路11は制御信号41の立上
がりを検出し布綿論理和積を出力とする(例えば
オープンコレクタ出力)ゲート13を動作状態に
しレジスタ12内のそれぞれの自己のアドレス値
の送出を開始する。端末1,2,3に割当てられ
ているアドレス値をそれぞれ0000,0001,0010す
る。今、端末1,2,3が送信要求を行なうもの
とし、制御信号41の立上がり時点からの乱数発
生回路4の出力値を0101とすると、第1、第2ビ
ツト目では、全てのアドレス値の上位2ビツトは
00なので、各端末の排他論理和ゲート14の出力
値は01となり、そしてバス7の信号も01となる。
排他論理和ゲート5の両入力は01となるのでその
出力値は00となる。このようにバス8上の信号は
第2ビツト目まで各端末のアドレス値と同じなの
で送信要求を断念する端末はない。第3ビツト目
では、端末1,2の排他論理和ゲート14からは
0が、端末3の排他論理和ゲート14からは1が
出力される。ゲート13の出力即ちバス7の信号
はこれらの論理積となるので、0となる。そし
て、排他論理和ゲート5の出力は0となり、バス
8に供給される。この結果アドレスの値の第3ビ
ツト目が0でない端末3の排他論理和回路3の出
力は1となり不一致を示す。これにより、端末3
は送信要求を断念し、ゲート13を閉じアドレス
の値の第4ビツト目以降は送出しない。第4ビツ
ト目においては、端末1,2の排他論理和ゲート
14の出力はそれぞれ、1,0となる。従つて、
バス7の信号はその論理積0となる。そして、排
他論理和ゲート5より出力されるバス8の信号は
1となる。その結果端末1,2の排他論理和ゲー
ト15は1,0をそれぞれ出力する。この場合、
不一致となつた端末1は送信要求を断念し、端末
2が全てのアドレス値を送出した段階で全て一致
しているので、データバス50への送信権を獲得
する。送信権を獲得した端末2の制御回路11は
バス42を0にし、送信中を示すと同時にバツフ
ア16のデータをデータバス50に送出する。こ
の場合、バス6上に信号が0101であつたために端
末2が送信権を獲得したが、1010であつたなら
ば、端末3が送信権を握ることになる。このよう
に、本発明によれば送信要求の受け付け優先度は
乱数により定められるので、各端末の公平性を維
持できる。
作を第2図aを用いて説明する。なお、第2図a
には第1図のバス42、制御信号41、バス6,
7,8に送出される信号の例を示している。乱数
発生回路4は生成された乱数をシリアルにバス6
に送出している。タイミング制御回路40は送信
権の獲得制御の開始を与える制御回路である。バ
ス42はデータバス50のビジー状態を示すもの
で送信中の端末の制御回路11はバス42を0に
する。タイミング制御回路11はバス42が1に
なりデータバス50の空き状態を検出すると、一
定時間t0後送信権獲得制御を起動する制御信号4
1を送出する。端末1,2,3のうち送信要求を
有する端末の制御回路11は制御信号41の立上
がりを検出し布綿論理和積を出力とする(例えば
オープンコレクタ出力)ゲート13を動作状態に
しレジスタ12内のそれぞれの自己のアドレス値
の送出を開始する。端末1,2,3に割当てられ
ているアドレス値をそれぞれ0000,0001,0010す
る。今、端末1,2,3が送信要求を行なうもの
とし、制御信号41の立上がり時点からの乱数発
生回路4の出力値を0101とすると、第1、第2ビ
ツト目では、全てのアドレス値の上位2ビツトは
00なので、各端末の排他論理和ゲート14の出力
値は01となり、そしてバス7の信号も01となる。
排他論理和ゲート5の両入力は01となるのでその
出力値は00となる。このようにバス8上の信号は
第2ビツト目まで各端末のアドレス値と同じなの
で送信要求を断念する端末はない。第3ビツト目
では、端末1,2の排他論理和ゲート14からは
0が、端末3の排他論理和ゲート14からは1が
出力される。ゲート13の出力即ちバス7の信号
はこれらの論理積となるので、0となる。そし
て、排他論理和ゲート5の出力は0となり、バス
8に供給される。この結果アドレスの値の第3ビ
ツト目が0でない端末3の排他論理和回路3の出
力は1となり不一致を示す。これにより、端末3
は送信要求を断念し、ゲート13を閉じアドレス
の値の第4ビツト目以降は送出しない。第4ビツ
ト目においては、端末1,2の排他論理和ゲート
14の出力はそれぞれ、1,0となる。従つて、
バス7の信号はその論理積0となる。そして、排
他論理和ゲート5より出力されるバス8の信号は
1となる。その結果端末1,2の排他論理和ゲー
ト15は1,0をそれぞれ出力する。この場合、
不一致となつた端末1は送信要求を断念し、端末
2が全てのアドレス値を送出した段階で全て一致
しているので、データバス50への送信権を獲得
する。送信権を獲得した端末2の制御回路11は
バス42を0にし、送信中を示すと同時にバツフ
ア16のデータをデータバス50に送出する。こ
の場合、バス6上に信号が0101であつたために端
末2が送信権を獲得したが、1010であつたなら
ば、端末3が送信権を握ることになる。このよう
に、本発明によれば送信要求の受け付け優先度は
乱数により定められるので、各端末の公平性を維
持できる。
なお、本発明は送信権獲得制御の開始時点を制
限するものではなく、他の2つの例を以下に示
す。第2図bは、送信権の獲得制御がデータバス
50へのアクセスが上記のように終了した時点か
ら開始されるのではなく、送信が開始された時点
から次の送信権の獲得制御が開始される例を示
す。タイミング制御回路40はバス42が0とな
ると一定時間t0後、制御信号を起動する。この時
のバス6の信号を1010とすると端末3が送信権を
獲得するが、送信はバス42が1となりデータバ
ス50が空きとなつたのを確認した後開始される
(第2図bのバス42の信号に下向き矢印を付し
た時点)。第2図cは送信権の割当て制御のさら
に別の例を示している。制御信号41は一定周期
で送出され、送信権獲得制御はデータバス50が
空きか否かにら無関係に前記周期で繰り返し行な
われる。そして、バス42が空きを示した時点で
送信権が割当てられた端末が送信権を獲得する。
図において、始めは端末2が送信権を獲得する
が、データバス50が空きにならない(バス42
が1)ので送信は許可されない。次の周期の終了
時点で端末2は獲得した送信権は放棄することに
なる。この場合次の周期では端末3が送信権を獲
得する。更にこの周期の間にデータバス50が空
きになれば端末3が送信を許可される。即ち、送
信権の割当てはデータバス50の状態とは無関係
に繰り返し行なわれ、データバス50が空きとな
つた時点で送信権を獲得している端末が送信を許
可される。
限するものではなく、他の2つの例を以下に示
す。第2図bは、送信権の獲得制御がデータバス
50へのアクセスが上記のように終了した時点か
ら開始されるのではなく、送信が開始された時点
から次の送信権の獲得制御が開始される例を示
す。タイミング制御回路40はバス42が0とな
ると一定時間t0後、制御信号を起動する。この時
のバス6の信号を1010とすると端末3が送信権を
獲得するが、送信はバス42が1となりデータバ
ス50が空きとなつたのを確認した後開始される
(第2図bのバス42の信号に下向き矢印を付し
た時点)。第2図cは送信権の割当て制御のさら
に別の例を示している。制御信号41は一定周期
で送出され、送信権獲得制御はデータバス50が
空きか否かにら無関係に前記周期で繰り返し行な
われる。そして、バス42が空きを示した時点で
送信権が割当てられた端末が送信権を獲得する。
図において、始めは端末2が送信権を獲得する
が、データバス50が空きにならない(バス42
が1)ので送信は許可されない。次の周期の終了
時点で端末2は獲得した送信権は放棄することに
なる。この場合次の周期では端末3が送信権を獲
得する。更にこの周期の間にデータバス50が空
きになれば端末3が送信を許可される。即ち、送
信権の割当てはデータバス50の状態とは無関係
に繰り返し行なわれ、データバス50が空きとな
つた時点で送信権を獲得している端末が送信を許
可される。
本発明の第2の実施例を第3図に示す。本実施
例は、全ての端末からの送信要求を拒絶する機能
をもつているのである。全ての端末に、特定のビ
ト例えば、最下位ビツトが1でありかつ互いに排
他的なアドレスを割当てる。送信を許可する場合
はアクセス禁止回路43はゲート9に1の信号を
供給する。これにより第1の実施例と全く同じ動
作をする。アクセスを禁止する場合は、アクセス
禁止回路43はゲート9に0を供給する。これに
より、バス8は0になる。一方、各端末のアドレ
スの最下位ビツトは1なので排他論理和ゲート1
5はこのビツト位置で必ず不一致を示す1を出力
する。従つて、全ての端末の送信を禁止できる。
このように、端末に割当てられていないアドレス
値を供給することにより、送信を一斉に禁止でき
る。
例は、全ての端末からの送信要求を拒絶する機能
をもつているのである。全ての端末に、特定のビ
ト例えば、最下位ビツトが1でありかつ互いに排
他的なアドレスを割当てる。送信を許可する場合
はアクセス禁止回路43はゲート9に1の信号を
供給する。これにより第1の実施例と全く同じ動
作をする。アクセスを禁止する場合は、アクセス
禁止回路43はゲート9に0を供給する。これに
より、バス8は0になる。一方、各端末のアドレ
スの最下位ビツトは1なので排他論理和ゲート1
5はこのビツト位置で必ず不一致を示す1を出力
する。従つて、全ての端末の送信を禁止できる。
このように、端末に割当てられていないアドレス
値を供給することにより、送信を一斉に禁止でき
る。
第4図は、本発明の第3の実施例を示し、第5
図を用いてその動作を説明する。本実施例は、送
信要求の有無を検出する機能を有するものであ
る。全ての端末に、特定のビツト位置例えば、最
上位ビツトが0でありかつ互いに排他的なアドレ
スを割当てる。送信要求を検出する検出回路44
は、送信権獲得制御開始時の最初のビツトが0な
らば送信要求が生じたと判定する機能を持つもの
である。タイミング制御回路40はバス41に出
力される信号の第1ビツト目を与えるパルスfを
ゲート10及び検出回路44に供給する。この結
果このビツト位置ではバス6上の信号は0とな
る。従つて送信要求を行なう端末が少なくとも一
つあれば、レジスタ12内のアドレスの最上位ビ
ツトはそのままバス7に送出されるので0とな
る。そして、バス8の信号も0となる。一方、一
つもなければバス7に信号は1となるのでバス8
の信号は1となる。従つて、パルスfが与えるタ
イミングでバス8の信号を取り込むことにより、
検出回路44は送信要求の有無を知ることができ
る。
図を用いてその動作を説明する。本実施例は、送
信要求の有無を検出する機能を有するものであ
る。全ての端末に、特定のビツト位置例えば、最
上位ビツトが0でありかつ互いに排他的なアドレ
スを割当てる。送信要求を検出する検出回路44
は、送信権獲得制御開始時の最初のビツトが0な
らば送信要求が生じたと判定する機能を持つもの
である。タイミング制御回路40はバス41に出
力される信号の第1ビツト目を与えるパルスfを
ゲート10及び検出回路44に供給する。この結
果このビツト位置ではバス6上の信号は0とな
る。従つて送信要求を行なう端末が少なくとも一
つあれば、レジスタ12内のアドレスの最上位ビ
ツトはそのままバス7に送出されるので0とな
る。そして、バス8の信号も0となる。一方、一
つもなければバス7に信号は1となるのでバス8
の信号は1となる。従つて、パルスfが与えるタ
イミングでバス8の信号を取り込むことにより、
検出回路44は送信要求の有無を知ることができ
る。
第6図は本発明の第4の実施例を示す。本実施
例は、一つのアクセス制御装置に管理されるグル
ープが複数設けられ、かかるグループ間が一つの
データバス50(図示せず)により接続されたシ
ステムにおけるアクセス制御を行なうためのもの
である。各グループ101,102,103は第
3図と第4図に示した機能を併せもつものであ
る。また、各端末のアドレスはグループ内でユニ
ークに与えられると共に、最上位ビツトは0、最
下位ビツトは1に設定されているものとする。検
出回路44は送信要求を検出するとグループアー
ビタ回路100に送信要求を送出する。グループ
アービタ回路100は供給された送信要求の内一
つのグループを選択し、それ以外のグループに対
し禁止信号を送出する。アクセス禁止回路43は
この禁止信号に基づいてグループ内の全ての端末
の送信を禁止する。従つて、グループ間に共通に
接続されたデータバス50をアクセスする端末が
一つに特定される。
例は、一つのアクセス制御装置に管理されるグル
ープが複数設けられ、かかるグループ間が一つの
データバス50(図示せず)により接続されたシ
ステムにおけるアクセス制御を行なうためのもの
である。各グループ101,102,103は第
3図と第4図に示した機能を併せもつものであ
る。また、各端末のアドレスはグループ内でユニ
ークに与えられると共に、最上位ビツトは0、最
下位ビツトは1に設定されているものとする。検
出回路44は送信要求を検出するとグループアー
ビタ回路100に送信要求を送出する。グループ
アービタ回路100は供給された送信要求の内一
つのグループを選択し、それ以外のグループに対
し禁止信号を送出する。アクセス禁止回路43は
この禁止信号に基づいてグループ内の全ての端末
の送信を禁止する。従つて、グループ間に共通に
接続されたデータバス50をアクセスする端末が
一つに特定される。
(発明の効果)
以上説明したとおり本発明によれば、以下の(1)
〜(4)の利点を得ることができる。
〜(4)の利点を得ることができる。
(1) 各端末間のアクセス制御を公平化できる。
(2) 全端末の送信要求を拒否できる。
(3) 送信要求の有無を集中的にモニタできる。
(4) グループ間にわたるアクセス制御が可能であ
る。
る。
第1図、第3図、第4図及び第6図は本発明の
実施例を示し、第2図a,b,c及び第5図はそ
の動作を示す図である。 図において、1,2,3は端末、4は乱数発生
回路、5,9,10,13,14,15はゲー
ト、11は制御回路、12はレジスタ、16はバ
ツフア、6,7,8,42,50はバス、40は
タイミング制御回路、43はアクセス禁止回路、
44は検出回路、100はグループアービタ回
路、101,102,103はグループを示す。
実施例を示し、第2図a,b,c及び第5図はそ
の動作を示す図である。 図において、1,2,3は端末、4は乱数発生
回路、5,9,10,13,14,15はゲー
ト、11は制御回路、12はレジスタ、16はバ
ツフア、6,7,8,42,50はバス、40は
タイミング制御回路、43はアクセス禁止回路、
44は検出回路、100はグループアービタ回
路、101,102,103はグループを示す。
Claims (1)
- 【特許請求の範囲】 1 複数の端末が通信資源を共有する通信システ
ムにおいて、かかる通信資源への前記複数の端末
からのアクセスの競合を制御するアクセス制御装
置であつて、前記各端末を共通に接続する第1、
第2、第3のバスと、出力値を前記第1のバスを
介し前記各端末に供給するバイアス値発生回路
と、前記バイアス値発生回路の出力と前記第2の
バスの信号の排他論理和信号を前記第3のバスに
出力する論理回路と、前記各端末の送信要求信号
の送出を同期させる制御手段を具備し、各端末
は、前記送信要求信号として各端末に排他的に割
当てられたアクセスアドレス値と前記第1のバス
上の信号との排他論理和信号を前記第2のバスに
出力すると共に前記第3のバス上の信号を監視し
自己の送出アドレス信号と不一致が検出された時
前記送信要求信号の送出を停止自己の送出アクセ
スアドレス値を全て送出した後不一致が検出され
なかつた場合前記通信資源のアクセス権の獲得を
認識することを特徴とするアクセス制御装置。 2 前記論理回路は前記端末のアクセスを禁止す
る場合はいづれの端末にも割当てられていないア
クセスアドレス値を、アクセスを許可する場合は
前記バイアス値発生回路の出力と前記第2のバス
の信号の排他論理和信号を前記第3バスに出力す
ることを特徴とする特許請求の範囲第1項記載の
アクセス制御装置。 3 前記アクセスアドレスの定められたビツトを
共通に0にすると共に、送信要求検出回路を具備
し、前記バイアス値発生回路は前記制御手段によ
り起動されるアクセス制御の開始時点に基づき規
定される前記ビツトの位置においては常に0を出
力し、前記送信要求検出回路は、前記論理回路の
出力の前記ビツトの位置における値により送信要
求の有無を判定することを特徴とする特許請求の
範囲第1項及び第2項記載のアクセス制御装置。 4 前記制御手段は一定周期で前記要求信号の送
出開始を起動させることを特徴とする特許請求の
範囲第1項、第2項及び第3項記載のアクセス制
御装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27639087A JPH01117543A (ja) | 1987-10-30 | 1987-10-30 | アクセス制御装置 |
CA000576995A CA1322390C (en) | 1987-09-22 | 1988-09-09 | Star topology local area network |
EP88115469A EP0308890B1 (en) | 1987-09-22 | 1988-09-21 | Star topology local area network |
US07/247,186 US4866702A (en) | 1987-09-22 | 1988-09-21 | Star topology local area network |
DE3887608T DE3887608T2 (de) | 1987-09-22 | 1988-09-21 | Lokales Netzwerk mit Sterntopologie. |
AU22470/88A AU599881B2 (en) | 1987-09-22 | 1988-09-21 | Star topology local area network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27639087A JPH01117543A (ja) | 1987-10-30 | 1987-10-30 | アクセス制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01117543A JPH01117543A (ja) | 1989-05-10 |
JPH0580186B2 true JPH0580186B2 (ja) | 1993-11-08 |
Family
ID=17568744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27639087A Granted JPH01117543A (ja) | 1987-09-22 | 1987-10-30 | アクセス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01117543A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175968A (ja) * | 1991-12-20 | 1993-07-13 | Nec Corp | 共通アクセス制御装置 |
JP2733405B2 (ja) * | 1992-03-13 | 1998-03-30 | 松下電工株式会社 | 多重伝送システムの信号伝送方式 |
-
1987
- 1987-10-30 JP JP27639087A patent/JPH01117543A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH01117543A (ja) | 1989-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0046203B1 (en) | Multiprocessor arrangement with a common bus | |
US4818985A (en) | Bus arbitration network capable of quickly carrying out arbitration among bus masters | |
US4750168A (en) | Channel allocation on a time division multiplex bus | |
US4320457A (en) | Communication bus acquisition circuit | |
US3978451A (en) | Controlling communications between computer devices over common bus | |
US4295122A (en) | Bus priority control method in loop bus network system | |
GB1593404A (en) | Logic circuitry for use in a computer | |
JPS6289159A (ja) | データ処理リソースへのアクセスを割当てる方法およびそのためのアービトレイタ | |
US4611275A (en) | Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers | |
JPH09259078A (ja) | 分散直列仲裁システム | |
CA1275328C (en) | Apparatus and method for responding to an aborted signal exchange between subsystems in a data processing system | |
US4559595A (en) | Distributed priority network logic for allowing a low priority unit to reside in a high priority position | |
JPS6091743A (ja) | マルチマスター通信バス | |
US7698485B2 (en) | Round-robin bus protocol | |
US4827471A (en) | Method for bus access for data transmission through a multiprocessor bus | |
JPH0580186B2 (ja) | ||
EP0830766B1 (en) | A digital data bus system including arbitration | |
JPH05175968A (ja) | 共通アクセス制御装置 | |
US5241629A (en) | Method and apparatus for a high performance round robin distributed bus priority network | |
JP3042822B2 (ja) | バス競合制御方式 | |
JPH08204740A (ja) | データ伝送方法およびデータ伝送装置 | |
KR100242610B1 (ko) | 멀티포인트 네트워크의 버스 중재 방법 및 시스템 | |
JPS6097460A (ja) | 競合制御方式 | |
JPH0120819B2 (ja) | ||
CA1253640A (en) | Channel allocation on a time division multiplex bus |