JPH09259078A

JPH09259078A - 分散直列仲裁システム

Info

Publication number: JPH09259078A
Application number: JP8225781A
Authority: JP
Inventors: Jin Young Cho; ジンヤンチョウ
Original assignee: Individual
Current assignee: Individual
Priority date: 1995-07-25
Filing date: 1996-07-25
Publication date: 1997-10-03
Also published as: US5968154A; DE69632289D1; DE69632289T2

Abstract

(57)【要約】【課題】複数の通信ステーション（通信システム、通
信モヅ、デバイス）が一つの共通バスを持つマルチポイ
ント直列通信ネットワークにおいて、多数のサービス要
求が同時に発生した時、優先順位が最も高い情報発生源
を迅速、正確に識別できる直列バスの仲裁方法及び装置
を提供する。【解決手段】Ｎビットの識別アドレスを持つ多数のス
テーションらのマルチポイント通信ネットワークにおい
て、共通バス獲得を要求するすべてのステーションが共
通バス獲得の競合を始めることを知らせる仲裁開始信号
を生成する仲裁開始過程及び前記の仲裁開始信号の区間
に共通バス獲得の競合に参与するすべてのステーション
の識別アドレスの各ビットを順次に論理演算する。その
後、共通バス信号ビットと比較して各ビットの値の比較
結果によって競合を取り消したりまたは競合に参与して
Ｎ回の比較で最大２^N個のステーションの中で最も優先
順位が高いステーションを識別する識別アドレスの比較
過程を含むことから成る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は多数の通信ステーシ
ョンが一つの共通バスまたは通信リンクを持つマルチポ
イントの多衆接近システムにおいて、多数のステーショ
ンが同時に共通バスの使用を要求する時に優先順位が最
も高いステーションを迅速、正確に識別できる優先順位
の仲裁方法及びその装置に関する。

【０００２】また、マルチポイントネットワークに必要
な最小限の線路で共通バスの使用を要請するステーショ
ンを迅速に識別できる自己選択式の分散仲裁方法と仲裁
の公正性を確保するための方法に関する。

【０００３】

【従来の技術】コンピューターシステムとネットワーク
がさらに複雑になって分散または並列処理の量が増加す
ることによって共通資源の使用を割当する方法はシステ
ムの全体的な遂行能力に大きな影響を及ぼすことにな
る。システムの共通資源は通信チャンネルまたは通信バ
スで連結されるため同一な資源を使用するためには競争
するステーションの間にバス使用権を割当する方法とし
てバスの仲裁が非常に重要になる。

【０００４】コンピューターシステムには各ステーショ
ン（またはプロセッサ）の間の情報伝送のために多様な
段階のいろいろなバスが存在し、多重プロセッサシステ
ムの各プロセッサは共通バスシステムを通して共用のメ
モリや資源へ接近する。バスは二つ以上のステーション
を結ぶ通信経路として部品の間の通信に使用されるバス
よりネットワークの内の遠距離に位置する異なる処理シ
ステムの間の通信に使用されるバスがある。

【０００５】バスは通信電送路として、簡単に言うとバ
スに印加されたデータや住所の形式によって決まる数の
信号を伝送するために使用される電気的な線路として直
流的な論理レベルを使用するが、遠距離の伝送のために
は伝送媒体による信号の質を大きく落とさないようにキ
ャリヤの変調、光波または無線信号等を利用する伝送方
法を使用したりする。

【０００６】あるステーションがほかのステーションと
通信するためには、最初に一番目のステーションは二番
目のステーションを応答させるための信号を送ることに
なり、このような信号を識別アドレス(Identity-Addres
s)と呼ぶ。通信を始めるステーションを主ステーション
(Master)とし、応答するステーションを従ステーション
(Slave) とし、システムの内のステーションは主ステー
ションになることもあり従ステーションになることもあ
る。

【０００７】共通バスは一回に一つのステーションのみ
使用しなければならないという特徴を持っているので同
時に二つ以上のステーションがバスを使用しようとする
時には、バスを使用しようとするステーションが何の形
式でもバス使用の許可を受ける手順があるべきであり、
このような手順をバス仲裁(Bus Arbitration) と呼ぶ。

【０００８】仲裁方法においてどのステーションにバス
使用を許可するかに対して一般的に二つの要素(factor)
を考える。一番目は優先順位(Priority)として、すべて
のステーションは固有の優先順位を持っていて優先順位
が高いステーションに先に仲裁が行うことになる。二番
目は公正性(Fairness)として、バスを使用したいすべて
のステーションにバス使用権が公平に分配されるように
する。

【０００９】バスと仲裁方法らに対する詳しく説明は参
考文献［1-3］にある。 [1] David. B. Gustavson, "Computer Buses - A Tuto
rial", Aug. 1984.IEEE Micro, pp.7-22. [2] Computer Organization & Design The Hardware/S
oftware Interface,David A Patterson John L Henness
y pp.559 - 562, "Bus Arbitration" pp.591-592. [3] FAYEZ EL GUIBALY, "Design and Analysis of Arb
itration Protocols", 1989 IEEE Transaction on Comp
uter. VOL38. NO.2. 1989, pp161-171.

【００１０】

【発明が解決しようとする課題】バス仲裁方法は大きく
四つの部類に分けられる。デーシチェーン仲裁方法(Dai
sy Chained Arbitration) はバス使用を要求するすべて
のステーションが直列連結に構成されて、より最も高い
優先順位を持つステーションは一番目の位置において優
先順位のさがる順番に整列され、最も低い優先順位はチ
ェーンの最後に置くことになる。

【００１１】よってバス使用を要請したステーションの
中でただ物理的に仲裁機に最も近いステーションのみバ
ス使用権を獲得することになり、バス使用に対する優先
順位がHadware的に固定されてしまうことになる。デー
シチェーン仲裁方法は簡単で非常に経済的である反面に
次のような短所を持っている。

【００１２】第一、高い優先順位のステーションがバス
の使用を継続に要請する場合、バスの使用を独占するお
それがあるので公正性を期待することが難しい。第二、
デーシチェーンは特殊な形態で直列連結されたステーシ
ョンであるので物理的な線路が簡潔ではなく、中間の一
つのステーションを除去するとデーシチェーンは切れる
ことになる。

【００１３】第三、バス仲裁に関する情報をほとんど提
供しないのでバス操作の監視と診断が難しい。中央並列
仲裁方法(Centralized Parallel Arbitration)は個別要
請(indeptndent requesting)方式とも呼ばれ各ステーシ
ョンは独立のバス要請線とバス許可線によって中央の仲
裁機と結ばれている。

【００１４】だからバス仲裁のためにはＮ個のステーシ
ョンがあれば２*Ｎ個の線が要る。この方法はバス使用
要請に対して迅速で効果的であり公平な仲裁が可能にな
るが、中央仲裁機とステーションの間の連結が複雑であ
るので費用がたくさんかかる。バス使用要求が急増する
時にはボルトネック(Bottleneck)現象が発生することに
なり、仲裁に関する情報がバスの上に現われないように
なる。

【００１５】自己選択による分散仲裁(Distributed Arb
itration by Self-Selection) または並列競争(Paralle
l Contention) 方法にはバス使用をのぞむステーション
らが自身の識別アドレスをバスの上に取り出すことにな
り、バスを検査して最も高い優先順位を持つステーショ
ンを決定する仲裁方法として、各ステーションらが独立
的に最も高い優先順位を持つステーションを決定するこ
とになる。

【００１６】この方法は仲裁速度は早いがたくさんの線
が必要になり、もっと高い優先順位を持つステーション
によってバス使用権が占有されてしまう短所がある。衝
突検出による分散仲裁(Distributed Arbitration by Co
llision Detection)方法に各ステーションは独立的なバ
ス使用を要請することになり、同時に多数のステーショ
ンがバスの使用要請をすると衝突が起こることになっ
て、衝突が起こるステーションらの中で選択してバス使
用権を附与する方法を利用する。

【００１７】従来の仲裁方法らは経済性と公平性を同時
に期待しにく、ステーションらの拡張に制限がある。本
発明は、優先順位が最も高いステーションを迅速に識別
することによって早い仲裁が行なえ、また、ステーショ
ンらの優先順位を可変することによって公平性をほとん
ど完璧に実現でき、伝送速度が異なるステーションでも
マルチドロップ形態で無限大の拡張が可能な直列バス仲
裁方法及びその装置を具現することである。

【００１８】また、本発明においてバス仲裁方法は共通
バスに現れるステーションの識別アドレスによってすぐ
インターラプト仲裁に利用できる。そしてベクトル化さ
れたインターラプト(Vectorde Interrupt)仲裁が可能に
なる。

【００１９】

【課題を解決するための手段】本発明はマルチポイント
ネットワークに、限定された資源を持つ多数のステーシ
ョンにより多衆接近(multiple access) の状況が発生し
た場合、最も優先順位の高いステーションを迅速、正確
に識別できる直列優先順位の仲裁方法及びその装置に関
するものである。

【００２０】またマルチポイントネットワークに共通バ
スの使用を要請するステーションを迅速に識別できる自
己選択式の分散直列仲裁方法と仲裁の公正性(Fairness)
を保障するための方法に関するものである。前記の目的
を達成するため、本発明による直列仲裁方法は、ｎビッ
トの識別アドレスを持つ多数のステーションらのマルチ
ポイントネットワークにおいて、仲裁開始同期信号（以
下同期信号、Synchronous pulse)によって共通バス獲得
を要求するすべてのステーションに対する仲裁が開始さ
れると、共通バス獲得競合に参与するすべてのステーシ
ョンらに対する識別アドレスの最上位ビットを共通バス
へ送って論理演算する。その後、この共通バス信号とす
べてのステーションらの識別アドレスの最上位ビットと
の比較結果に従って競合を撤回したりまたは競合を継続
してｎ回比較で最大２ⁿ個のステーションの中で最も優
先順位の高いステーションを識別することを特徴とす
る。

【００２１】前記の目的を達成するために、本発明によ
ると前記のマルチポイントネットワークを通る通信を要
求するすべてのステーションの識別アドレスの最上位ビ
ットから最下位ビットまで順次的に共通バスの上に出力
するための直列化部(SerialUnit) と、すべてのステー
ションの直列化部の出力らに対する論理演算となるよう
に構成して共通バスを活性化するためのバスインターフ
ェース部(Bus Interface Unit)と、共通バスの信号ビッ
トと直列化部の出力を比較して直列化部の出力が共通バ
スの信号ビットと同一ではないと競合を撤回するように
比較及び制御部(Comparison and Control Unit) とを含
むマルチポイントネットワークの上の多数のステーショ
ンらに対する通信要求を仲裁する方法が提供される。

【００２２】また、本発明によると、前記の直列化部は
すべてのステーションの識別アドレスに対して並列入力
−直列出力（ＰＩＳＯ）のシフトレジスターによって、
すべてのステーションらの識別アドレスを同時にビット
直列形態で最上位ビットから最下位ビットまで順次的に
出力することを特徴にするマルチポイントネットワーク
上の多数のステーションらを仲裁する方法が提供され
る。

【００２３】また、本発明によると、前記のバスインタ
ーフェース部は共通バスの信号ビットらの衝突が起きな
いように前記の直列化部の出力らが論理合となり、共通
バス信号になって従来の方法に発生する共通バス信号の
電気的な衝突がないようにして一回の仲裁の試みで優先
順位が最も高いステーションを識別できる高速仲裁が可
能になる。また直列バスの上にもベクトルインターラプ
ト仲裁が可能になることを特徴とするマルチポイントネ
ットワークの上の多数のステーションらを仲裁する方法
が提供される。

【００２４】また、本発明の実施例によると、前記の直
列化部のバスインターフェース部の間に変調部(modulat
ion unit) を含んでデューティサイクル変調(dutycycle
modulation)方式、トライレベル変調(tri-level modul
ation)及びマンチェスターインコディング(manchester
encoding) 方式において広範囲の伝送速度に円滑な通信
を保障するため同期方式の採択を特徴とするマルチポイ
ントネットワークの上の多数のステーションを仲裁する
方法も提供される。

【００２５】また、本発明によると共通のバスの上に最
優先順位を持つステーションの識別アドレスが現れるこ
とになるので、ネットワークの上のすべてのステーショ
ンがバス使用権を持つステーションがわかるようになっ
て仲裁に関する情報の確認が可能である。インターラプ
ト仲裁システムを構成する場合、インターラプトベクト
ルタイプに対応するアドレスの値が得られるのでインタ
ーラプト仲裁モジュールによって直列バスの上にもベク
トルインターラプトの仲裁器の構成が可能であり、バス
仲裁機と同一な構造でインターラプトの優先順位制御器
の構成が可能であることを特徴とするマルチポイントネ
ットワークの上の多数ステーションらを仲裁する方法が
提供される。

【００２６】また、本発明の実施例によると、競合過程
から脱落や承認回数をカウントして伝送速度を上昇／下
降させたり、優先順位レベルビット(Priority Level bi
t)を追加することによって優先順位を上昇させたり、既
に承認されたステーションらの優先順位を下降させ次の
仲裁過程に該当のステーションの優先順位を動的に可変
することによって公平性(Fairness)を保障する動的優先
順位を持つ仲裁方法が提供される。

【００２７】また、本発明によると、前記の比較及び制
御部は競合を撤回するように直列化部より共通バスに対
する出力を禁止させ、競合過程完了の後、共通バス使用
権の獲得信号を発生することを特徴とするマルチポイン
トネットワークの上の多数のステーションを仲裁する方
法が提供される。また、本発明によると仲裁開始の同期
問題を解決するため仲裁線路のほか別途の専用の制御線
路を追加する方法と専用の制御線路なしで一つの仲裁バ
スに特別なパターン形態で含ませる方法が提供される。

【００２８】前者の方法は、高速で仲裁応答を求めた場
合と相互干渉を考慮した完全な仲裁に適合であり、共通
バス線路のほかに仲裁情報を伝送するための多数の並列
線路や別途の制御線路が必要になる。後者の方法は、最
小直列２線式で仲裁が可能であり、拡張性の面では有利
であるが同期信号の分離抽出過程に多少の時間が必要と
なることを特徴とするマルチポイントネットワークの上
の多数ステーションらを仲裁する方法が提供される。

【００２９】また、本発明によると、同期信号の共用方
法は伝送速度が異なるステーションらが相互に接続され
ている時、仲裁開始の信号として最も速度が低い（通信
速度の下限）データ電送速度(data rate) のタイムスロ
ットより長くバスを活性化させると正常的な通信信号と
してみられないので、これを同期信号で利用して特別な
２進信号パターンを使用しなくてもすべてのステーショ
ンを仲裁開始に同期させることができる。このような特
徴を利用して別途のバスを追加しなくても仲裁が必要な
ステーションは必要する時ごとに仲裁開始信号を共通バ
スに放出することによって実時間のインターラプト要求
ができ、１個の直列回線のみでもインターラプト仲裁要
求ベクトルの値の抽出が可能になることを特徴とするマ
ルチポイントネットワークの上の多数のステーションら
を仲裁する方法が提供される。

【００３０】マルチポイント直列バスに仲裁のみならず
データ伝送の時にも以上の方法を適用するとmultiple a
ccess状況において正常的に信号伝達が難しいと判断さ
れるステーションが譲歩するように最小バス衝突による
通信障害を防げられるし、中間に介入されたとしても最
小一つの通信は保障できる。

【００３１】

【発明の実施の形態】図１Ａは本発明に適用した直列バ
ス構造を持つ優先順位の仲裁システムのブロック図であ
り、ｎビットの識別アドレスを持つｍ（最大２ⁿ) 個の
ステーションから共通バス仲裁要請がある時、単一直列
バスに最も優先順位が高いステーションを識別するため
のマルチポイントネットワークである。

【００３２】共通バスを通して各ステーションらはマル
チポイントで連結されており、共通バスは各ステーショ
ンを連結するための通信チャンネルとして電気的な線
路、電波空間、または光繊維(optical fiber) 等のよう
に多様であるが、論理動作は同一なので電気的なバスを
限定して説明する。各ステーションらは共通バスの使用
権を要求できるしネットワークの内のステーションの中
で最も高い優先順位を持つ優先順位の仲裁方法によって
バスマスターになり共通バス使用権を確保できる。

【００３３】図１Ｂは本発明で具現したマルチポイント
直列バス構造のインターラプトシステムのブロック図で
ある。「直列バス構造」バス（通信チャンネル）は２個以上の
装置（ステーション）を連結する通信経路であり、電気
的線路のほかに電波空間、光繊維ｒ等非常に多様であ
る。

【００３４】一つのバスに多くのシステムが連結されて
いるマルチポイントディジタルネットワークにおいて、
ある一つの装置によって送信された信号はバスに接続さ
れた多くの装置に受信できるが、複数の装置が同時にバ
スを使用しようとする時には信号らの衝突で歪曲(disto
rt) されるので一回に一台の装置のみ送信できる。いろ
いろいな信号が混合されると論理演算にならない既存の
ディジタル通信ネットワークは電気的衝突による信号が
歪曲され、その値が論理値によって決定されるのではな
く伝送情報とは関係がないバスドライバーの電気的特性
によって決定されることになる。

【００３５】反面、論理演算が可能なバス構造には安定
な論理‘０’または‘１’という一つの値は保障され
る。すべてのシステムが共通バスへ同時に出力した場合
には電気的問題が発生しないように論理演算が可能な構
造でなければならない。この論理演算（ＡＮＤ，ＯＲ）
が可能だったら良いが（図11Ａ，図11Ｂ参照）、実際的
にたくさんのシステムが遠距離に存在した場合もあるの
で電気的線路の場合、論理演算として結線論理(wired O
R, wired AND) 形態を利用することが現実的であり、電
子波エネルギーで伝送する自由空間とか、光繊維などに
も可能である。

【００３６】このような論理演算の結果を求めるために
は、電気的手段のバスインターフェース結合装置として
Open collector, Open drain形のバスドライバーまたは
ＴＲ，ＦＥＴ，ＬＥＤ，Laser, DiodeなどのほかElectr
o Magnetic Wave Radiatorがある。共通バスにいろいろ
な情報が直列で混合されると情報の２進値と関連ある信
号がバスに順次的に現われることになって各情報の特別
な値を探すことができる。

【００３７】しかしこのような論理演算が可能な性質を
備えているとしても同時に並列で制限しない連続的に入
力して演算するとＯＲの場合は論理‘１’ が優先，Ａ
ＤＤの場合は論理‘０’が優先になって互いに無関係に
なるのでその演算の意味はなくなる。共通バス情報より
各ステーションが持つ出力情報の特定な関係を探し出せ
ない。順次、直列ディジタル情報は出力される時間と２
進の値とは関連がある。

【００３８】このような性質を利用して送信装置の出力
を一定な規則にしたがって、自ら制御できるようにする
と特定な値が探し出せる。多衆接近(multiple access)
状況に各システムは自身の信号ではないと判断されると
みずから送信を制限する（譲る）方法を使用すると最小
限のバス信号の歪曲は防げる。本発明にはこのような論
理演算が可能なバス構造を使用する。

【００３９】「仲裁原理」本発明は直列バス構造のマル
チポイントネットワークにおいての優先順位による自己
決定式分散(distributed self-decision) 仲裁方法と装
置に関するものである。バス使用権の競合に参与する各
ステーションらがバス仲裁回路を持っている場合に共通
バス(1)は分散仲裁方法によって最も優先順位が高いス
テーションに使用権が割当される。本発明によるバス仲
裁は単一(single)バス仲裁線（即ち、共通バス）だけを
利用して具現できる。また共通バスからどのステーショ
ンがバス使用権を確保するかに対する情報を求めること
ができる。

【００４０】図３は本発明による直列仲裁装置の一つの
実施例の基本ブロック図である。本発明よるマルチポイ
ントネットワークの直列仲裁装置は共通バスの上にマル
チポイントで連結され、シフトレジスター(324) に貯蔵
された識別アドレスは伝送クロック(323) によって直列
でビットストリム(325) を発生させる直列化部(Serial
Unit)(320)、自身の出力信号(345) とバス信号(346) 比
較して信号の不一致を検出して制御する比較及び制御部
(340)(Comparison and Control Unit)またビットストリ
ム(381) を入力して結線論理合(wired OR)が求められる
バスドライバー(382) を通して共通バス(300-1) へ出力
して論理演算になるようにバスインターフェース部(38
0)(Bus Interface)を具備する。

【００４１】直列化部(320) は入力された識別コードを
ビットストリムで変換するシフトレジスター(324) 、シ
フト回数を計数するカウンター(327) とクロック(302)
を制御するＡＮＤ GATE(322)の構成になる。比較及び制
御部(341) は自身の出力信号(345) とバス信号(346) の
間の不一致を検出して競合撤回信号(363) を出力する比
較器(360) 、仲裁開始信号(303) を入力して仲裁過程を
制御する仲裁制御レジスター（ＡＣＲ, 346)と入力され
たビットストリムを制御するＡＮＤ GATE(344)の構成と
なる。

【００４２】バスインターフェース部(380) はOpen Col
lector形トライステートバスドライバー(382) の構成に
なり、この出力は制御入力に論理‘１’が認可される時
のみ共通バス(1)を活性化させる。本発明による仲裁器f
low chart, contention tableとTiming chartを併用し
てその動作仲裁方法をより詳しく説明すると次のように
なる。

【００４３】図３を参照するとバス仲裁器(300) は共通
バス(300-1) に直列化部(320) 、比較及び制御部(340)
またバスインターフェース(380) という三つの論理回路
部で構成されている。直列化部(serial unit)(320)は共
通バス(300-1) 使用権を要請した各ステーションはシフ
トレジスター(324) に貯蔵された識別アドレス(identif
icationaddress) をクロック(302) 信号を受けて比較及
び制御部(340) で一つのビットずつ順次的に出力するこ
とになり、比較的及び制御部(340) の仲裁制御レジスタ
ー（ＡＣＲ)(346)がリセットされると出力(345) をＡＮ
Ｄ Gate(322)で制限されることになる(Disable, inhibi
t)。

【００４４】計数器(327) は初期値から始めてＡＮＤ G
ate(322)を経由したクロックパルス(323) が入ってくる
時ごとにシフトレジスター(324) から出力される識別ア
ドレスのビット数をカウントすることになる。識別アド
レスのすべてのビットに対する直列出力ができたことを
知らせる値として計数器(327) の出力が現われると、ス
テーションがバス使用権を持つことになったことを示す
仲裁完了信号(304) を出力する。

【００４５】比較及び制御部(comparison and control
unit)(344)は制御部(350) と比較部(360) で構成され
る。制御部(350) は仲裁開始信号(303) によって仲裁制
御レジスター(346) がセットされると直列化部を比較及
び制御部のＡＮＤ Gate(344)からバスインターフェース
部(380) を通って共通バス(300-1) で識別アドレスのビ
ットストリム(325) が順次的に出力を可能にする。比較
部(360) からのＡＮＤ Gate(344)出力のビットストリム
(345) とバッパーを経由したバス信号とを比較して一致
しないと仲裁制御レジスター(346) がリセットになって
共通バスへの直列出力を禁止させ計数器(327) をリセッ
トする。

【００４６】比較部(360) は共通バスへ出力されるバス
ドライバー活性化信号(345) と共通バスの信号(362) が
異なると制御部(350) の仲裁制御レジスター(346) とリ
セットするための信号(363) を出力する。バスインター
フェース部(bus interface unit)(380) は直列化部(32
0) の出力(325) を比較及び制御部(341) へ入力した
後、制御された出力(345) を共通バスにのせるためのバ
スドライバー(382) で構成される。

【００４７】バスドライバー(382) は制御された識別ア
ドレスの信号(345) を制御入力(381) として入力して共
通バス(300-1) を活性化(active)させるためのopen-col
lector形の３−状態バッパー(tri-state buffer)(382)
を手段として、すべてのステーションの識別アドレスの
各ビットに対する論理合（ＯＲ）の結果が共通バス(300
-1) へ出力されるようにする。

【００４８】前記の過程に識別アドレスの大きい値を高
い優先順位で選択するためにはＯＲ演算を利用した。反
面に識別アドレスの小さい値を高い優先順位で選択する
ためにはＡＮＤ演算を利用することになる。図４Ａは本
発明による優先順位の直列仲裁方法を説明するための順
序図(flowchart)である。

【００４９】本発明による仲裁機(300) によって、図５
は４ビットの識別アドレスを持つ８個のステーションが
競合に参与した時、最も高い優先順位を持つステーショ
ンを選択する競合表(contention table)である。図６は
８ビット識別アドレス(20)を持つ256個のすべてのステ
ーションが競合に参与した場合、競合サイクルにしたが
う競合過程をみせたものである。図７は８ビットの識別
アドレスを持つステーションの中で最も高い優先順位を
持つステーションを選択する場合の競合過程をみせたタ
イミング図(timing diagram)である。

【００５０】図３、図４Ａ、図５または図７を参照して
本発明による仲裁機の動作を記述する。マルチポイント
ネットワークの上に接続された各ステーションらのすべ
てのバス仲裁機は同一な構造を持って同一な原理で動作
する。段階410(競合対象の設定段階) に(In a step 41
0) 、バス使用仲裁開始信号(303) によって仲裁制御レ
ジスター(346) がセットされ、バス使用権の競合が始ま
る。仲裁制御レジスター(346) の出力(347) と連結され
たＡＮＤゲート(322, 344)の動作が可能になって、計数
器(327) のリセット(326) を解除して計数器の動作が可
能になるので外部からクロック(302) 信号が認可される
時ごとに直列化部(320) のシフトレジスター(324) から
１ビットずつ順次的な出力となる。

【００５１】段階420(論理演算段階）で、最も大きい識
別アドレス(20)を持つステーションに最も高い優先順位
を附与するための仲裁方法を使用する場合、バスドライ
バー(382) は共通バス(300-1) とWired OR演算になるよ
うにする。よって共通バス(300-1) にはすべてのステー
ションから出力される識別アドレス信号の論理合が現わ
れることになる。

【００５２】最も小さい識別アドレス(20)を持つステー
ションに最も高い優先順位を附与するための仲裁方法を
採択する場合に、バスドライバー(382) の論理‘０’で
活性化になるようにして入力(389) を接地(Ground)する
と結線論理積(wired AND) の形態で連結される。段階43
0(比較判定段階) で、直列化部(320) からＡＮＤゲート
(345) を通して共通バス(300-1) へ出力される識別アド
レスのビットストリム(345, 381)と共通バス(300-1) の
上に現われる信号とを比較する。

【００５３】この過程で二つ信号が互いに一致しない場
合、表１のように二つの場合（Ｓ03, Ｓ04) がある。一
つは共通バスでドライバーAvailable 信号(381) 論理値
"0" であり共通バス(300-1) に現われる信号が論理値
"1" の場合 (Ｓ03) であって、この時にはステーション
から出力される識別アドレスの値がほかのステーション
から出力される識別アドレスの値より小さい場合であっ
て、該当ステーション(513, 515, 517)は当然に共通バ
ス使用権獲得のため競合から撤回されなければならない
ので段階470 によって仲裁制御レジスター(346) をリセ
ットする。

【００５４】仲裁制御レジスター(346) がリセットされ
るとＡＮＤゲート(322, 344)が動作不能状態へ入るので
次のクロック信号(302) が認可されても直列出力が禁止
されることになって該当ステーションはこの後の競合サ
イクルから除外されて、該当ステーションの計数器(32
7) は初期化される。また、もう一つの場合 (Ｓ04) は
共通バスで出力される共通バスドライバーのAvailable
信号(381) が論理値"1" であり共通バスに現われる信号
が論理値"0"である場合であって、この場合 (Ｓ04) に
は共通バス路線に異常が発生した場合である。

【００５５】本発明には共通バスの路線に異常が発生し
た場合は、この後の競合サイクルから除外されるように
して必要になると別途の処理を行なうことができる。バ
スドライバーの制御信号(381) と共通バス(300-1) の信
号にしたがう仲裁動作を次の段階の説明の後、別途に詳
しく検討して競合から撤回されないステーションは次の
段階(440) を踏む。

【００５６】段階440(終了確認段階）で、すべての競合
過程を完了したのかを判断して、完了されなかったら次
の競合に参与するために段階450 に計数器(327) は１を
増加させる。シフトレジスターはシフトして次のビット
を出力した後、段階420 の過程を反復して遂行すること
になる。もし、競合過程の中間に脱落しなくて最後まで
すべてのビットに対する競合過程が完了されたら競合完
了信号(304) を出力し、ステーションＳ6(516)が共通バ
スの使用権を獲得することになる。

【００５７】共通バス(300-1) では競合過程に現われる
仲裁情報が順次的に現われることによって次に実施する
インターラプトの仲裁システムでこのような特徴を利用
する。表１は仲裁動作をみせる真理表であり各ステーシ
ョンの出力制御信号(381) と共通バス(300-1) の信号に
よって発生できるすべての場合に対して検討してみると
次のようだ。

【００５８】本発明の仲裁機(300) らは一つの直列共通
バス(300-1) の上にマルチポイントでバスの入出力段が
連結されており、動作は並列で行える。よって、すべて
の仲裁機の動作は独立的ではなく互いに関連性を持って
いる。真理表を作ってみると次の表１となる。前記の関
連性によって各ステーションの次の動作を決定するため
共通バス(300-1) に現われるすべてのステーションの相
関された情報と仲裁制御レジスター(346) 直列ビットス
トリム(345) の値にしたがう各ステーションの競合制御
レジスター(346) の状態をビットの単位で分離して各状
態にしたがう競合制御レジスター(346) の出力を表１の
真理表を通して検討してみると次のようだ。

【００５９】表１に使用される記号らを説明すると、Ａ
ＣＲ(t) は現在の競合制御レジスター(346) の出力論理
値(347) であり、Ｂはバスドライバーの制御入力(382)
論理値(381) 、バスは共通バス(300-1) の論理値、ＡＣ
Ｒ(t+1) は競合制御レジスター(346) の次の状態の論理
値である。

【００６０】

【表１】

【００６１】各ステーションにある仲裁機の動作を真理
表を通してみると表１のようになる。状態Ｓ01は、競合
制御レジスター(346) の初期値ＡＣＲ(t)=0 であるので
仲裁要請がない場合であって競合対象ではない。状態Ｓ
02、Ｓ03、Ｓ04、Ｓ05は初期値がＡＣＲ(t)=1 であるの
で仲裁要請がある場合であってその動作は次のようだ。

【００６２】状態Ｓ02は自身のバスドライバーの入力(3
81)Ｂ=0で非活性化状態である時、ＢＵＳ=0で共通バス
(300-1) が活性化されない状態であるので比較器(360)
に不一致信号が検出されなくて次の仲裁過程を進行す
る。状態Ｓ03は自身のバスドライバーの入力(381)Ｂ=0
であり、ＢＵＳ=1であるので自身が共通バス(300-1) を
活性化してなかった時、バスが活性化された場合である
ので自身より優先順位が高いステーションが共通バス(3
00-1) を活性化した場合であって自身が優先順位の低い
場合であるので競合制御レジスター(346) をリセットさ
せ、この後の競合過程から除外される。

【００６３】状態Ｓ04は自身の出力(381) が論理‘１’
の時、バス信号(300-1) が論理‘０’であるので正常的
なバスドライバーのインターフェース状況には起きない
場合である。バスドライバー(382) や共通バス(300-1)
が問題があって電気的な信号伝達を正常的に動作できな
い状態であるので仲裁制御レジスター(346) をリセット
してこれ以上競合に参与できないようにし、必要である
と別途の措置を取れば良い。

【００６４】状態Ｓ05は自身の出力(381) が論理‘１’
でありバス信号(300-1) も論理‘１’であるので自身の
出力と一致するので、一旦自身はもちろんほかのステー
ションが論理‘１’をバスの上に出力した場合であって
自身は継続競合に参与する。（この時、もし０を出力し
た他のステーション（Ｓ01, Ｓ02の条件にある）はどの
ステーションに限らず優先順位が低い状態であるので競
合制御レジスター(346) をリセットしてこれ以上競合に
参与できないようにする。）図５に見せたように一番目の比較過程には３個のステー
ションが競合を撤回し（513, 515, 517)、共通バス(300
-1) には論理値"1" が現われる(519) 。

【００６５】二番目の比較過程には２個のステーション
が競合を撤回し(512, 514)共通バス(300-1) には論理値
"1" が現われる。三番目の比較過程には競合を撤回する
ステーションが一つもなく(520) 共通バス(300-1) には
論理値"0" が現われる。最後の比較過程に２個のステー
ションが競合を撤回し(511, 518)共通バス(300-1) には
論理値"1" が現われ、ステーションＳ６が最後のビット
まで競合に参与したので共通バスの使用権を獲得するよ
うになる(516) 。

【００６６】また、共通バス(300-1) に現われる順次的
な情報は519 のように"1101"であってステーションＳ6
(516)の識別アドレスの出力値と同一になりステーショ
ンＳ6の優先順位が最も高いことがわかる。以上の動作
をタイミングチャートで説明すると、図７は８ビット識
別アドレスを持つステーションらの競合動作に対するタ
イミング図(timing diagram)であり、識別アドレス(70
1, 711, 721, 731)を持つステーションらの識別コード
にビットストリムの波形であり、波形702, 712, 722, 7
32は各ステーションの仲裁制御レジスター(346) の論理
値が"1" である時、共通バスへの出力が可能であること
を示す。

【００６７】波形703, 713, 723, 733は最優先順位を持
つステーションに対するバス使用権の承認状態(304) を
示す波形である。波形704, 714, 724, 734は競合に参与
するステーションから共通バスへ出力される識別アドレ
スのビットストリムとして、波形704 は最優先順位の識
別過程に共通バス(300-1) に現われる波形700と同一で
あることがわかる。

【００６８】図６Ａ、図６Ｂは本発明によるマルチポイ
ントネットワークの優先順位の識別方法において、各ス
テーションのアドレスが８ビットであり、競合ステーシ
ョンの数が256個のネットワークにすべてのステーショ
ンが競合に参与した場合、最高の優先順位識別のための
競合状態表である。８ビットアドレスを持つ256個のす
べてのステーションが競合に参与することを仮定する
時、一番目の競合サイクルには最大256個のステーショ
ンの中で最上位ビットが‘０’の128個は競合を撤回
し、最上位ビットが‘１’の余りの128個は継続競合に
参与できる。

【００６９】二番目の競合サイクルには、競合に参与す
る128個のステーションの中、次の下位ビットが‘０’
の最大64個は競合から撤回し、‘１’の余りの64個は継
続競合に参与できる。このような方法で最下位ビットま
で反復すると（８番のサイクル後）識別アドレスの最高
値を持つステーション(610) が最高の優先順位を持つこ
とがわかる。

【００７０】図６Ｂは論理‘０’が優先である場合を説
明したもので図６Ａの前記の説明と類似な方法によって
識別アドレスの最低値を持つステーション(650) が最高
の優先順位を持つことがわかる。図６Ａ及び図６Ｂの競
合状態表からわかるように、識別アドレスの優先順位別
に比較サイクルごと競合ステーションの数を1/2ずつへ
らすことができる。

【００７１】以上の説明のように一つのバスの上にある
通信システムは各々の固有なｎビットの識別アドレスを
持つので最大２ⁿ個のステーションの中で最優先順位を
持つステーションを探すために論理演算段階(420) 、比
較判定段階(430) 及び終了確認段階(440) をｎ回反復す
ると最優先順位を持つ一つのステーションが探せる。本
発明による仲裁機はすべての競合状況に共通バスの信号
と比較して自身が判断する自己選択式の仲裁方式ですべ
てのステーションに仲裁機が必要になるので仲裁メカニ
ズムが一所にあるのではなく分散されておる。

【００７２】このような理由で本発明にはこの仲裁方式
を直列ビット比較による自己選択式の分散仲裁方式(dis
tributed self-selecting arbitration by serial bit
comparison) と呼ぶ。「変調による実施例」図７は本発明によるマルチポイン
トネットワークの優先順位の仲裁方法に関する一つの実
施例として、識別アドレスのビットストリムを変調しな
い場合、８ビット識別アドレスを持つステーションらが
同一の伝送速度で競合に参与した時、ステーション（Ａ
〜Ｄ）らの中で最優先順位を識別するための過程を見せ
るタイミング図（Timing Diagram) である。

【００７３】図７に図示した波形を説明すると次のよう
である。波形701, 711, 721, 731は競合しようとするス
テーションら（Ａ〜Ｄ）の識別アドレスのビットストリ
ムを示す。波形702, 712, 722, 732は仲裁制御レジスタ
ー（ＡＣＲ）の波形として論理"1" の時、出力可能状態
を示す。波形703, 713, 723, 733は最優先順位の識別後
のバス使用権の承認状態を示す波形である。

【００７４】波形704, 714, 724, 734は競合に参与した
ステーションから共通バスへ出力されるアドレスのビッ
トストリムを示す。波形700 は最優先順位の識別過程の
共通バス(1)に現われるビットストリムを表示する。波
形750は各ステーションのローカルクロックである。

【００７５】図７は４個のステーションが競合に参与し
た場合であって各ステーションの識別アドレスの２進の
値が各々表２のような場合の各ステーションの競合タイ
ミング図である。

【００７６】

【表２】

【００７７】各ステーションは競合開始時点(10)から優
先順位が識別競合へ入っていくことになる。区間51で識
別アドレスの最上位ビットから競合するが、この時最上
位ビットの値は‘１’でありステーションＤは‘０’で
あるのでステーションＡ，Ｂ，Ｃは共通バス競合を継続
進行し、ステーションＤは優先順位が低いので競合を撤
回する。

【００７８】次の区間52ではすべてのステーションＡ(7
00), Ｂ(710), Ｃ(720) の識別アドレスを１ビット左
側へシフトするので比較対象は二番目のビットになる。
二番目のビットはステーションＡ，Ｂ，Ｃが各々
‘１’，‘１’，‘０’を持つのでステーションＡ，Ｂ
は競合を継続し、ステーションＣは競合を撤回する。区
間53では、競合からのこっているステーションＡ、ステ
ーションＢの三番目のビットはすべて‘１’であるので
以上に説明した通りに撤回者がなく、区間54では以前の
区間53と同じようにすべて‘１’であるので撤回者がな
く、次の区間55ではステーションＡは‘１’、ステーシ
ョンＢは‘０’であるのでＢが競合を撤回し、次の区間
56以後にも最終区間58まで反復して競合の進行／譲歩与
否を決定した後識別アドレスの８ビットに対する比較が
終了されると競合に参与したステーションらの中で最後
の撤回していないステーションに共通バス使用権が確保
される。

【００７９】図７で示したように仲裁期間の間に現われ
る共通バスの信号(700) はステーションＡのビットスト
リムと一致する。したがってステーションＡがバス使用
権を確保したことがわかる。図８Ａは各ステーションの
伝送速度が異なる場合の本発明の競合タイミング図とし
て、競合開始時点(11)から競合を開始して応答時間がお
そいステーションが相対的に優先順位が低いので先に脱
落し、同時に２個以上のステーションが応答すると識別
アドレスの２進値による競合（図７と同一）になる。

【００８０】図８Ａは同一バスにて競合参与するステー
ションらの伝送速度が異なる場合の動作タイミング図で
あって、図８Ｂと同じようにデューティサイクル変調
（ＤＣＭ）した８ビットの識別アドレスを持つ三つのス
テーションが競合に参与した例である。波形870 のよう
にデューティ値が33％の信号は論理‘０’と定義し、波
形873のようにデューティ値が66％の信号は論理‘１’
と定義したデューティサイクル変調（ＤＣＭ）方式を利
用することによって伝送信号からクロック信号が抽出で
きるのでローカルクロックがなくても共通バスより識別
アドレスの正確な抽出が可能である。

【００８１】図８Ａに図示された波形を説明すると次の
ようだ。波形811, 821, 831 は競合に参与するステーシ
ョンであるＡ'(810), Ｂ'(820), Ｃ'(830)の識別アドレ
スのビットストリムを示し、波形の点線部分は競合から
脱落した以後の信号であって共通バスへ出力できない波
形を示す。波形812, 822, 832 は仲裁制御レジスター(4
04) の波形であって論理"1" の時の出力可能状態を示
す。

【００８２】波形805 は共通バス(1)に現われるデュー
ティサイクル変調されたビットストリムを表示する。図
８Ａの波形によると異なる伝送速度を持つステーション
Ａ'(810), Ｂ'(820), Ｃ'(830)は仲裁開始信号(11)によ
り共通バス確保の競合に入る。この時、各ステーション
らは最上位ビットを出力する前に各ステーションの伝送
速度に比例する１ビットタイム(Time Slot) 程度待機の
後、競合過程に突入する。待機時間(Pause time)は波形
815, 825, 835 のように各ステーションの伝送速度によ
ってその値が異なるので待機時間(815, 825, 835) の長
いステーション(830) が一番先に脱落する。

【００８３】以上の過程を要約すると、伝送速度におい
てステーションＡ'(810), Ｂ'(820)は同じである。ステ
ーションＣ'(830)はこれに比べておそいので区間851 で
ステーションＣ'(830)の最上位ビット信号が現われる前
にステーションＡ'(810), Ｂ'(820)の信号が共通バス
(1)に現われるのでステーションＣ'(830)は競合から撤
回する。

【００８４】即ち、この場合にステーションＣ' は識別
アドレスの最上位ビットも共通バス(1)へ送れなくて競
合を放棄しなければならない。ステーションＡ'(810)と
ステーションＢ'(820)は同一な伝送速度を持つ場合であ
るので区間852 での競合となり、ステーションＢ'(820)
は‘０’でありステーションＡ'(810)は‘１’であるの
でステーションＡ'(810)が高い優先順位となって、ステ
ーションＢ'(820)は競合から撤回する。

【００８５】次の競合区間853 以後でもステーション
Ａ'(810)だけがのこっているが上の過程をくりかえして
最下位ビットまでの競合過程を通った後(99)にステーシ
ョンＡ'(810)のみ共通バス使用権を獲得する。従って、
共通バスに現われる波形(805) はステーションＡ'(810)
の変調されたビットストリム(811) と同一であることが
わかる。即ち、他のステーションらは以上の競合過程に
すべての送信不能状態となりステーションＡ'(810)が最
優先順位を持つことがわかる。

【００８６】以上の競合過程よりわかるように伝送速度
の低いステーションは識別アドレスが何の値を持っても
（コードによる優先順位が高くても）低い伝送速度のた
め共通バスを活性化させられないので、相対的に先にバ
スを活性化させたステーションによって共通バスの活性
化機会をもてないですぐ競合より脱落することがわか
る。

【００８７】即ち、あるステーションの活性化状態の値
が共通バスの活性化状態の値よりおそく現われると共通
バスの上に接続されたほかのステーションがあらかじめ
バスを占有した状態であるので共通バスを活性化させた
ほかのステーションが優先となる。しかし通信の中でも
共通バスが非活性化の状態には、あるステーションの出
力の値がバスを活性化させる値なら、いつでも共通バス
の使用権が確保できるがこの時に共通バスを使用の中に
ステーションは共通バスの使用権をうしなうことにな
る。

【００８８】このような場合には競合承認のレジスター
の値が変るので通信の上に誤謬が発生したことがわか
る。図８Ａの区間853 に示した通りに共通バスの活性化
の持続時間がより長いステーションＡ'(810)が共通バス
の使用権を持つことになる。即ち、応答速度の差異と活
性化時間による優先順位の識別が可能である。

【００８９】以上の競合処理の過程を総合すると、すべ
ての競合対象ステーションは自身が送信する信号を共通
バス信号と比較して、共通バスの信号と自身の信号が異
なると判断される最初の時点に該当ステーションが競合
を放棄することがわかる。本発明による方法において共
通バスの活性化の持続時間は、より長いステーションが
共通バスの使用権を持つことになるので、このような特
徴を利用して最低伝送速度よりもっと長くバスを活性化
させるブレイクパルス(break pulse) を利用すると共通
バスを使用しようとするすべてのステーションらの競合
時期を同期させることができる。

【００９０】したがって共通バスを使用しようとするス
テーションはいつでも共通バス使用が要求できる。図７
Ｂに示したように多数のステーション(761, 763, 764)
から共通バスの使用をブレイクパルス(780Ａ，780Ｃ，7
80Ｄ) が共通バスの上に現われるとこのブレイクパルス
の終了(trailing edge) 後に各ステーションの識別アド
レスによる優先順位競合が始められるようにする。

【００９１】この場合に各ステーションの伝送速度の差
異による応答を検出するため各ステーションの伝送速度
に比例する一定時間（例えば１ビットタイム）の休止時
間（750)(pause time)を置いて共通バスを活性化させな
いようにする。したがって、ブレイクパルスによってす
べてのステーションを待機(stand by)させた後、各ステ
ーションの伝送速度に比例する休止時間が経過した後に
識別アドレスによる再競合(751〜758)になると特別な２
進パターン(binary pattern)を使用しなくてもすべての
ステーションを現在の共通バスの使用与否にもかかわら
ず共通バスの獲得競争に参与させることができる。

【００９２】また、どんな状況にも実時間(real time)
で共通バスの使用要求ができるので直列回線を利用した
インターラプト要求及び仲裁が可能である。ネットワー
クの内のすべてのステーションはブレイクパルスの検出
が可能でなければならない。共通バスの上にブレイクパ
ルスが検出されると共通バスを使用中のステーションの
現在状態を保存して出力を遮断した後、再競合に入るこ
とになり、再びこのステーションが共通バスの使用権を
得られると既存の状態を回復できるようにする仲裁シス
テムの構成が可能である。

【００９３】図９は識別アドレスにマンチェスターイン
コディングを採択した実施例の競合タイミング図であっ
てステーションＡ"(900), Ｂ"(910), Ｃ"(920), Ｄ"(93
0)の識別アドレスは次のようである。

【００９４】

【表３】

【００９５】図９に示した波形を定義すると次のようで
ある。波形901, 911, 921, 931は競合しようとするステ
ーションら（Ａ" 〜Ｄ" ）の識別アドレスのビットスト
リムを示す。波形902, 912, 922, 932は送信可能状態を
示す仲裁制御レシスター(404) の出力波形である。

【００９６】波形903, 913, 923, 933は最優先順位識別
の後のバス使用権の承認状態を示す波形である。波形90
4, 914, 924, 934は競合に参与するステーションらの識
別アドレスのビットストリムを示す。波形905, 915, 92
5, 935は競合に参与した識別アドレスのビットストリム
のマンチェスタ変調された波形である。

【００９７】波形951 は共通バス(1)に現われるマンチ
ェスタ変調された波形である。波形952 はローカルクロ
ックである。波形953 は共通バスに現われる波形951 を
復調したビットストリムである。各ステーションらは出
力される最上位ビットにより競合するが(51") 、この時
ステーションＡ" , Ｂ" , Ｃ" の最上位ビットの値は
‘１’でありステーションＤ" は‘０’であるのでステ
ーションＡ" , Ｂ" , Ｃ" は共通バス競合を継続進行
し、ステーションＤ" は優先順位が低いので競合を撤回
する。

【００９８】次の区間52" ではすべてのステーション
Ａ"(900), Ｂ"(910), Ｃ"(920)の識別アドレスを１ビッ
ト左側へシフトするので比較対象は二番目のビットとな
る。二番目のビットはステーションＡ" , Ｂ" , Ｃ" が
各々‘１’, ‘１’, ‘０’を持つのでステーション
Ａ" , Ｂ" は競合を継続し、ステーションＣ" は競合を
撤回する。

【００９９】区間53" では競合に残っているステーショ
ンＡ" , ステーションＢ" の三番目のビットの値がすべ
て‘１’であるので撤回者がなく、区間54" では区間5
3" と同じように比較するビットがすべて‘１’である
ので撤回者がない。また区間55" でステーションＡ" は
‘１’であり、ステーションＢ" は‘０’であるのでス
テーションＢ" が競合を撤回する。

【０１００】そして区間56" 以後にも最後の最下位ビッ
トが出力される区間58" まで動作を終了した後、共通バ
ス波形(951) はステーションＡ" のマンチェスタ変調さ
れた波形(905) と一致する。したがって、識別アドレス
のすべてのビットに対する比較が終わるとステーション
Ａ" に共通バスの使用権が確保される。

【０１０１】図10Ａは識別アドレス及びクロック信号を
３レベル変調法を利用して変調した後に共通バスへ送信
する場合の競合タイミング図である。３−レベル変調を
実行してアドレス及びクロック信号を送信するシステム
にはクロックと同期信号を各ステーションに共通で使用
するために、一つの信号発生機(1010)にクロック、同期
信号及び電源を合した直流レベルシフトされた混合波形
(1060)を共通バスへ送って、各ステーションはこの信号
より電源を供給されクロックと同期信号を分離抽出して
変調及び復調に利用する。

【０１０２】ここで波形1012, 1022は共通バス使用を要
請したステーションのアドレスを３−レベル変調した波
形である。波形1051は共通バスに現われる３−レベル変
調された波形である。波形1052は共通バスに現われる波
形1051より抽出したローカルクロック波形である。

【０１０３】波形1053は共通バスに現われる３−レベル
変調された波形1051より復調した同期信号である。波形
1054は共通バスに現われる３−レベル変調された波形10
51を復調したステーションＡの識別アドレスに対するビ
ットストリムである。図10による共通バス使用権競合の
説明は図９に説明したのと同一で、単にアドレス及びク
ロック信号の変調方式において差異があるだけである。

【０１０４】図10Ｂのように３−レベル(Tri-Level) 変
調時の論理レベルの定義はクロックを同一線路上へ送る
ため状態電圧レベルを３等分して第１区間(1073〜1074)
である電圧区間にはクロックを伝送するために使用
し、第２区間(1071〜1073) の論理区間は伝送するデー
タを変調する領域である。論理"0" は臨界(threshold)
電圧(1072)以上で維持しなければならなく正常的な動作
の場合、1073以上のレベルに存在すべきであり、論理
"1" は臨界電圧1072より低い電圧レベルに存在しなけれ
ばならない。

【０１０５】1070のディジタル信号が３−レベル変調さ
れるとその時の波形は1075のようになる。本発明はこの
ような３−レベル変調方式による識別アドレスに対して
も優先順位の仲裁が可能である。クロックと同期信号を
含む波形は(1000)と同じである。

【０１０６】ステーションＡ(1010)，Ｂ(1020)が共通バ
ス使用の競合をする時、各ステーションの識別アドレス
を示す波形は1011，1021である。３−レベル変調した波
形は1012，1022であり、波形1013，1023は競合制御レジ
スターの出力、波形1014，1024は最優先順位の識別後の
共通バス使用権の承認状態を示す波形である。「バス仲裁機」図12は本発明によるマルチポイントネッ
トワークの直列仲裁装置の一つの実施例の構成図のブロ
ック図である。

【０１０７】本発明によるマルチポイントネットワーク
の直列仲裁装置は識別アドレスを入力して、伝送クロッ
ク(1201)によって直列でビットストリムを発生させる直
列化部(Serial Unit)(1210) 、各ステーションのビット
ストリムを入力して結線論理合(wired OR)の形態で共通
バスへ出力するバスドライバー(1275)と、バッパー(127
2)によって共通バス(1220-1)の信号をインターフェース
するバスインターフェース部(1270)、自身の出力信号と
共通バス信号の不一致を検出して制御する比較及び制御
部(1240)を具備する。

【０１０８】直列化部(1210)はシフトレジスター(1214)
と、競合に参与した回数を計数するシフトカウンター(1
224)で構成される。図12のバスインターフェース部(127
0)はopen Collector型バスドライバー(1275)と入力バッ
パー(1272)で構成され、制御入力(1271)に論理‘１’が
認可される時、バスドライバー(1275)の出力は共通バス
(1200-1)を活性化し、バッパー(1272)は共通バスの信号
(1200-1)を入力して比較及び制御部(1240)へ出力する。

【０１０９】比較及び制御部(1240)はバスドライバーの
出力信号(1274)と共通バス信号(1260)の不一致を検出し
て競合撤回信号を出力する比較器(1257)、仲裁要求信号
を接受する仲裁要求レジスター（ＡＲＲ，1244) 、仲裁
過程を制御する仲裁制御レジスター（ＡＣＲ，1246) 、
仲裁承認与否を指示する仲裁承認レジスター（ＡＧＲ，
1250）で構成される。

【０１１０】外部から仲裁要求信号(1202)が入力される
と仲裁要求レジスター(1244)をセットして、直列化部(1
210)に識別アドレス(1200-20) を積載する。仲裁要求レ
ジスターの出力(1241)は仲裁制御レジスター(1246)の入
力に認可され、仲裁開始信号(1208)が入力されるとＡＮ
Ｄゲート(1212)を動作可能にし、カウンター(1224)のリ
セットを解除して直列化部のシフトレジスター(1214)と
計数器(1224)にクロック(1213)を供給して競合が始まる
ことになる。

【０１１１】競合が開始されるとシフトレジスター(121
4)に貯蔵された識別アドレス(1200-20) は最上位ビット
から前記の説明した競合過程を順次的に実行して、途中
で脱落しなくて最下位ビットまで競合が完了されると仲
裁承認レジスター(1250)をセットしてバス使用権の承認
信号(1203)を発生させる。前記の過程の中、比較器(126
2)によって不一致の信号が検出されるとＯＲゲート(125
7)を経由した競合取消信号(1256)によって仲裁制御レジ
スター(1246)をリセットしてシフトレジスター(1216)に
クロック供給を中断しながらカウンター(1224)を初期化
状態にする。バスドライバー(1241)の制御入力(1271)が
disable 状態になっているので共通バスへの出力が禁止
される。

【０１１２】バス仲裁システム（図１）には前記の承認
信号(1204)が確保される瞬間より該当ステーションは共
通バスのマスターとなって共通バスの使用権を持つこと
になる。インターラプト仲裁機（図２）の場合は識別ア
ドレスのみ中央制御器に知らせ、これによるインターラ
プト処理は中央の制御器によって行うので自身は共通バ
スを制御しないのが普通である。

【０１１３】このインターラプトのメカニズムによる優
先順位識別には仲裁機(150) の共通バスに現われる識別
アドレスをデコードすることによって直列インターラプ
トシステムの構成が可能である。図13は図12に示した本
発明によるバス仲裁機の動作をタイミング図で表現した
もので共通バス使用要請の接受、仲裁、仲裁承認過程で
分けられる。

【０１１４】共通バス使用要請の入力端子(1301)に要求
信号(1320)が入力されると仲裁要求レジスター（ＡＲ
Ｒ，1221）をセット(1321)する。ＡＲＲ(1221)がセット
されている間に仲裁開始信号(1303)が発生すると（自身
が発生させたり、他のステーションに発生された）この
パルスのtrailing edge共通バス使用要請をしたすべて
のステーションは仲裁過程(1310)に入ることになる。

【０１１５】この仲裁過程は自身の信号をＭＳＢから順
番に結線論理で連結された共通バスに出力した後、再び
帰還し(feedback)自身の信号と比較して一致しないと判
断されるとすぐ競合を撤回することになる。以上の進行
過程を通過して最後のＬＳＢまで比較過程に参与したス
テーションのカウンター(1217)は出力(1325)が活性化さ
れるので、この信号によってＡＧＲ(1225)をセットして
仲裁承認信号(1306)が活性化される。

【０１１６】ここで途中に脱落したステーションは仲裁
承認信号(grant)(1306) が活性化されなく仲裁過程を終
了し、バス使用権を獲得したステーションは新しい仲裁
開始パルスによって次の仲裁過程に入ったり、自身が承
認権を返納する時まで共通バスの制御権を持つ。図14は
本発明による優先順位仲裁機の同期式通信方式に適用可
能な実施例であって、図12の基本仲裁機にGlitch elimi
nator(1460) 、変調器(1418)、Programmable Clook Gen
erator(1431)、仲裁脱落カウンター(1433)、仲裁承認カ
ウンター(1436)、同期検出器(1476)を追加した。

【０１１７】図14の仲裁機は図12の仲裁機と基本的に同
一な優先順位識別による仲裁となるので図13に示したタ
イミング図がそのまま適用される。図14は直列化部から
のビットストリムに対していろいろな方法で変調を行な
った後に共通バスへ出力させるための変調器を送信ドラ
イバーの前段に設置した。受信バッパーから比較判定機
へ共通バスの論理信号の値を認可する時に、伝送遅延(t
ime delay)等の微細な時間差(skew)や雑音(noise) によ
って発生する誤動作の可能性がある信号を除去するため
の誤動作防止機(Glitch Eliminator) を設置するのが効
果的である。

【０１１８】また優先順位を動的に可変するためにＰＣ
Ｇ(Programmable Clock Generator,1431) を利用した伝
送速度の変化や、仲裁の承認または脱落をカンウトした
値で識別アドレスを造作するための仲裁承認カウンター
(1436)と仲裁脱落カウンター(1433)を使用する。そして
共通バス(1400-1)の信号から仲裁同期信号(1471)を分離
するための同期検出器(1476)を追加してより多様な機能
を持つ仲裁機の具現が可能である。

【０１１９】本発明の仲裁システムは優先順位が識別者
(Identifier)の２進値によって決定されるので図14Ｂの
実施例のように識別コード(1480)に該当する識別アドレ
スの上位の位置にPriority Level portion(1481, 1491)
に確保してこの値の変化による優先順位の動的調整が可
能であり、parity bit(1483, 1493)を追加して識別アド
レスの伝送中に現われる誤謬を仲裁Monitor(40) のPari
ty Checker(1494)により識別可能になって共通バス上で
の通信信頼度が高められる。

【０１２０】図15の順序図のように共通バス獲得競合過
程から脱落するとＰＬ値を増加(1560)させるが承認を受
けると減少(1570)するようにするとすべてのステーショ
ンに機会が均等にあたえられるので公平性(Fairness)が
保障された仲裁が可能である。しかし、Priority Level
のコードが追加されるので仲裁時間が多少増加する。ま
た伝送速度によって優先順位が動的に可変可能であるの
で前記の方法を適用すると仲裁の公平性が保障できる。

【０１２１】基本原理は図４Ｂの順序図に示したように
図４Ａの順序図と類似であることがわかる。異なる点は
識別アドレスによる比較の場合、有限な長さの比較にな
るがデータ通信には長さに制限がないまま送信の終了時
までバスの監視が行なえる。その過程は図４Ｂ Step430
Ｂに示したようにアドレスがわりにデータを出力する。
Step430Ｂは常時バスを監視して衝突可能性を比較し衝
突状況だと判断されると仲裁機のすべての情報を臨時的
に保管させる。

【０１２２】図４Ａの識別アドレスによるバス仲裁には
ｎ回の比較の後にバス使用権の承認を受けるが、データ
通信にはバス使用権の承認なしで識別アドレスによる優
先順位が決定されることによって連続にデータの伝送が
共通バス上へ出力されることになっており、共通バスの
使用中に他のステーションの共通バスの使用要求を処理
するために現在の通信状態を保存するための手順がもっ
と必要になるので図４Ｂのような順序図の仲裁過程が必
要となる。

【０１２３】本発明による仲裁機は識別アドレスの大き
さによる優先順位を識別して共通バスの使用権をネット
ワークの内のあるステーションに割当することになる。
従って識別アドレスの後に各ステーションが送信しよう
とする２進データを連続して出力するとネットワーク内
のステーションらの間にデータ通信も可能になる。

【０１２４】本発明による仲裁方法を利用すると多数の
ステーションらが同時にデータを送信しても共通バスに
は最高の優先順位を持つステーションの信号のみ現われ
るので結果的には電気的な衝突はおきないようになり、
常に優先順位によるデータ通信が保障されることにな
る。なぜなら、バス衝突と看做される状況にはいつでも
優先順位（電気的信号の活性化開始時間や活性化維持時
間に決定される）が低いステーションがバス使用権を譲
歩するようになっているからである。

【０１２５】図16Ｂは発明の直列仲裁方法を利用したデ
ータ通信の時、多衆接近の状況にバススケジュリングの
タイミング図である。ネットワークのすべてのステーシ
ョンはデータを送信する前に共通バスの使用を要求する
ブレイクパルス(1652, 1662,1672)を先に出力して現在
の共通バスを使用中であったり使用要求をする他のステ
ーションと識別アドレスによる競合をしなければならな
い。

【０１２６】もし、ある一つのステーションによるデー
タの通信中に他のステーションによって共通バスの使用
を要求するブレイクパルスが現われることになると(167
6)共通バスを使用中であったステーションは現在の通信
状態に関する情報を保存して(1656)、一定時間の休止時
間がたってから(1677)、共通バスの使用を要求するすべ
てのステーションらは識別アドレスによる競合を行なっ
て最も優先順位が高いステーションが共通バスの使用権
を持つことになる(1678)。このような過程によるデータ
の通信が完了されると現在まで共通バスを使用したステ
ーションは共通バスの使用権を返納する信号としてブレ
イクパルス(1679)を出すことになる。そして再び共通バ
スを使用しようとするステーションらの間にバスの使用
のための再競合の過程が進行され、以前に中断された通
信が再び再会されるステーションは保存して置いた状態
の値を復活(1657)して通信することになる。

【０１２７】ただ、この時はデータを送信する前に共通
バスの使用を要求するブレイクパルスをまず出力して現
在共通バスを使用中であったり使用要求をする他のステ
ーションと識別アドレスによる競合をしなければならな
い。もし、この時に現在共通バスを使用中であったステ
ーションの優先順位が低くて競合にまけることもあるの
で、共通バスの使用中にブレイクパルスによって再競合
状態へ入るステーションは必ず現在の通信状態に関する
情報を臨時に保存して置かなければならない。一定な規
約によって再び使用権を得ることになった時は保存され
ていた通信情報によって以前に中断されたその以後より
データの伝送が可能でなければならない。

【０１２８】本発明に提案した仲裁機をデータ通信に使
用すると、ある一つのステーションのデータ伝送中、他
のステーションの送信によってデータの衝突が発生した
場合、衝突がおきるデータのあるpacketを廃棄して一定
時間を待ってから再び伝送を試図する実施例の CSMA/C
D、CSMA/CA のような方法よりもっと簡単で迅速なデー
タ通信が可能になる。また伝送中、任意の他のステーシ
ョンが介入しても他のステーションの介入時期と共通バ
スの使用権を獲得したステーションまた共通バス使用権
の終了時期がわかるので通信情報の保存と回復メカニズ
ムをHardwareによって具現できる。一定な規約によって
通信が行なえると通信データの損失がないまま復帰が可
能であり、最小のoverhead time で送信ステーションの
転換(switching) が可能で、データ通信過程中、常に仲
裁過程に入ることができる。

【０１２９】「インターラプト仲裁」図17はインターラ
プト仲裁モジュールのブロック図で図１Ｂに示したよう
に直列仲裁機(10)が持つマルチポイントネットワークに
インターラプト仲裁モジュール(40)（仲裁状態がわかる
Monitor装置、仲裁Monitor)を追加することによって直
列式ベクトルインターラプトシステムを（図１Ｂ）具現
した実施例である。

【０１３０】インターラプト仲裁の時、共通バス(1)使
用を要求したrequester 中で最も優先順位が高い識別ア
ドレスを共通バス(1)から求められるのでこの情報をデ
コードできるインターラプト仲裁モジュール(40, 1700)
を追加すると共通バスのバス使用権の許可を受けるステ
ーションの識別アドレスを探し出せ、この値からベクト
ル(42)を抽出できるので直列共通バスのシステムにもベ
クトルインターラプト処理要求が可能である。

【０１３１】本発明の直列仲裁機(10)で構成した直列イ
ンターラプトシステム（図１Ｂ）は次のような特徴があ
る。１）システムの基本構造の変更はしないでマルチドロッ
プ形態でステーションの拡張連結が可能である（識別ア
ドレスがｎであれば２ⁿ個までインターラプト要求が可
能である）。

【０１３２】２）直列分散式インターラプトエンコダー
が構成できる。３）物理的にはなれている多数の遠隔ステーションらに
対してもベクトルインターラプト処理が可能である。直列共通バスに識別アドレスが現われるのでバスの上の
どのノードにも仲裁の許可を受けるステーションの識別
ができる。従って、インターラプト制御器を構成する場
合、インターラプトベクトルタイプに対応するアドレス
の値が得られるので仲裁モジュールによって構成は直列
並列変換器と直列ベクトルインターラプト制御器(Vecto
red interrupt controller) で可能になる。

【０１３３】図18にはローカルクロックがなくても通信
が可能であり、主制御器より単一の通信路線を通してク
ロックとデータを同時に伝送できるようにした一つの実
施例である。別途の変調過程を通らなくて自然２進で周
辺チップ(Chip)インターフェース設計などに広く活用で
きる。

【０１３４】インターフェースが単一線路で可能になり
拡張性とかインターラプト処理、仲裁など並列バスと多
少の速度差異の問題を除くと性能や機能的に殆ど対等な
構成が可能になる。各ステーションは本発明の仲裁機と
tristate buffer インターフェース同期、クロック分離
機などを構成要所とし、ローカルクロック発生機は必要
ではない、代りに一つのクロックで全システムが同期さ
れるので速度可変は不可能である。

【０１３５】図21Ｂは本発明によるマルチポイントネッ
トワークの直列共通バス仲裁においてＤＣＭを採択した
場合の競合タイミング図であって、共通バスを通して各
ステーションにクロック、同期信号の供給ができる実施
例である。マスタークロック／同期発生機(Master Cloo
k/Sync Generator)(2102) はクロックと同期信号が混合
された波形(2100)を共通バスに常に供給することにな
る。

【０１３６】前記の混合波形(2100)は結線論理積(wired
AND)(2103) による共通バスを通して各ステーションに
伝送される。各ステーションの信号分離機(2114)には共
通バスからの変調された波形を受けて同期信号とデータ
を分離抽出する。従って各ステーションはローカルクロ
ック発生機、仲裁同期信号のための別途の発生装置なく
信号分離機(2114)を利用して直列共通バスを通す仲裁機
が構成できる。

【０１３７】「他の実施例」図22は３−レベル変調法を
採択した場合の一つの実施例であって、クロックと同期
信号を各ステーションに共通で使用するため各ステーシ
ョンに発生させなく信号発生機(2010)を通して予めクロ
ック(2011)、同期信号(2012)及び電源(2020)を混合して
直流レベルシフトされた混合波形(2201)を共通バスに送
る。各ステーションはこの混合された信号を再び分離抽
出して使用するので各ステーションは別途のクロック、
仲裁の同期信号及び電源発生装置がなくても仲裁機の構
成が可能になる。

【０１３８】図10Ａは本発明によるマルチポイントネッ
トワークの直列共通バス仲裁において３−レベル(tri-l
evel) 振幅変調を採択した場合の競合タイミング図であ
って共通バスを通して各ステーションに電力が供給でき
ることを見せる。マスタークロック／同期発生機(Maste
r Clock/Sync Generator)(2010) は固定電圧Vcc の電源
と同期パターン発生機(2012)によってスイッチングされ
る電圧Vdの合となる一定な形態の波形(2231)を共通バス
へ供給することになる。

【０１３９】仲裁機／信号分離機(2220)はＡＮＤゲート
(2233)を通して仲裁機の直列信号を共通バスへ送り出す
ことになり、このときの直流レベルシフトされた混合波
形(1075)は共通バスに結線論理によって論理合となり、
信号分離機には共通バスからの変調された波形を受け、
電源とデータを分離抽出する。従って各ステーションは
発生機、仲裁同期信号及び電源発生装置別途の装置なく
ても通した仲裁機が構成できるようになるので電源線を
利用して２ワイアバス(WIRE BUS)のみで電力分配と直列
仲裁が可能になる。

【０１４０】一つの電源線路に含まれたクロック信号に
よって全システムが同期するので伝送速度による優先順
位の可変は不可能である。図23は一つのステーションに
仲裁機(1)と仲裁モジュール(40)をすべて持っている混
合形仲裁機の実施例である。図24は本発明による共通バ
ス直列仲裁において、提案したデューティ比変調法（Ｄ
ＣＭ）で変調した場合に、共通バスで接続されたステー
ションがマイクロプロセッサーを持っている時、仲裁の
ための別途のHardware装置がなくても共通バスとのイン
ターフェース回路を利用してマイクロプロセッサーによ
る比較、変調及び競合などの仲裁が可能であることを見
せたものである。各ステーションのマイクロプロセッサ
ーは信号変化を検出するためインターラプト入力を使用
することが効果的である。共通バスへの伝送のための正
確な時間を発生させるため内部にHardware的にタイマー
を利用し、エッチ(edge)検出部(2402)は共通バス信号の
入力を受け、その変化分のみの出力になるようにする。

【０１４１】従ってマイクロプロセッサーとインターフ
ェース回路を利用した比較、変調及び競合過程をHardwa
reとSoftwareを併用して具現した装置によって共通バス
の直列仲裁が可能になり、マイクロプロセッサーによる
具現は多少処理速度がおくれるが外部に専用のHardwate
がなくても共通バスによる直列仲裁の構成が易しく行え
る。

【０１４２】仲裁時、共通バスとステーションの出力値
を比較するために図12に使用した比較及び制御部(1220)
を使用することになると共通バスの状態を監視するため
のマイクロプロセッサーのSoftware的な処理負担が小さ
くなるのでより能率的な処理が可能になる。図25は本発
明の長距離の有線通信に応用するために共通バス直列仲
裁に耐雑音力(Noise Immunity)を高め、遠距離の線路に
応用するためのdifferential linedriverの一つの実施
例である。

【０１４３】本発明による仲裁方法において、識別アド
レスを順次的に共通バス(1)へ出力し、再び共通バス信
号(1)を帰還後に比較して一致しない場合、競合から除
外させる方法を反復して優先順位を識別する方法であ
る。ここで最高の優先順位を識別するための一致与否の
基準は論理状態が反転される時でも比較対象の間の論理
状態の変化時点が一致する時は同一信号と見る。

【０１４４】本発明には共通バスに現われる信号が自身
の信号ではないと、競合を撤回するように論理状態の一
致与否を判断基準で使用する。Boolean AlgbraやDe Mor
gan's theorem による論理関数は二元性が存在するので
本発明の概念を正論理から負論理へ変えて実施したり表
現してたくさんの変形例を導出することができるが、こ
れは本発明の概念と同一なものと見る。その例でバス結
合方法においてＯＲ演算にＮＯＴを追加してＡＮＤ算へ
変えたり、ＯＲ演算を負論理へ変換するとＡＮＤ演算に
なるので本発明のwired ORはwired ANDで具現が可能に
なる。また物理的な機能は同じ具現手段とか素子だけが
異なる場合、その例としてバスドライバーをtristate b
uffer 、トランジスター、ＦＥＴ、スイッチング素子な
どの電気的素子、以外の媒体で導体内の信号を電子板、
赤外線、光波などの形態だけをほかの物理的エネルギー
で変えたり、バスを有線線路から無線、光繊維へ変えて
実現可能であることは広く知られている共知の事実であ
るので別途の説明は省略する。

【０１４５】上述した本発明の実施例らは特定数のステ
ーションが競合する場合に対して説明したが、本発明は
これに限定されなく、伝送媒体の種類、具現(implement
ation)素子の選択、識別コードの定数及び変調方式によ
る多数な変形例が有ることを明白にする。

【０１４６】

【発明の効果】本発明によると識別アドレスと直列にバ
ス信号を比較してバス競合の与否を判定した後、各ステ
ーションの優先順位を決定することにより、従来の技術
に比べてバス使用権の調整時間が短くなるだけではなく
バス使用権の調整方法が簡単になる効果がある。

【図面の簡単な説明】

【図１】Ａは直列優先順位仲裁システムのブロック図で
あり、Ｂは直列インターラプト仲裁システムのブロック
図。

【図２】従来の仲裁方法のブロック図。

【図３】本発明による直列仲裁機の基本ブロック図。

【図４】Ａは識別アドレスによる直列仲裁原理のフロー
チャートであり、Ｂは順次比較方法による直列仲裁原理
のフローチャート。

【図５】４ビット識別アドレスを持つ８個のステーショ
ンが競合に参与する時の直列仲裁競合表。

【図６】Ａは８ビット識別アドレスを持ってすべてのス
テーションが競合に参与する時の最大値の識別のための
競合表であり、Ｂは８ビット識別アドレスを持ってすべ
てのステーションが競合に参与する時の最小値の識別の
ための競合表。

【図７】Ａは本発明による直列仲裁方法においての４個
のステーションが共通バス獲得競合を表すタイミング図
であり、Ｂはブレイクパルスの仲裁開始信号による競合
タイミング図。

【図８】Ａは本発明による直列仲裁方法においてのデュ
ーティサイクル変調を実行した場合の競合動作タイミン
グ図であり、Ｂはデューティ比の変調による論理値の設
定例。

【図９】本発明による直列仲裁方法においてのマンチェ
スターインコディングを採択した場合の競合タイミング
図。

【図10】Ａは本発明による直列仲裁方法においての３レ
ベル変調法を採択した場合の競合タイミング図であり、
Ｂは３レベル変調による論理値の設定例。

【図11】Ａは本発明のＯＲで具現した直列仲裁機の実施
例であり、Ｂは本発明のＡＮＤで具現した直列仲裁機の
実施例。

【図12】本発明による直列仲裁装置の概念図。

【図13】本発明による直列仲裁装置のタイミング図。

【図14】Ａは変調器とGlitch除去部、動的優先順位調整
器、仲裁同期信号検出器を追加した直列仲裁器の実施例
であり、Ｂは動的優先順位調整のための優先順位レベル
ビット、ペリティビットの追加を表す拡張された識別ア
ドレス。

【図15】仲裁開始の同期信号検出及び動的優先順位の処
理過程のフローチャート。

【図16】Ａは本発明の直列仲裁方法を利用したデータ通
信システムの実施例。Ｂは本発明の直列仲裁装置を利用
した通信の時の多衆接近状況のバススケジュリングタイ
ミング図。

【図17】インターラプト仲裁モジュールの実施例。

【図18】インターラプト仲裁ネットワークの実施例（制
御線独立、クロック中央供給式）。

【図19】インターラプト仲裁ネットワークの実施例（制
御線なし、ローカルクロック式、中央分離器必要）。

【図20】インターラプト仲裁ネットワークの実施例（制
御線なし、クロック中央供給式、各ステーション分離器
必要）。

【図21】ＡはＤＣＭ変調を使用したインターラプトシス
テムの実施例（クロック中央供給式、各ステーション分
離器必要）であり、ＢはＤＣＭ変調を使用したインター
ラプトシステムの動作タイミング図。

【図22】３−レベル変調を利用した直列仲裁システムの
実施例（クロック中央供給式、各ステーション分離器必
要）。

【図23】仲裁機及びインターラプト仲裁モジュールを持
つステーションの実施例。

【図24】マイクロプロセッサーによるHardware/Softwar
e 混合形仲裁機の実施例。

【図25】本発明を適用するための差動型ラインドライバ
ーの実施例。

【符号の説明】

300 バス仲裁機 320 直列化部 340 制御部 350 制御部 360 比較部 380 バスインターフェース

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年１１月２７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図５

【補正方法】変更

【補正内容】

【図５】４ビット識別アドレスを持つ８個のステーショ
ンが競合に参与する時の直列仲裁競合図表。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図６

【補正方法】変更

【補正内容】

【図６】Ａは８ビット識別アドレスを持ってすべてのス
テーションが競合に参与する時の最大値の識別のための
競合図表であり、Ｂは８ビット識別アドレスを持ってす
べてのステーションが競合に参与する時の最小値の識別
のための競合図表。

Claims

【特許請求の範囲】

【請求項１】多数のステーションらが共通バスで連結
されたマルチポイントネットワークで、前記ステーショ
ンより同時に出力される信号の論理演算値が共通バスに
現われる時、共通バスの使用権を獲得するため競合する
前記ステーションらの優位順位による共通バスの仲裁に
おいて、共通バスの使用を要求する前記のステーション
らが出力する信号と共通バスの信号とを比較して異なる
場合には、その時点に該当ステーションの共通バスへの
出力を遮断するマルチポイントネットワークの優先順位
の仲裁システム。
【請求項２】 (a) 共通バスに前記ステーションの識別
アドレスのビットらを順次に出力する段階と； (b) 自身の識別アドレスの各々のビットを共通バスの信
号と比較する段階と； (c) 前記の比較結果にしたがって競合を撤回したり継続
するようにする段階、および； (d) 前記(a)-(c)の段階をｎ回反復してもっとも優先順
位が高いステーションを決定する段階を含む手段により
優先順位の仲裁がなり、前記共通バスは１つの直列バス構造を持ち、それぞれの
前記ステーションはＮビットの固有な識別アドレスを持
ち、前記論理値は多数の前記ステーションから同時に出
力される信号の論理演算値がある請求項１に記載のマル
チポイントネットワークの優先順位の仲裁システム。
【請求項３】 (a) 共通バスに前記ステーションの識別
アドレスの順次ビットストリムを出力するビット出力手
段と、 (b) 前記識別アドレスのビットストリムが共通バスの上
の論理演算となるように出力させる手段と、 (c) 前記識別アドレスのビットと共通バスの信号とを比
較して異なる場合には、その時点に該当ステーションの
出力を遮断させる手段と、 (d) 前記比較結果が一致する該当ステーションらの前記
識別アドレスに次のビットの位置に対して前記の(a)-
(c)の手段を含んでｎ回の比較で最も優先順位が高いス
テーションを決定する請求項１に記載のマルチポイント
ネットワークの優先順位の仲裁システム。
【請求項４】 (a) 前記ステーションからの順次信号が
共通バスの上の論理演算になるように出力させる手段
と、 (b) 前記ステーションらが出力する信号と共通バスの信
号を比較する手段と、 (c) 前記比較結果が異なる場合には、該当ステーション
の共通バスへの出力をすぐ遮断させる手段を含んで共通
バスの信号と他の信号を出力するステーションを競合か
ら撤回させる請求項１に記載のマルチポイントネットワ
ークの優先順位の仲裁システム。
【請求項５】 (a) 前記ビットストリムを入力して出力
を継続する制御入力手段； (b) 前記の入出力手段の出力と外部装置を経由し帰還さ
れた信号とを比較して同一な信号の場合は(a)を反復
し、同一な信号ではない場合は出力を遮断して動作が禁
止される請求項２に記載のマルチポイントネントワーク
の優先順位の仲裁システム。
【請求項６】マイクロプロセッサーとインターフェー
ス回路を利用して前記の(a)-(d) 段階をハードウェアと
ソフトウェアを併用して具現する前記のステーションを
送信する信号を共通バス信号と比較して共通バスの信号
と自身の信号とが一致しないと判断される最初の時点
で、前記の該当ステーションが競合を放棄するようにす
る請求項２または５に記載のマルチポイントネットワー
クの優先順位の仲裁システム。
【請求項７】前記のステーションが送信する信号を共
通のバスの信号と比較して共通バスの信号より自身の信
号が大きいと判断される最初の時点で、前記の該当ステ
ーションが競合を放棄するようにする請求項１，２，
３，４または５に記載のマルチポイントネットワークの
優先順位の仲裁システム。
【請求項８】前記ステーションが送信する信号を共通
バス信号と比較して共通バスの信号より自身の信号が小
さいと判断される最初の時点で、前記ステーションだけ
が競合を放棄するようにする請求項１，２，３，４また
は５に記載のマルチポイントネットワークの優先順位の
仲裁システム。
【請求項９】段階(a)の共通バスへの出力後に、前記
共通バスに識別アドレスの直列ビットストリムで変造す
る変造段階を附加的に含む請求項２または５に記載のマ
ルチポイントネットワークの優先順位の仲裁システム。
【請求項10】仲裁過程と電気的線路を簡単にするため
電源、クロック信号、同期信号及びデータを混合した複
合信号を１回線だけを使用して送って；前記の各ステー
ションより前記の信号を分離して；前記の各ステーショ
ンに電源、クロック、同期信号及びデータを分配して通
信する請求項１，２，３，４または５に記載のマルチポ
イントネットワークの優先順位の仲裁システム。
【請求項11】前記のバスインターフェース部の前段に
変造部を追加して共通バスへ出力される直列ビットスト
リムをデューティサイクル変造方式によって変造する請
求項６に記載のマルチポイントネットワークの優先順位
の仲裁システム。
【請求項12】前記の仲裁開始信号より自身のタイムス
ロットに比例した一定時間の後に仲裁を開始する請求項
１，２，３，４または５に記載のマルチポイントネット
ワークの優先順位の仲裁システム。
【請求項13】伝送がブレイクパルスによって同期さ
れ、前記のパルスが仲裁開始の信号として利用され前記
のブレイクパルスのトルイリングエッジで前記の優先順
位の仲裁が開始されるように仲裁開始の信号として利用
する請求項２または５に記載のマルチポイントネットワ
ークの優先順位の仲裁システム。
【請求項14】前記の同期式通信方式に競合から成功し
た場合はステーションの伝送速度(data rate) を下げ、
脱落した場合はステーションの伝送速度を上昇させるこ
とによって優先順位を動的に可変して公平性を確保する
請求項13に記載のマルチポイントネットワークの優先順
位の仲裁システム。
【請求項15】前記の識別値によって優先順位が決定さ
れるシステムに識別値の一部を優先順位レベルと識別ア
ドレスでわけて；前記の優先順位レベルを仲裁脱落回数
や承認回数と共に変化させ、優先順位を動的に可変して
仲裁の公平性を保障する請求項１，２，３，４または５
に記載のマルチポイントネットワークの優先順位の仲裁
システム。
【請求項16】前記識別値によって優先順位が決定され
るシステムに識別値の一部を誤謬検定部と識別アドレス
でわけ、一定な検討規則によって算出された量で決定
し；前記仲裁モジュールにはこのコードを一定な規則に
よって検討して通信の信頼度を保障する請求項１，２，
３，４または５に記載のマルチポイントネットワークの
優先順位の仲裁システム。
【請求項17】前記比較結果が一致する最終の要求ステ
ーションに対して共通バスの使用権を許容する段階を附
加的に包含する請求項１，２，３，４または５に記載の
マルチポイントネットワークの優先順位の仲裁システ
ム。
【請求項18】前記識別アドレス代りに任意のデータを
入力して優先順位を順次的に比較する請求項１，２，
３，４または５に記載のマルチポイントネットワークの
優先順位の仲裁システム。
【請求項19】前記競合脱落の信号が検出されると現在
の内部状態を保存し、出力を遮断し、競合から撤回し
て；前記承認信号が検出されると既存の状態を回復する
請求項１，２，３，４または５に記載のマルチポイント
ネットワークの優先順位の仲裁システム。
【請求項20】前記信号の相手の識別住所をIndex住所
として（通信相手ごとに別途の記憶装置を置く）内部状
態を別途に保存して、前記承認信号が検出されると前記
の記憶装置に元の状態を回復する機能をもつデジタル通
信機能を並用する請求項１，２，３，４または５に記載
のマルチポイントネットワークの優先順位の仲裁システ
ム。
【請求項21】前記の競合撤回の時点を外部の信号と同
期させて優先順位を仲裁する請求項１，２，３，４また
は５に記載のマルチポイントネットワークの優先順位の
仲裁システム。
【請求項22】直列共通バスに現われる仲裁情報より最
優先順位のステーションの識別アドレスを得て、この値
よりベクトルを抽出してインターラプトベクトルを求め
る請求項１，２，３，４または５に記載のマルチポイン
トネットワークの優先順位の仲裁システム。
【請求項23】 (a) 共通バスに前記ステーションの識別
アドレスのビットストリムを順次的に出力する手段と、 (b) 前記の共通バス上へ識別アドレスのビットストリム
の論理演算結果を出力する手段と、 (c) 前記のビットストリムと共通バスとを比較してそれ
らの出力が異なると対応のステーションの出力が禁止さ
れる比較手段および、 (d) 結果が一致する時 (a)から(c) までＮ回反復で動作
してＮ回比較し、最高の優先順位を持つステーションを
識別して、Ｎビットの識別アドレスを持つ多数のステー
ションで構成されたマルチノードネットワークの優先順
位を仲裁するための優先順位仲裁装置。
【請求項24】 (a) 前記のステーションに共通バスで順
次信号の論理演算結果を出力する手段、 (b) 前記のステーションの出力信号と共通バスの信号と
を比較する手段、 (c) 比較結果が不一致する時、次の比較サイクルから出
力を排除して共通バスへの出力信号を禁止させる手段を
含めて、共通バスに連結された多数のステーションを持
つマルチポイントネットワークの優先順位を仲裁するた
めの優先順位仲裁装置。
【請求項25】共通バスと各ステーションとを比較する
ための手段および、共通バスの使用を要求する前記のス
テーションらが出力する信号と共通バスの信号とを比較
して一致しない場合には、この時点で該当ステーション
の共通バスへの出力を禁止させる手段を含めて、多数のステーションらが共通バスで連結されたマルチポ
イントネットワークに、前記のステーションから同時に
出力される信号の論理演算値が共通バスに現われる時、
共通バスの使用権を獲得するため競合する前記ステーシ
ョンらの優先順位により共通バスを仲裁するための比較
及び制御部。