KR101622516B1 - 데이터 송수신 시스템 - Google Patents

데이터 송수신 시스템 Download PDF

Info

Publication number
KR101622516B1
KR101622516B1 KR1020150055320A KR20150055320A KR101622516B1 KR 101622516 B1 KR101622516 B1 KR 101622516B1 KR 1020150055320 A KR1020150055320 A KR 1020150055320A KR 20150055320 A KR20150055320 A KR 20150055320A KR 101622516 B1 KR101622516 B1 KR 101622516B1
Authority
KR
South Korea
Prior art keywords
data
module
slave
master module
communication system
Prior art date
Application number
KR1020150055320A
Other languages
English (en)
Inventor
함성식
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020150055320A priority Critical patent/KR101622516B1/ko
Priority to ES16159942T priority patent/ES2708664T3/es
Priority to EP16159942.8A priority patent/EP3086511B1/en
Priority to US15/067,848 priority patent/US10049065B2/en
Priority to CN201610228772.XA priority patent/CN106066836B/zh
Application granted granted Critical
Publication of KR101622516B1 publication Critical patent/KR101622516B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H04L12/4015—Bus networks involving priority mechanisms by scheduling the transmission of messages at the communication node
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Abstract

본 발명은 데이터의 송수신을 위한 시스템에 관한 것이다.
본 발명에 따른 통신 시스템은 수집된 데이터를 마스터 모듈로 출력하고, 데이터 우선 처리 요청 메시지를 상기 마스터 모듈로 출력하는 슬레이브 모듈; 복수의 슬레이브 모듈과 연결되고, 상기 슬레이브 모듈로부터 데이터를 수집하고, 적어도 하나의 슬레이브 모듈로부터 수신되는 데이터 우선 처리 요청 메시지에 기초하여 해당 슬레이브 모듈의 데이터를 우선 처리하는 마스터 모듈;을 포함한다.

Description

데이터 송수신 시스템{DATA TRASMITTING/RECEIVING SYSTEM}
본 발명은 데이터 송수신 시스템에 관한 것이다.
일반적으로 대형 컨트롤러 시스템이나, 장치들은 표준 랙(Rack)에 장착되는 셀프(SHELF) 형태로 구현된다. 각 셀프에는 다수의 모듈들을 실장하기 위한 슬롯(SLOT)을 갖는 백플레인(BACKPLANE)을 포함하고 있다. 즉, 고유의 기능을 수행하는 여러 종류의 모듈들을 조합하여 하나의 컨트롤러 시스템을 구성하는 경우 여러 종류의 모듈간 정보교환 방법 중 하나가 백플레인을 이용한 공통 버스 방식을 사용하는 것이다.
도 1은 일반적인 백플레인 시스템의 구성을 도시한 개략도이다.
도 1을 참조하면 종래의 백플레인은 통상 양면 혹은 단면 PCB기판으로서 모듈들(10, 20, 31 내지 34)을 실장하고, 각 모듈들은 백플레인 상에 신호선(데이터 버스, 어드레스 버스)와 전원선을 통해 공통으로 연결되어 있다.
도 2 내지 도 3은 종래의 백플레인 시스템에서 데이터 송수신을 위한 동작 방식을 설명하기 위한 예시도이다.
도 2를 참조하면, 백플레인 버스 방식으로 시리얼 버스 방식을 적용한 데이터 전송 버스 구조에서는 단일 마스터 모듈(20)과 N개의 슬레이브 모듈(31, 32, 33)이 단일 데이터 버스 선로에 연결되어 있는 멀티-드롭 구조를 가지며 각 모듈 별로 통신 포트 및 드라이브 칩셋을 가지고 있어, 수신 및 송신이 가능한 구조를 제공한다. 일반적으로 상기한 구조의 백플레인 버스 방식은 마스터 모듈의 요청과 그 요청을 받는 슬레이브 모듈만 데이터 버스 선로에 버스 신호를 출력한다. 다수의 N개 슬레이브 모듈은 각자 고유의 식별자를 가지고 있으며 마스터 모듈은 슬레이브 모듈의 식별자를 확인하고 그 결과에 따라 기 설정된 순서에 따라 순차적인 1:1통신을 수행한다.
또한, 도 3을 참조하면, 백플레인 버스 방식으로 이더넷 방식을 적용한 데이터 전송 버스 구조도이다. 도 3의 구조의 경우 백플레인에 이더넷 스위치 허브 칩셋(Ethernet Switch Hub Chipset)이 존재 해야 한다. 또한 N개의 슬레이브 모듈(31)에 N개의 노드를 제공하기 위해 스위치 허브(41)가 적용된다. 이러한 종래의 방식은 CSMA/CD방식이 적용되므로 마스터 모듈(20)과 슬레이브 모듈(310)간 양방향 데이터 송수신이 가능한 구조이다. 그러나, 각 모듈에 상대적으로 고가인 이더넷 맥 칩셋(Ethernet MAC Chipset)(51) 및 스위치 허브(41)등이 요구되는 고비용 구조를 가지게 된다.
따라서, 다수개의 슬레이브 모듈이 존재하는 백플레인 버스 방식을 취하는 시스템에서는 개별 슬레이브 모듈별로 순차적 데이터 처리 동작을 실행함에 따라 1 주기를 순환하는 경우 각 슬레이브 모듈에서의 데이터 처리 소요 시간에 N배의 데이터 처리 소요 시간이 요구된다. 이러한 경우 특정 모듈에서 데이터의 우선 처리가 불가능하고, 그에 따른 비효율적인 데이터 처리가 발생되며. 수동적인 데이터 처리 동작에 의한 데이터 처리의 한계를 가지고 있으며, 또한, 데이터 송수신 시스템의 배경이 되는 기술로는 공개특허공보 제10-2002-0078199호(2002.10.18.)이 개시되어 있습니다.
따라서, 본 발명은 마스터 모듈과 다수의 슬레이브 모듈 간에 상호 능동적이며 효율적인 데이터 처리를 위한 데이터 송수신 방법 및 그에 따른 통신 시스템을 제공한다.
또한, 본 발명은 마스터 모듈과 슬레이브 모듈 간에 데이터 처리 동작 시 에너지 및 시간적 소비를 최소화 할 수 잇는 데이터 송수신 방법 및 그에 따른 통신 시스템을 제공한다.
상기 과제를 해결하기 위한 본 발명에 따른 통신 시스템은 수집된 데이터를 마스터 모듈로 출력하고, 데이터 우선 처리 요청 정보를 상기 마스터 모듈로 출력하는 슬레이브 모듈; 복수의 슬레이브 모듈과 연결되고, 상기 슬레이브 모듈로부터 데이터를 수집하고, 적어도 하나의 슬레이브 모듈로부터 수신되는 데이터 우선 처리 요청 정보에 기초하여 해당 슬레이브 모듈의 데이터를 우선 처리하는 마스터 모듈;을 포함한다.
또한 본 발명의 실시 예에 따른 통신 시스템은 마스터 모듈로 수집된 데이터를 출력하고, 데이터 우선 처리 요청 정보를 상기 마스터 모듈에 전송하고, 기 설정된 우선 순위에 따라 상기 마스터 모듈로 데이터를 출력하는 슬레이브 모듈;
상기 마스터 모듈과 슬레이브 모듈을 연결하고, 상기 데이터 우선 처리 요청에 따른 데이터 출력 경로를 설정하는 스위치부;를 포함한다.
본 발명에 따른 데이터 송수신 방법 및 그에 따른 통신 시스템은 시스템을 구성하는 마스터 모듈과 슬레이브 모듈이 각각 상호 통신을 수행하고 그에 따른 데이터 처리의 효율성을 극대화 시킬 수 있는 효과를 가지고 있다.
또한, 데이터 송수신 방법 및 그에 따른 통신 시스템은 슬레이브 모듈이 능동적으로 처리할 대상의 데이터에 대한 정보를 마스터 모듈로 전송하고 그에 따라 마스터 모듈이 해당 슬레이브 모듈의 데이터를 우선 처리할 수 있도록 함으로써 효과적인 데이터 처리를 수행할 수 있는 효과를 가지고 있다.
또한 데이터 송수신 방법 및 그에 따른 통신 시스템은 복수의 슬레이브 모듈을 포함하는 시스템에서도 우선 처리 슬레이브 모듈을 선별하고 그에 따른 데이터 처리를 우선적으로 실행하도록 함으로써, 데이터 긴급 처리 상황 또는 사고에 대한 대처를 유연하게 할 수 있는 효과를 가지고 있다.
또한 데이터 송수신 방법 및 그에 따른 통신 시스템은 모듈간 데이터 송수신 버스 방식의 개선 및 그에 따른 시간 및 비용을 절감할 수 있는 효과를 가지고 있다.
도 1은 일반적인 백플레인 시스템의 개략적인 블록 구성도이다.
도 2 및 도 3은 종래의 백플레인 시스템의 네트워크 구성을 설명하기 위한 개략적인 블록 구성도이다.
도 4는 본 발명의 실시 예에 따른 데이터 송수신 통신 시스템의 네트워크 구성을 설명하기 위한 개략적인 블록 구성도이다.
도 5는 본 발명의 실시 예에 따른 스위치부의 블록 구성도이다.
도 6은 본 발명의 일 실시 예에 따른 데이터 송수신 동작 흐름도이다.
도 7은 본 발명의 다른 실시 예에 따른 데이터 송수신 동작 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 보다 상세하게 설명하고자 한다. 이 때 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 그리고, 본 발명의 요지를 흐리게 할 수 있는 공기 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
도 4는 본 발명의 실시 예에 따른 데이터 송수신 통신 시스템의 네트워크 구성을 설명하기 위한 개략적인 블록 구성도이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 데이터 송수신 통신 시스템(1000)은 마스터 모듈(100), 복수의 슬레이브 모듈(210, 220, 230) 및 스위치부(310, 320, 330)을 포함하여 구성될 수 있다.
마스터 모듈(100)은 공통으로 연결되는 슬레이브 모듈(210, 220, 230)들로부터 데이터를 수집하고, 수집된 데이터의 처리 및 처리 결과에 대한 정보를 출력할 수 있다. 마스터 모듈은 슬레이브 모듈(210, 220, 230)들과 시리얼 버스로 연결되고, 상기 시리얼 버스를 통하여 데이터 수집 요청 신호를 수신하거나, 소정 주기 또는 시점 마다 데이터 수집을 실행할 수 있다.
마스터 모듈(100)은 제1 통신부(110), 제2 통신부(120), 제어부(130) 및 저장부(140)를 포함하여 구성될 수 있다.
제1 통신부(110)는 마스터 모듈(100)과 연결된 슬레이브 모듈들(210, 220, 230)로부터 기 설정된 순서에 따라 순차적으로 데이터를 수집할 수 있도록 슬레이브 모듈과 접속하기 위한 시리얼 버스(410)를 연결할 수 있다. 즉, 제1 통신부(110)는 N개의 슬레이브 모듈로부터 데이터를 취득하기 위해 상기 제1 통신부(110)를 통하여 Round-robin 방식으로 데이터를 요청 및 수신할 수 있다. 제1 통신부(110)는 상기 방식에 기초하여 예를 들어 마스터 모듈(100)과 인접한 슬레이브 모듈부터 순차적으로 데이터 수집 요청 및 그에 따른 데이터 수집을 실행할 수 있다.
제1 통신부(110)에 연결되는 시리얼 버스(410)는 슬레이브 모듈들(210, 220, 230)의 해당 통신부와 연결될 수 있다, 제1 통신부(110)는 제1 시리얼 버스(410)를 통하여 백플레인 시스템의 슬롯에 연결되는 슬레이브 모듈의 순서에 따라서 순차적으로 각 슬레이브 모듈들(210, 220, 230)의 식별자를 확인하고, 해당 슬레이브 모듈로부터 데이터를 수집할 수 있다.
제1 통신부(110)는 출력되는 신호에 따라 별도의 드라이브(미도시)를 포함할 수 있다. 예를 들어, 제1 통신부(110)가 TTL(Transistor Transistor Logic)신호인 경우 해당 신호를 송수신하기 위한 별도의 드라이버를 제1 통신부(110)와 연결하여 구성할 수 있다. 상기 제1 통신부(110)의 통신 방식은 RS485/RS422, CAN(Controller Area Network) bus, LVDS(Low Voltage Differential Signaling)등 멀티 드롭(multi-Drop) 형태로 구성된 다양한 형태의 시리얼 데이터 버스 방식에 적용할 수 있다. 상기한 구성은 한정된 것이 아니며, 통신부를 통하여 송수신되는 데이터 및 통신 로직에 따라서 그 구성이 포함되거나 포함되지 않을 수 있다.
제2 통신부(120)는 마스터 모듈(100)과 연결된 슬레이브 모듈들(210, 220, 230)로부터 데이터 처리 우선 요청 정보를 수신하거나 그에 따른 데이터 우선 처리를 위한 데이터를 수집할 수 있도록 슬레이브 모듈과 접속하기 위한 시리얼 버스(420)를 연결할 수 있다.
제2 통신부(120)에 연결되는 시리얼 버스(420)는 슬레이브 모듈들(210, 220, 230)의 해당 통신부와 연결될 수 있다. 제2 통신부(120)는 제2 시리얼 버스(420)를 통하여 제1 시리얼 버스(410)와 별도로, 슬레이브 모듈들(210, 220, 230)로부터 순차적인 데이터 처리가 아닌 우선적 데이터 처리 요청을 위한 이벤트 메시지를 수신할 수 있다. 또한 제2 통신부(120)는 슬레이브 모듈로부터 수신되는 데이터 우선 처리 이벤트 메시지에 따라 해당 슬레이브 모듈로부터 데이터를 상기 제2 시리얼 버스(420)를 통하여 수집할 수 있다.
제2 통신부(120)는 출력되는 신호에 따라 별도의 드라이브(미도시)를 더 포함할 수 있다. 제2 통신부(120)는 비동기식(Asynchronous) 송수신 통신 모듈일 수 있다. 이외에도 Parallel to Serial TTL Signal Driver 및 Receiver로 구성될 수 있다.
제어부(130)는 제1 통신부(110) 및 제2 통신부(120)를 통하여 수신되는 슬레이브 모듈들(210, 220, 230)의 식별자 정보, 데이터 및 데이터 우선 처리 요청 신호를 확인하고 그에 대응되는 처리 제어 신호를 생성할 수 있다.
제어부(130)는 제1 통신부(110)를 통하여 시스템 내에 연결되어 있는 슬레이브 모듈들로부터 기 설정된 순서(예를 들어, 마스터 모듈과 근접한 슬레이브 모듈부터)대로 데이터를 요청하고 수집할 수 있다. 이
제어부(130)는 제1 통신부(110)의 통신과 독립적으로 제2 통신부(120)로부터 슬레이브 모듈들(210, 220, 230)로부터 특정 신호 또는 데이터를 수집 및 확인할 수 있다. 제어부(130)는 제2 통신부(120)를 통하여 슬레이브 모듈로부터 제1 통신부(110)의 데이터 수집동작과는 별도로 데이터 우선 처리 요청 메시지를 수신할 수 있다. 제어부(130)는 해당 정보를 전송한 슬레이브 모듈에 대한 정보를 확인하고 제1 통신부(110)를 통하여 진행되는 동작이 완료되면 상기 데이터 우선 처리 요청 메시지를 전송한 슬레이브 모듈에 대한 데이터 수집 및 처리를 우선 수행할 수 있다. 상세하게, 제어부(130)는 N-1번째 슬레이브 모듈과 데이터 송수신을 수행하는 중 N+1번째 슬레이브 모듈로부터 데이터 우선 처리 요청 메시지를 수신하면 N-1번째 데이터 송수신 동작이 완료되자 마자 N번째 슬레이브 모듈에 데이터를 요청하지 않고, N+1번째 슬레이브 모듈과 데이터 송수신 동작을 수행할 수 있다. 또한, 제어부(130)는 N+1번째 슬레이브 모듈과 데이터 송수신 동작이 완료되면 N번째 슬레이브 모듈과 데이터 송수신 동작을 수행할 수 있다.
또한, 제어부(130)는 수신된 데이터 우선 처리 요청 메시지가 복수인 경우 해당 슬레이브 모듈을 확인하고 기 설정된 우선 순위 또는 기 설정된 순서에 따라서 해당 슬레이브 모듈의 데이터를 우선 수집 및 처리할 수 있다.
저장부(140)는 제어부(130)의 동작을 위한 프로그램을 저장할 수 있고, 입/출력되는 데이터를 임시 또는 영구 저장할 수 있다. 저장부(140)는 데이터 송수신 시스템에 연결되는 슬레이브 모듈에 대한 정보를 저장할 수 있다. 저장부(140)는 슬레이브 모듈로부터 수신되는 데이터 우선 처리 정보에 대응하는 우선 처리 정보를 저장할 수 있다. 즉, 저장부(140)는 제어부(130)에서 슬레이브 모듈의 데이터를 처리하기 위한 순서 정보 및 우선 처리 순서 정보 등의 다양한 정보를 저장할 수 있다.
저장부(140)는 플레시 메모리 타입(flash memory type), 하드디스크 타입(hard disk type), 멀티미디어 카드 마이크로 타입(multimedia card micro type), 카드 타입의 메모리(예를 들어, SD 또는 XD 메모리 등). 램(Random Access Memory, RAM), SRAM(Static Random Access Memory), 롬(Read-Only Memory, ROM), EEPROM(Electrically Erasable Programmable Read-Only Memory), PROM(Programmable Read-Only Memory), 자기 메모리, 자기 디스크, 광디스크 중 적어도 하나의 타입의 저장매체를 포함할 수 있다.
상기와 같은 구성의 마스터 모듈과 연결되는 적어도 하나의 슬레이브 모듈의 구성에 대해 설명한다. 상기 슬레이브 모듈들(210, 220, 230)은 각각 데이터의 입출력을 위한 기능의 포함하는 모듈로서, 유사한 구성의 슬레이브 모듈들일 수 있다. 따라서 복수의 슬레이브 모듈 중 어느 하나의 슬레이브 모듈을 예를 들어 설명한다. 또는 상이한 구성의 슬레이브 모듈일 경우 본 발명의 실시 예에 따라 적용되는 동일한 구성에 대해서 설명한다.
마스터 모듈(100)의 제1 통신부(110)와 제2 통신부(120)를 통하여 연결되는 슬레이브 모듈은 백플레인 시스템에서 착탈식으로 슬롯에 연결될 수 있다.
슬레이브 모듈(210)은 제1 통신부(211), 제2 통신부(212), 제어부(213) 및 저장부(214)를 포함하여 구성될 수 있다.
제1 통신부(211)는 마스터 모듈(100)과 기 설정된 순서에 따라 제1 시리얼 버스(410)를 연결할 수 있다. 제1 통신부(211)는 마스터 모듈(100)의 제어에 기초하여 수집된 데이터를 상기 제1 통신부(211)에 연결된 제1 시리얼 버스(410)를 통하여 마스터 모듈(100)로 전송할 수 있다.
제1 통신부(211)는 마스터 모듈(100)로부터 수신되는 데이터 요청 정보에 포함된 식별자 요청 신호에 대응하여 해당 슬레이브 모듈(210)의 식별자 정보를 전송할 수 있다. 이때 슬레이브 모듈(210)은 자신의 식별자 정보와 상기 마스터 모듈(100)로부터 요청된 식별자 정보를 비교하고, 비교 결과에 따라 자신의 식별자 정보를 제1 통신부(211)를 통하여 마스터 모듈(100)로 전송할 수 있다.
제1 통신부(211)는 마스터 모듈(100)의 제1 통신부(110)와 연결됨에 따라 Round-robin방식으로 마스터 모듈(100)과 인접한 슬레이브 모듈부터 순차적으로 데이터를 수집함에 따라 해당 순위(차례)가 도래한 경우 제1 통신부(211)를 통하여 마스터 모듈(100)로 데이터를 출력할 수 있다.
제2 통신부(212)는 마스터 모듈의 제2 통신부(120)와 연결될 수 있다.
제2 통신부(212)는 제1 통신부(211)의 동작과 독립적으로 우선 처리 데이터가 발생하는 경우 마스터 모듈(100)로 데이터 우선 처리 요청 신호를 포함하는 이벤트 메시지를 전송할 수 있다.
상기 제2 통신부(222)를 통하여 전송되는 데이터 우선 처리 요청 신호를 포함하는 이벤트 메시지는 하기와 같은 데이터 구조를 가질 수 있다.
Preamble
Character		 ID Character data information Error detect Character
이벤트 메시지에는 해당 슬레이브 모듈의 식별자 정보(ID Character) 및 에러 검출 정보를 포함할 수 있다. 상기 에러 검출 정보는 슬레이브 모듈로 수집되는 데이터들 중 상기 슬레이브 모듈과 연결된 장치의 데이터 오류 및 동작 오류 정보일 수 있다. 부가적으로 Preamble character에는 이벤트 메시지 정보임을 알리는 내용을 포함할 수 있다. 또한 상기 이벤트 메시지에는 전송하고자 하는 데이터의 형식, 크기, 종류 등에 대한 정보를 포함할 수 있고, 상기 정보에 기초하여 데이터 처리에 대한 우선 순위가 결정될 수 있다. 상기한 메시지의 구성은 통신 시스템 또는 통신 방식 등에 의하여 다양하게 구성될 수 있다.
제어부(213)는 슬레이브 모듈에 수집되는 데이터에 대한 정보를 확인할 수 있다. 제어부(213)는 마스터 모듈(100)로부터 수신되는 데이터 요청 메시지 및 식별자 정보를 확인하고 자신의 식별자 정보와 일치하는 경우 상기 마스터 모듈(100)로부터 수신된 데이터 요청 메시지의 응답 메시지 및 해당 데이터를 제1 통신부(211)를 통하여 마스터 모듈(100)로 출력할 수 있다. 제어부(213)는 슬레이브 모듈에 수집되는 데이터 중 우선 처리가 요구되는 데이터가 감지되면 마스터 모듈(100)로 우선 처리 요청 신호를 포함하는 이벤트 메시지를 생성하고 해당 메시지를 제2 통신부(212)를 통하여 출력되도록 할 수 있다. 또한 제어부(213)는 RTS(Request to send) 신호를 생성하고, 상기 신호에 따라 제2 통신부(212)와 연결된 스위치부(310)를 활성화하도록 할 수 있다.
저장부(214)는 슬레이브 모듈(210)로 수집되는 데이터를 저장할 수 있다. 저장부(214)는 슬레이브 모듈(210)의 식별자 정보를 저장할 수 있다. 저장부(214)는 슬레이브 모듈(210)의 데이터를 마스터 모듈(100)로 전송하기 위한 우선 순위 정보 또는 순차 정보를 저장할 수 있다.
저장부(214)는 플레시 메모리 타입(flash memory type), 하드디스크 타입(hard disk type), 멀티미디어 카드 마이크로 타입(multimedia card micro type), 카드 타입의 메모리(예를 들어, SD 또는 XD 메모리 등). 램(Random Access Memory, RAM), SRAM(Static Random Access Memory), 롬(Read-Only Memory, ROM), EEPROM(Electrically Erasable Programmable Read-Only Memory), PROM(Programmable Read-Only Memory), 자기 메모리, 자기 디스크, 광디스크 중 적어도 하나의 타입의 저장매체를 포함할 수 있다.
제2 통신부(222)는 마스터 모듈(100)과 연결 시 스위치부(310)를 통하여 연결될 수 있다.
상기 스위치부(310)는 해당 슬레이브 모듈(210)의 데이터 우선 처리 요청 이벤트 메시지를 송신하거나, 이웃하는 슬레이브 모듈들의 데이터 송수신 경로를 연결하기 위한 것으로, 제2 통신부(222)의 RTS(Request to send) 신호 또는 상기 이벤트 메시지에 포함되는 preamble character신호에 의해 활성화될 수 있다.
스위치부(310)는 마스터 모듈(110)의 제2 통신부(120) 및 슬레이브 모듈들(210, 220, 230) 각각의 제2 통신부(212, 222, 232) 사이에 연결될 수 있다.
스위치부(310)는 슬레이브 모듈과 대응되게 존재할 수 있다.
도 5는 본 발명의 실시 예에 따른 스위치부의 블록 구성도이다.
도 5를 참조하면, 스위치부(310)는 제1 버퍼 드라이버(311)와 제2 버퍼 드라이버(312)를 포함하여 구성될 수 있다.
상기 제1 버퍼 드라이버(311)와 제2 버퍼 드라이버(312)는 상호 배타적으로 동작할 수 있다.
제1 버퍼 드라이버(311)는 해당 스위치부(310)가 연결된 슬레이브 모듈(210)에서 데이터 우선 처리 요청 이벤트 메시지를 전송 하기 위한 경로를 제공할 수 있다. 즉, 제1 버퍼 드라이버(311)는 해당 슬레이브 모듈(210)에서 우선 처리 데이터가 발생 시 우선 처리 요청 메시지를 마스터 모듈로 전송하기 위한 경로를 제공할 수 있다. 이때, 상기 제1 버퍼 드라이버(311)는 해당 슬레이브 모듈(210)의 제2 통신부(212)로부터 출력되는 RTS신호에 의해 활성화 될 수 있다.
제2 버퍼 드라이버(312)는 제1 버퍼 드라이버(311)와 반대로 동작할 수 있다. 즉, 제1 버퍼 드라이버(311)가 활성화(Enable)되면, 제2 버퍼 드라이버(312)는 비활성화(Disable)될 수 있다. 제2 버퍼 드라이버(312)는 제1 버퍼 드라이버(311)와 상이하게 해당 슬레이브 모듈(310)의 이벤트 메시지를 출력하기 위한 경로를 생성하기 위한 구성이 아닌, 물리적으로 해당 슬레이브 모듈(310) 이후에 구성되는 슬레이브 모듈(320, 330)들의 우선 처리 요청 메시지를 마스터 모듈로 전송하기 위한 경로를 생성하기 위해 활성화될 수 있다.
즉, 상기 제2 버퍼 드라이브(312)가 활성화되는 경우 제1 버퍼 드라이브(311)는 비활성화되어 해당 슬레이브 모듈(310)의 데이터 출력을 차단할 수 있다.
따라서 우선 처리 요청 메시지를 전송하기 전에 상기 RTS신호를 Low Active로 출력하여 제1 버퍼 드라이버는 인에이블되고, 제2 버퍼 드라이버(312)는 디스에이블된다. 이후 마스터 모듈(100) 및 우선 데이터 처리 요청되었던 슬레이브 모듈(310)의 데이터 처리가 완료되면, 제1 버퍼 드라이브(311)는 아이들(Idle)상태로 복귀되면서 디스에이블되고, 제2 버퍼 드라이브(312)는 인에이블로 상태가 전환될 수 있다.
스위치부(310)의 제1 드라이브(311)와 제2 드라이브(312)에는 각각 풀업(pull-up)저항(313, 314)이 연결될 수 있다.
즉, 제1 버퍼 드라이버(311)에는 제1 풀업 저항(313)이 연결되고, 제2 버퍼 드라이버(312)에는 제2 풀업 저항(314)이 연결될 수 있다.
상기 제1 풀업 저항은 슬레이브 모듈이 연결되지 않는 무부하 상태 즉, floating 상태라면, 제1 버퍼 드라이브(311) 및 제2 버퍼 드라이브(312)의 동작에 대한 오류가 발생할 수 있다. 따라서, 슬레이브 모듈이 존재하지 않은 상태이면, 제1 및 제2 풀업 저항(311, 312)를 통하여 Vcc가 버퍼 드라이버에 연결되어, High 또는 Low 신호를 입력할 수 있도록 한다. 즉, 상기 제1 풀업 저항(313)에 의해 발생되는 High 신호는 제1 버퍼 드라이버(311)에 연결된 인버터(315)에 의하여 low신호가 입력되어, 제 1 버퍼 드라이버(311)의 동작을 차단할 수 있다. 반면, 제2 풀업 저항(314)에 의하여 제2 버퍼 드라이버(312)는 지속적으로 데이터 라인이 도통(인에이블)될 수 있도록 함으로써, 해당 슬레이브 모듈이 없는 상태에서도 다른 슬레이브 모듈의 통신을 차단하지 않을 수 있다.
상기한 바와 같이 마스터 모듈과 복수의 슬레이브 모듈간에는 순차적 데이터 송수신을 위한 제1 시리얼 버스와 우선 데이터 처리 요청 을 위한 제2 시리얼 버스를 구성할 수 있다. 또한 제2 시리얼 버스에는 마스터 모듈 및 슬레이브 모듈 사이에 스위치부를 구성하고, 상기 스위치부 내부의 버퍼 드라이브의 활성화 및 비활성화 동작에 따라 데이터 송수신 및 차단 동작을 실행할 수 있다.
이하, 도 6 및 도 7을 참조하여 본 발명의 일 실시 예 및 다른 실시 예에 따른 데이터 송수신 동작에 대해 상세히 설명한다.
도 6은 본 발명의 일 실시 예에 따른 데이터 송수신 동작 흐름도이다.
본 발명의 일 실시 예에서는 마스터 모듈이 마스터 모듈과 인접한 제1 슬레이브 모듈부터 제N 슬레이브 모듈까지 순차적으로 제1 통신부를 통하여 통신을 수행 하는 중 제2 슬레이브 모듈에서 데이터 우선 처리 메시지를 생성하여 마스터 모듈로 전송하는 경우의 마스터 모듈의 데이터 송수신 동작을 설명하다.
데이터 우선 처리 메시지를 생성 및 그에 따른 데이터 처리 동작을 요청하는 슬레이브 모듈은 한정되지 않는다.
도 6을 참조하면 마스터 모듈(100)의 제어부(130)는 제1 통신부(110)를 통하여 슬레이브 모듈들(210, 220, 230)로부터 데이터를 순차적으로 수집하는 순차적 데이터 수집 모드를 실행할 수 있다.(S602)
상기 순차적 데이터 수집 모드는 마스터 모듈과 인접한 슬레이브 모듈부터 순차적으로 데이터를 수집하도록 할 수 있다. 하지만 상기한 동작은 한정된 것이 아니며, 실시 예에 따라 마스터 모듈과 통신을 수행하는 슬레이브 모듈의 순서는 설정 및 우선 순위 등에 따라 유동적일 수 있다.
마스터 모듈(100)은 순차적 데이터 수집 모드 수행 중 슬레이브 모듈 중 어느 하나의 슬레이브 모듈로부터 우선 처리 요청 메시지가 수신되는지를 지속적으로 확인할 수 있다.(S604) 이때 슬레이브 모듈 각각에 연결되는 스위치부의 제1 및 제2 버퍼드라이브는 각각 디스에이블 및 인에이블 상태로 동작할 수 있다.
즉, 슬레이브 모듈과 연결된 스위치부의 제2 버퍼 드라이브는 인에이블된 상태를 유지할 수 있다, 따라서, 슬레이브 모듈로부터 RTS신호에 의하여 데이터 우선 처리 요청 메시지를 마스터 모듈로 전송하기 위한 경로를 생성하게 된다. 마스터 모듈이 순차적 데이터 수집 모드 실행 시 슬레이브 모듈 각각의 제2 버퍼 드라이브들은 모두 인에이블 된 상태로 동작함에 따라 마스터 모듈과 연결된 모든 슬레이브 모듈에 이벤트 메시지 전송을 위한 경로를 유지할 수 있다. 반면, 제2 버퍼 드라이브들이 인에이블 상태로 동작함에 따라 마스터 모듈의 순차적 데이터 수집 모드 상태에서 제1 버퍼 드라이브는 모두 디스에이블된 상태로 유지될 수 있다.
제1 버퍼 드라이버(315)가 디스에이블로 유지되는 중에 해당 슬레이브 모듈이 우선처리 요청 메시지를 보내야 할 경우 상기 제1 버퍼 드라이버(314)는 인에이블로 변화되어 제2 버퍼 드라이버(312)는 디스에이블로 변경될 수 있다.
마스터 모듈(100)은 어느 하나의 슬레이브 모듈로부터 우선 처리 요청 메시지가 수신되면 해당 메시지를 확인할 수 있다.(S606)
마스터 모듈(100)은 우선 처리 요청 메시지를 확인하고, 해당 슬레이브 모듈 정보를 확인할 수 있다,(S608)
마스터 모듈(100)은 해당 슬레이브 모듈 정보를 확인하고, 현재 순차적 데이터 수집 모드에 따라 데이터 수집 및 처리가 진행중인 상태 정보를 확인할 수 있다.
예를 들어, 마스터 모듈(100)이 제1 통신부(110)를 통하여 순차적 데이터 수집 모드에 따라 제3 슬레이브 모듈(330)로부터 데이터 수집 및 처리를 수행하는 중 제2 통신부(120)를 통하여 우선 처리 요청 메시지가 수신하는 경우 마스터 모듈(100)은 제3 슬레이브 모듈(330)의 데이터 수집 및 처리가 완료되었는지를 판단할 수 있다.(S610)
마스터 모듈(100)의 제어부(113)는 현재 진행 중인 데이터 수집 및 처리가 완료되지 않은 경우 현재 수행 중인 슬레이브 모듈의 데이터 수집 및 처리를 지속적으로 실행할 수 있다.(S612)
반면, 마스터 모듈(100)의 제어부(113)는 현재 진행 중인 제3 슬레이브 모듈(330)의 데이터 수집 및 처리가 완료된 것을 확인하면, 상기 우선 처리를 요청한 제2 슬레이브 모듈(320)과 통신을 수행하고 그에 따른 데이터 수집 및 처리를 실행할 수 있다,
이때, 제2 슬레이브 모듈(320)과 연결된 스위치부(320)의 제2 버퍼드라이브(322)는 인에에블 상태에서 디스에이블 상태로 전환하고, 제1 버퍼 드라이브(321)는 디스에이블 상태에서 인에이블 상태로 전환할 수 있다. 마스터 모듈(100)의 제어부(113)는 우선 처리 요청 이벤트 메시지를 전송한 제2 슬레이브 모듈(220)의 데이터 수집 및 처리가 완료되는지를 판단할 수 있다.(s616)
마스터 모듈(100)의 제어부(113)는 제2 슬레이브 모듈(222)의 데이터 수집 및 처리가 완료되면, 순차적 데이터 수집 모드로 복귀하여 이전 데이터 수집을 실행한 슬레이브 모듈의 다음 슬레이브 모듈(제4 슬레이브 모듈)부터 데이터 수집 및 처리를 수행할 수 있다.(S618)
마스터 모듈(100)의 순차적 데이터 수집 모드가 복귀되면,(제2 슬레이브 모듈의 데이터 수집 및 처리가 완료되면) 제2 슬레이브 모듈(220)과 연결된 스위치부(320)의 제1 버퍼 드라이브는 인에이블 상태에서 디스에이블 상태로 천이하고, 제2 버퍼 드라이브는 디스에이블 상태에서 인에이블 상태로 천이할 수 있다.
도 7은 본 발명의 다른 실시 예에 따른 데이터 송수신 동작 흐름도이다
본 발명의 다른 실시 예에서는 마스터 모듈이 마스터 모듈과 인접한 제1 슬레이브 모듈부터 제N 슬레이브 모듈까지 순차적으로 제1 통신부를 통하여 통신을 수행하는 중 제2 및 제4 슬레이브 모듈에서 각각 데이터 우선 처리 메시지를 생성하여 마스터 모듈로 전송하는 경우 마스터 모듈의 데이터 송수신 동작을 설명한다.
본 실시 예에서 각각의 동작 중 기 설명된 실시 예에서의 동작과 대응되는 구성은 상세한 설명을 생략하거나 간략화하여 설명한다.
도 7을 참조하면, 마스터 모듈(100)의 제어부(130)는 제1 통신부(110)를 통하여 슬레이브 모듈들(210, 220, 230)로부터 데이터를 순차적으로 수집하는 순차적 데이터 수집 모드를 실행할 수 있다.(S702)
마스터 모듈(100)은 순차적 데이터 수집 모드 수행 중 슬레이브 모듈들로부터 이벤트 메시지가 수신되는지를 지속적으로 확인할 수 있다.(S704)
마스터 모듈(100)은 슬레이브 모듈들로부터 이벤트 메시지가 수신되면 상기 수신된 이벤트 메시지가 복수의 슬레이브 모듈들로부터 수신되었는지를 판단할 수 있다.
마스터 모듈(100)은 수신된 이벤트 메시지가 하나의 슬레이브 모듈로부터 수신한 경우 도 6에서 설명한 이벤트 메시지를 전송한 슬레이브 모듈 데이터에 대한 우선 처리모드를 수행할 수 있다.
반면, 마스터 모듈(100)은 슬레이브 모듈들로부터 이벤트 메시지가 복수개로 수신되면, 상기 수신된 복수의 메시지를 확인하고 그에 따른 슬레이브 모듈에 대한 정보를 확인할 수 있다.(S710)
즉, 마스터 모듈(100)은 순차적 데이터 수집 모드 실행 중 복수의 슬레이브 모듈들로부터 제2 통신부(120)를 통하여 데이터 우선 처리 요청 신호를 포함하는 이벤트 메시지를 수신할 수 있다.
마스터 모듈(100)은 수신된 복수의 이벤트 메시지를 확인하고 해당 메시지를 전송한 슬레이브 모듈들에 대한 기 설정된 우선 순위를 확인할 수 있다.
상기 우선 순위는 마스터 모듈(100)에 복수의 이벤트 메시지가 수신되는 경우 수신된 이벤트 메시지에 기초하여 데이터 우선 처리를 수행할 슬레이브 모듈에 대한 우선 순위이다. 상기 우선순위는 마스터 모듈(100)의 저장부(140)에 기 저장된 우선 순위일 수 있다. 상기 우선 순위는 마스터 모듈(100)과 인접한 슬레이브 모듈의 순서에 따라 우선 순위가 정해질 수 있다. 또는 데이터의 크기, 사용자 설정에 의한 우선 순위, 데이터의 내용 및 종류 등에 따라 우선 순위가 결정될 수 있다.
마스터 모듈(100)은 이벤트 메시지를 전송한 슬레이브 모듈에 따른 데이터 우선 처리 순위를 설정하고(S712) 우선 순위에 따라 데이터 수집 모드를 수행할 수 있다.(S714)
이때. 스위치부들은 각각 슬레이브 모듈 중 우선 순위에 따라 데이터가 우선 처리되는 슬레이브 모듈에 해당하는 스위치부의 제2 버퍼 드라이브를 인에이블 상태에서 디스에이블로 천이하고, 제1 버퍼 드라이브를 디스에이블 상태에서 인에이블 상태로 천이할 수 있다. 또한 우선 순위에 따른 데이터 출력이 완료되면 상기 제1 및 제2 버퍼 드라이브의 상태를 이전 상태로 복귀할 수 있다.
마스터 모듈(100)은 복수의 슬레이브 모듈로부터 수신한 이벤트 메시지에 기초하여 각각의 슬레이브 모듈에 대한 데이터 우선 처리가 완료되었는지를 판단할 수 잇다.(S716)
마스터 모듈(100)은 슬레이브 모듈에 대한 우선 처리가 완료된 경우 순차적 데이터 수집 모드로 복귀하여 이전 데이터 수집을 실행한 슬레이브 모듈의 다음 슬레이브 모듈부터 데이터 수집 및 처리를 수행할 수 있다.
이때 마스터 모듈(100)의 순차적 데이터 수집 모드가 복귀면 각각의 슬레이브 모듈에 연결된 스위치부의 제1 버퍼 드라이브는 모두 디스에이블되고, 제2 버퍼 드라이브는 인에이블 상태가 될 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고, 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 즉, 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
1000: 백플레인 시스템
100: 마스터 모듈
110: 제1 통신부 120: 제2 통신부
130: 제어부 140: 저장부
210,220,230: 슬레이브 모듈
211, 221, 231: 제1 통신부
212, 222, 232: 제2 통신부
213, 223, 233: 제어부
214, 224, 234: 저장부
310, 320, 330: 스위치부
311: 제1 버퍼 드라이브 312: 제2 버퍼 드라이브
313: 제1 풀업 저항 314: 제2 풀업 저항

Claims (16)

  1. 마스터 모듈로부터 수신된 요청 신호에 대응하는 응답신호를 상기 마스터 모듈로 출력하고, 데이터 우선 처리 요청 메시지를 상기 마스터 모듈로 출력하는 슬레이브 모듈;
    복수의 슬레이브 모듈과 연결되고, 상기 슬레이브 모듈로부터 데이터를 수집하고, 적어도 하나의 슬레이브 모듈로부터 수신되는 데이터 우선 처리 요청 메시지에 기초하여 해당 슬레이브 모듈의 데이터를 우선 처리하는 마스터 모듈;을 포함하며,
    상기 데이터 우선 처리 요청 메시지는 에러 검출 정보(Error detect character)를 포함하는
    통신 시스템.
  2. 제1항에 있어서,
    상기 마스터 모듈은
    상기 슬레이브 모듈에 데이터 수집을 위한 요청 신호를 송신하고, 상기 요청 신호에 대응하는 응답 신호를 수신하는 제1 통신부;
    상기 슬레이브 모듈들로부터 데이터 우선 처리 요청 메시지를 수신하제2 통신부;를 포함하는
    통신 시스템.
  3. 제2항에 있어서,
    상기 슬레이브 모듈은
    상기 마스터 모듈의 요청에 따른 데이터를 상기 마스터 모듈로 출력하는 제1 통신부;
    데이터 우선 처리 요청을 위한 메시지를 송신하는 제2 통신부;를 포함하는
    통신 시스템.
  4. 제2항에 있어서,
    상기 마스터 모듈은
    상기 제1 통신부를 통하여 마스터 모듈과 인접한 슬레이브 모듈로부터 순차적으로 데이터를 수집하는
    통신 시스템.
  5. 제2항에 있어서,
    상기 제2 통신부는
    TTL(Transistor Transistor Logic)를 출력하는
    통신 시스템.
  6. 제1항에 있어서,
    상기 마스터 모듈은
    복수의 슬레이브 모듈 중 데이터 우선 처리 요청 메시지를 전송한 슬레이브 모듈이 복수개인 경우 해당 슬레이브 모듈들에 설정된 우선 순위에 따라 해당 데이터를 수집 및 처리하는
    통신 시스템.
  7. 제6항에 있어서,
    상기 우선 순위는
    마스터 모듈과 인접한 슬레이브 모듈이 상위 순위를 가지는
    통신 시스템.
  8. 제1항에 있어서,
    상기 복수의 슬레이브 모듈에 대응되는 스위치부를 포함하고,
    상기 스위치부는 각각의 슬레이브 모듈과 상기 마스터 모듈 사이에 배치되는
    통신 시스템.
  9. 제8항에 있어서,
    상기 스위치부는
    상기 스위치부와 대응하는 슬레이브 모듈의 우선 처리 요청 메시지를 출력하기 위한 경로를 설정하는 제1 버퍼 드라이버;
    상기 스위치와 대응하지 않는 슬레이브 모듈의 우선 처리 요청 메시지를 상기 마스터 모듈로 출력하기 위한 결로를 설정하는 제2 버퍼 드라이버;를 포함하고,
    통신 시스템.
  10. 제9항에 있어서,
    상기 제1 버퍼 드라이버 및 상기 제2 버퍼 드라이버는 교호 동작하는
    통신 시스템.
  11. 제10항에 있어서,
    상기 마스터 모듈이 상기 슬레이브 모듈에 대한 순차적 데이터 수집 모드 수행 시 상기 제2 버퍼 드라이버는 인에이블되고, 상기 제1 버퍼 드라이버는 디스에이블되는
    통신 시스템.
  12. 제10항에 있어서,
    상기 제2 버퍼 드라이브는 데이터 우선 처리 요청이 요구되는 경우 디스에이블되고, 상기 제1 버퍼 드라이버는 인에이블되어, 상기 데이터 우선 처리 요청 메시지를 상기 마스터 모듈로 전송하는
    통신 시스템.
  13. 제 1항에 있어서,
    상기 데이터 우선 처리 요청 메시지는 프리엠블 정보(preamble character) 및 식별자 정보(ID Character)를 포함하는
    통신 시스템.
  14. 복수의 슬레이브 모듈과 연결되고, 상기 슬레이브 모듈로부터 데이터를 수집하는 마스터 모듈;
    상기 마스터 모듈로 수집된 데이터를 출력하고, 데이터 우선 처리 요청 정보를 상기 마스터 모듈에 전송하고, 기 설정된 우선 순위에 따라 상기 마스터 모듈로 데이터를 출력하는 슬레이브 모듈;
    상기 마스터 모듈과 슬레이브 모듈을 연결하고, 상기 데이터 우선 처리 요청에 따른 데이터 출력 경로를 설정하는 스위치부;를 포함하며,
    상기 데이터 우선 처리 요청 정보는 에러 검출 정보(Error detect Character)를 포함하는
    통신 시스템.
  15. 제14항에 있어서,
    상기 마스터 모듈 및 상기 슬레이브 모듈들은
    순차적 데이터 수집 모드를 실행하기 위한 제1 통신부;
    데이터 우선 처리 요청 및 해당 데이터를 처리하기 위한 제2 통신부를 포함하고,
    상기 스위치부는
    상기 마스터 모듈 및 슬레이브 모듈에 대응되게 상기 제2 통신부에 연결되는
    통신 시스템.
  16. 제15항에 있어서,
    상기 스위치부는
    우선 처리 요청 데이터를 출력하는 경로를 설정하는 제1 버퍼 드라이버;
    우선 처리 요청 메시지를 출력하는 경로를 설정하는 제2 버퍼 드라이버;를 포함하고,
    상기 제1 버퍼 드라이브 및 제2 버퍼 드라이브는 교호 동작하는
    통신 시스템.
KR1020150055320A 2015-04-20 2015-04-20 데이터 송수신 시스템 KR101622516B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150055320A KR101622516B1 (ko) 2015-04-20 2015-04-20 데이터 송수신 시스템
ES16159942T ES2708664T3 (es) 2015-04-20 2016-03-11 Sistema de transmisión y recepción de datos
EP16159942.8A EP3086511B1 (en) 2015-04-20 2016-03-11 Data transmission and reception system
US15/067,848 US10049065B2 (en) 2015-04-20 2016-03-11 Data transmission and reception system
CN201610228772.XA CN106066836B (zh) 2015-04-20 2016-04-13 数据传输和接收系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150055320A KR101622516B1 (ko) 2015-04-20 2015-04-20 데이터 송수신 시스템

Publications (1)

Publication Number Publication Date
KR101622516B1 true KR101622516B1 (ko) 2016-05-18

Family

ID=55587057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150055320A KR101622516B1 (ko) 2015-04-20 2015-04-20 데이터 송수신 시스템

Country Status (5)

Country Link
US (1) US10049065B2 (ko)
EP (1) EP3086511B1 (ko)
KR (1) KR101622516B1 (ko)
CN (1) CN106066836B (ko)
ES (1) ES2708664T3 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101914549B1 (ko) * 2017-03-24 2018-11-02 엘에스산전 주식회사 배전 자동화 시스템의 데이터 통신 장치
KR20200076214A (ko) * 2018-12-19 2020-06-29 (주)나오디지탈 계측 정보 중계 방법 및 장치
KR102241306B1 (ko) * 2020-02-12 2021-04-16 엘에스일렉트릭(주) Plc 시스템용 리피터 허브

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018085452A1 (en) 2016-11-07 2018-05-11 FarmX Inc. Systems and Methods for Soil Modeling and Automatic Irrigation Control
US11519896B2 (en) * 2017-01-13 2022-12-06 FarmX Inc. Soil moisture monitoring systems and methods for measuring mutual inductance of area of influence using radio frequency stimulus
CN106875664B (zh) * 2017-04-18 2020-07-03 连云港杰瑞深软科技有限公司 一种基于can总线的独占式数据采集方法
TWI650633B (zh) * 2017-10-06 2019-02-11 財團法人國家實驗研究院 模組化電子組合裝置
US10417161B2 (en) * 2018-01-26 2019-09-17 Qualcomm Incorporated Efficient technique for communicating between devices over a multi-drop bus
JP6939665B2 (ja) * 2018-03-15 2021-09-22 オムロン株式会社 ネットワークシステム
KR102256670B1 (ko) * 2019-11-06 2021-05-27 (주)로보티즈 효율적인 통신 버스 중재 시스템 및 방법
CN111143266A (zh) * 2019-12-24 2020-05-12 成都国翼电子技术有限公司 一种rs422总线多主设备链路控制系统
CN111385178A (zh) * 2019-12-24 2020-07-07 成都国翼电子技术有限公司 一种rs422总线链路监听与网络失效保护系统
US11464179B2 (en) 2020-07-31 2022-10-11 FarmX Inc. Systems providing irrigation optimization using sensor networks and soil moisture modeling
CN112526866A (zh) * 2020-11-03 2021-03-19 北京无线电测量研究所 一种基于can总线的一主多从调度方法
CN114896187A (zh) * 2021-12-24 2022-08-12 上海御渡半导体科技有限公司 Ate测试仪框式设备及其串口统一收集的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69632289T2 (de) 1995-07-25 2005-05-19 Jin-Young Cho Verteiltes serielles schiedsverfahren
KR19990060526A (ko) 1997-12-31 1999-07-26 서평원 트래픽 특성을 이용한 데이터 통신 제어 시스템
KR100331865B1 (ko) 1998-12-31 2002-05-09 서평원 다수의 보드간 데이터 송수신 방법
KR20020078199A (ko) * 2001-04-06 2002-10-18 엘지전자 주식회사 데이터버스시스템 및 그 제어방법
KR20020093306A (ko) 2001-06-08 2002-12-16 주식회사 하이닉스반도체 멀티-드롭 방식의 ｈｄｌｃ 버스 제어권 관리 방법
DE10236879B4 (de) 2001-08-14 2013-10-24 Denso Corporation Hindernis-Detektionsgerät und damit in Beziehung stehendes Kommunikationsgerät
KR20030056567A (ko) 2001-12-28 2003-07-04 한국전자통신연구원 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스구조
AU2003253826A1 (en) * 2002-07-08 2004-01-23 Globespanvirata Incorporated Dma scheduling mechanism
US7013355B2 (en) * 2003-01-09 2006-03-14 Micrel, Incorporated Device and method for improved serial bus transaction using incremental address decode
KR100572770B1 (ko) 2003-11-18 2006-04-24 주식회사 대우일렉트로닉스 마스터와 슬레이브가 고정된 동기 시리얼 통신 속도 개선방법
US8971461B2 (en) 2005-06-01 2015-03-03 Qualcomm Incorporated CQI and rank prediction for list sphere decoding and ML MIMO receivers
KR20060126039A (ko) 2005-06-03 2006-12-07 엘지전자 주식회사 홈 네트워크 제어시스템
GB0519981D0 (en) 2005-09-30 2005-11-09 Ignios Ltd Scheduling in a multicore architecture
CN101261613B (zh) 2007-03-09 2010-05-19 南京理工大学 图像处理器群接口总线
US7743192B2 (en) * 2007-03-18 2010-06-22 Moxa Inc. Method of determining request transmission priority subject to request content and transmitting request subject to such request transmission priority in application of Fieldbus communication framework
GB2458258A (en) 2008-02-04 2009-09-16 Nec Corp Method of controlling base station loading in a mobile communication system
KR101819235B1 (ko) 2011-06-08 2018-01-16 엘에스산전 주식회사 병렬 통신 장치
US9088514B2 (en) * 2012-07-23 2015-07-21 Broadcom Corporation Flexray communications using ethernet
CN103136142A (zh) 2013-03-05 2013-06-05 浪潮齐鲁软件产业有限公司 一种总线仲裁的方法
US9710422B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Low cost low overhead serial interface for power management and other ICs

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101914549B1 (ko) * 2017-03-24 2018-11-02 엘에스산전 주식회사 배전 자동화 시스템의 데이터 통신 장치
KR20200076214A (ko) * 2018-12-19 2020-06-29 (주)나오디지탈 계측 정보 중계 방법 및 장치
KR102130520B1 (ko) * 2018-12-19 2020-07-06 (주)나오디지탈 계측 정보 중계 방법 및 장치
KR102241306B1 (ko) * 2020-02-12 2021-04-16 엘에스일렉트릭(주) Plc 시스템용 리피터 허브

Also Published As

Publication number Publication date
EP3086511B1 (en) 2018-12-05
CN106066836A (zh) 2016-11-02
EP3086511A1 (en) 2016-10-26
US10049065B2 (en) 2018-08-14
CN106066836B (zh) 2019-02-05
ES2708664T3 (es) 2019-04-10
US20160306759A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
KR101622516B1 (ko) 데이터 송수신 시스템
KR101881182B1 (ko) 고속 데이터 전송률을 갖는 직렬 데이터 전송을 위한 장치 및 방법
CN105677608B (zh) 一种多主rs485总线仲裁方法及系统
US8060672B2 (en) Event signaling between peripheral modules and a processing unit
EP2388960B1 (en) Intelligent bus address self-configuration in a multi-module system
US20120066423A1 (en) Inter-integrated circuit bus multicasting
US7412556B2 (en) Method and system for master devices accessing slave devices
JP2007243791A (ja) ネットワーク管理方法、プログラム及びシステム
US20060200605A1 (en) Electronic apparatus system with master node and slave node
CN114174953A (zh) 低复杂度以太网节点(len)一个端口
US9213660B2 (en) Receiver based communication permission token allocation
CN103279434A (zh) 从设备地址修改方法和装置
CN101303677B (zh) 一种直接存储器访问控制方法、系统及控制器
JP2002525737A (ja) メモリシステム
US7843966B2 (en) Communication system for flexible use in different application scenarios in automation technology
CN100536460C (zh) 一种调度和仲裁的装置
US6954810B2 (en) Transparent switch
US20090240859A1 (en) Automatic address setting system
CN210324188U (zh) 一种集成电路总线iic主从竞争自动切换设备及其系统
US9100336B2 (en) Method for managing a switch chip port, main control board, switch board, and system
CN111324503A (zh) 机框管理装置、方法和计算机可读存储介质
EP2827205A2 (en) Remote terminal device and method of operating the same
US10243887B2 (en) Switch unit, ethernet network, and method for activating components in an ethernet network
CN106559299A (zh) 串行通信设备、串行通信系统以及串行通信方法
CN114257467A (zh) 一种基于动态管理的低功耗can总线通信网络及其控制方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 4