KR20020078199A - 데이터버스시스템 및 그 제어방법 - Google Patents

Abstract

본 발명은 버스의 채널할당을 우선순위를 갖는 특정노드의 패킷데이터에 할당하여 제어하는 마스터 프로세서와, 이 마스터 프로세서에 버스를 통해 종속접속되어 마스터 프로세서의 제어신호에 따라 일정작업을 실행하고 그 실행된 데이터의 처리종류에 따라 우선순위비트를 부여하여 버스로 출력하는 다수개로 구성된 슬레이브 프로세서와, 상기 마스터 프로세서의 일단에 접속되어 슬레이브 프로세서로부터 입력된 패킷데이터의 우선순위비트를 판단하여 그 결과신호를 마스터 프로세서로 전송하는 우선순위 판별부와, 상기 슬레이브 프로세서의 각각에 연결되어 슬레이브 프로세서에서 처리되는 데이터의 우선순위비트를 생성하는 우선순위 생성부를 포함하는 데이터버스시스템을 제공한다.

상기와 같은 본 발명은 버스시스템으로 연결된 다수의 슬레이브 통신노드들이 우선순위를 갖는 패킷데이터를 각각 생성하여 마스터 프로세서로 전송하고 마스터 프로세서에서 각 패킷데이터의 우선순위를 판별하여 버스를 할당하도록 하므로써, 다수의 통신노드들의 데이터 전송에 따른 요구를 우선순위에 따라 적절히 처리하게 되므로 그에 따라 데이터누적에 따른 데이터손실을 방지하게 됨은 물론 긴급한 데이터의 처리요구를 우선순위에 따라 원활히 처리하게 되므로 그에 따라 버스시스템의 기능성을 극대화시킨다.

Description

데이터버스시스템 및 그 제어방법{data bus-system and controlling method therefor}

본 발명은 데이터버스시스템 및 그 제어방법에 관한 것으로, 특히 버스시스템으로 연결된 다수의 슬레이브 통신노드들이 우선순위를 갖는 패킷데이터를 각각 생성하여 마스터 프로세서로 전송하고 마스터 프로세서에서 각 패킷데이터의 우선순위를 판별하여 버스를 할당하도록 하므로써, 다수의 통신노드들의 데이터 전송에 따른 요구를 우선순위에 따라 적절히 처리하게 되므로 그에 따라 데이터누적에 따른 데이터손실을 방지하는 데이터버스시스템 및 그 제어방법에 관한 것이다.

일반적으로 전송기술은 1910년대 나선 반송으로 시작하여 아날로그 전송기술로 그리고 디지털 전송기술의 형태로 발전되어 왔으며, 후에 이러한 디지털 전송기술은 1960년대 1.544Mbps 전송속도를 갖는 D1 채널 뱅크의 개발을 효시로 발전하였다. 더욱이, 상기와 같은 디지털 기술은 1970년대 중반 교환기술분야에 응용되어 No. 4ESS라는 디지털 중계교환기를 출현하게 하여 유선전송시스템의 다중화에 혁신을 가져왔다. 이에 더하여, 상기 디지털 전송방식은 광케이블을 전송매체로 사용하는 광전송 방식으로 발전하였으며, 현재는 이를 근간으로 하여 비동기식인 PDH 전송시스템에서 동기식인 SDH 전송시스템으로 변화하고 있는 추세에 있다.

그런데, 상기와 같은 전송시스템들에는 통상 마스터(master)인 메인 프로세서와 다수의 슬레이브(slave)인 디바이스 보드들 예컨대, ATM 셀처리부 등으로 이루어지는데, 이때 이들사이에는 프레임 싱크신호를 기준으로 타임슬롯(time-slot)의 논리적인 채널이 할당되어 다수의 디바이스와 통신을 실행할 수 있는 BUS라인으로 연결되어 신호전송이 이루어진다.

그러면, 상기와 같은 종래 전송시스템의 버스에 적용되는 버스시스템을 도 1을 참고로 살펴보면, 단일 버스(70)의 채널을 할당하여 특정 노드의 패킷데이터의 전송을 라운드 로빈방식으로 예컨대, 순차적으로 제어하는 마스터 프로세서(71)와, 이 마스터 프로세서(71)에 버스(70)를 통해 종속접속되어 마스터 프로세서(71)의 제어신호에 따라 일정작업 예컨대, 셀 셀렉션작업등을 실행하고 그 실행된 데이터 예컨대, 패킷데이터를 버스(70)를 통해 마스터 프로세서(71)로 전송하는 다수개로구성된 슬레이브 프로세서(72a-n)를 포함한다.

여기서, 상기 통신노드를 형성하는 각 슬레이브 프로세서(72a-n)는 각각의 고유 어드레스를 갖고 있기 때문에 마스터 프로세서(71)가 이 어드레스를 통해 각 슬레이브 프로세서(72a-n)를 버스(70)에 할당한다. 그리고, 상기 마스터 프로세서(71)와 슬레이브 프로세서(72a-n)는 내부에 데이터를 송수신 처리하기 위한 FIFO회로를 포함한다.

한편, 상기와 같은 종래 버스시스템의 동작을 살펴보면, 먼저, 마스터 프로세서(71)는 현재 버스(70)에 연결된 통신노드 예컨대, 다수의 슬레이브 프로세서(72a-n)중에서 패킷데이터를 송신하려고 하는 노드가 있는지를 주기적으로 라운드 로빈방식에의해 즉, 순차적으로 검색을 실행하게 된다. 이때, 상기 슬레이브 프로세서(72a-n)중에서 임의의 슬레이브 프로세서(72a)가 마스터 프로세서(71)나 혹은 다른 슬레이브 프로세서(72c)로 버스(70)를 통해 패킷데이터를 전송할 경우 이를 마스터 프로세서(71)로 알리게 된다. 그러면, 상기 마스터 프로세서(71)가 이를 인식하여 현재 버스(70)를 점유하고 있는 다른 슬레이브 프로세서(72a-n)가 있는지를 판단하고, 만약 현재 버스(70)를 점유한 다른 슬레이브 프로세서(72b-n)가 없을 경우 버스(70)의 채널을 할당한다. 따라서, 상기 슬레이브 프로세서(72a)는 전송하고자 하는 패킷데이터를 버스(70)상으로 출력시키는데, 이때 마스터 프로세서(71)를 포함하여 다른 슬레이브 프로세서(72b-n)는 이 버스(70)상에 위치한 패킷데이터의 목적지 어드레스를 검색하여 패킷데이터를 자신이 수신할 것인지를 결정한다. 그리고, 상기 버스(70)상에 있는 패킷데이터의 목적지 어드레스가 자신 예컨대, 슬레이브 프로세서(72c)일 경우 이 슬레이브 프로세서(72c)는 버스(70)에 있는 패킷데이터를 수신하여 해당 작업을 실행하게 된다. 따라서, 상기 과정에서와 같이 상기 마스터 프로세서(71)는 순차적으로 각 슬레이브 프로세서(72a-n)를 검색하여 현재 전송할 패킷데이터가 있는지를 판단하고 일정기간에 하나의 통신노드만을 버스(70)의 채널을 점유하도록 제어하여 버스(70)를 통해 패킷데이터를 전송한다.

그러나, 상기와 같은 버스시스템은 마스터 프로세서(71)가 버스(70)의 채널을 순차적으로 검색하여 할당하기 때문에 긴급히 처리해야할 데이터가 있어도 자기 순차까지 대기하여야 하므로 그에 따라 버스시스템의 채널할당이 효율적이지 못하였다. 뿐만 아니라 상기와 같은 버스시스템은 슬레이브 프로세서에서 전송할 트래픽데이터가 급격히 많아져도 자신의 순차까지 대기하였다가 버스(70)를 통해 전송하여야 하므로 이 슬레이브 프로세서의 FIFO에 데이터가 설정된 수 이상으로 로드될 수 밖에 없으므로 그에 따라 패킷데이터가 유실되는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, 버스시스템으로 연결된 다수의 슬레이브 통신노드들이 우선순위를 갖는 패킷데이터를 각각 생성하여 마스터 프로세서로 전송하고 마스터 프로세서에서 각 패킷데이터의 우선순위를 판별하여 버스를 할당하도록 하므로써, 다수의 통신노드들의 데이터 전송에 따른 요구를 우선순위에 따라 적절히 처리하게 되므로 그에 따라 데이터누적에 따른 데이터손실을 방지하는 데이터버스시스템 및 그 제어방법을 제공함에 그 목적이 있다.

본 발명의 다른 목적은 긴급한 데이터의 처리요구를 우선순위에 따라 원활히 처리하게 되므로 그에 따라 버스시스템의 기능성을 극대화시키는 데이터버스시스템 및 그 제어방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 버스의 채널할당을 우선순위를 갖는 특정노드의 패킷데이터에 할당하여 제어하는 마스터 프로세서와, 이 마스터 프로세서에 버스를 통해 종속접속되어 마스터 프로세서의 제어신호에 따라 일정작업을 실행하고 그 실행된 데이터의 처리종류에 따라 우선순위비트를 부여하여 버스로 출력하는 다수개로 구성된 슬레이브 프로세서와, 상기 마스터 프로세서의 일단에 접속되어 슬레이브 프로세서로부터 입력된 패킷데이터의 우선순위비트를 판단하여 그 결과신호를 마스터 프로세서로 전송하는 우선순위 판별부와, 상기 슬레이브 프로세서의 각각에 연결되어 슬레이브 프로세서에서 처리되는 데이터의 우선순위비트를 생성하는 우선순위 생성부를 포함하는 데이터버스시스템을 제공한다.

본 발명의 다른 특징은 버스시스템에서 마스터 프로세서가 각각의 통신노드들에 전송할 데이터가 있는지를 검색하는 데이터전송 검색단계와, 상기 데이터전송 검색단계중에 현재 각 통신노드들중에서 최우선순위를 갖는 데이터가 있는지를 판별하여 버스채널할당 순위를 결정하는 우선순위 데이터결정단계와, 상기 우선순위 데이터결정단계에 의해 결정된 우선순위에 따라 최우선순위를 갖는 통신노드의 데이터순으로 버스의 채널을 할당하여 전송처리하는 우선순위데이터 버스채널할당단계를 포함하는 데이터버스시스템의 제어방법을 제공한다.

도 1은 종래 버스시스템을 설명하는 설명도.

도 2는 본 발명 시스템을 설명하는 설명도.

도 3은 본 발명의 플로우차트.

<부호의 상세한 설명>

1 : 버스 2 : 마스터 프로세서

3 : 슬레이브 프로세서 4 : 우선순위 판별부

5 : 우선순위 생성부

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.

본 발명 시스템은 도 2에 도시된 바와같이 버스(1)의 채널할당을 우선순위를 갖는 특정노드의 패킷데이터에 할당하여 제어하는 마스터 프로세서(2)와, 이 마스터 프로세서(2)에 버스(1)를 통해 종속접속되어 마스터 프로세서(2)의 제어신호에 따라 일정작업 예컨대, 셀 셀렉션작업등을 실행하고 그 실행된 데이터의 처리종류에 따라 우선순위비트를 부여하여 버스(1)로 출력하는 다수개로 구성된 제1-4 슬레이브 프로세서(3a-n)와, 상기 마스터 프로세서(2)의 일단에 접속되어 상기 슬레이브 프로세서(3a-n)로부터 입력된 패킷데이터의 우선순위비트를 판단하여 그 결과신호를 마스터 프로세서(2)로 전송하는 우선순위 판별부(4)와, 상기 슬레이브 프로세서(3a-n)의 각각에 연결되어 슬레이브 프로세서(3a-n)에서 처리되는 데이터의 우선순위비트를 생성하는 우선순위 생성부(5)를 포함한다.

여기서, 상기 우선순위 판별부(4)와 우선순위 생성부(5)는 FPGA(Flexable programmable gate array)로 구성될 수 있다. 그리고, 상기 통신노드를 형성하는 상기 제1-4 슬레이브 프로세서(3a-n)는 각각의 고유 어드레스를 갖고 있기 때문에 마스터 프로세서(2)가 이 어드레스를 통해 각 슬레이브 프로세서(3a-n)를 버스(1)에 할당한다. 그리고, 상기 마스터 프로세서(2)와 각 슬레이브 프로세서(3a-n)는 내부에 데이터를 송수신 처리하기 위한 FIFO회로(도시안됨)를 포함한다.

다음에는 상기와 같은 본 발명 시스템의 제어방법을 설명한다.

본 발명은 도 3에 도시된 바와같이 초기상태(S1)에서 데이터전송검색단계(S2)로 진행하여 마스터 프로세서가 각각의 통신노드들에 전송할 데이터가 있는지를 검색한다. 그리고, 상기 데이터전송 검색단계(S2)후에 우선순위 데이터판단단계(S3)로 진행하여 현재 각 통신노드들중에서 최우선순위를 갖는 데이터가 있는지를 판단한다. 이때 상기 우선순위 데이터판단단계(S3)중에 판단한 결과 현재 각 통신노드들중에서 최우선순위를 갖는 데이터가 없을 경우는 일반 버스채널할당단계(S4)로 진행하여 마스터 프로세서가 순차적으로 각 통신노드의 데이터들을 버스에 할당하여 처리한다.

그러나, 상기 우선순위 데이터판단단계(S3)중에 판단한 결과 현재 각 통신노드들중에서 최우선순위를 갖는 데이터가 있을 경우는 우선순위데이터채널할당단계(S5)로 진행하여 현재 최우선순위를 갖는 통신노드의 데이터순으로 버스의 채널을 할당하여 전송처리한다.

환언하면, 전송시스템의 마스터 프로세서(2)는 각 슬레이브 프로세서(3a-d)에게 설정된 일정한 작업 예컨대, 다수의 기지국으로부터 입력되는 압축된 호신호의 통화품질을 분석하여 최적인 패킷데이터를 송출하는 기지국을 선별하는 등의 작업을 실행시키게되는데, 이때, 상기 각 슬레이브 프로세서들(3a-d)은 우선순위 생성부(5)를 통해 현재 처리된 패킷데이터에 우선순위비트를 부여하게된다. 예를들어 최우선순위로 처리되어야할 긴급한 데이터에는 "11"을 부여하고, 그 보다 못한 데이터에는 "10" 등의 비트를 부여한다. 그러면, 상기 과정중에 마스터 프로세서(2)가 상기 제1-4 슬레이브 프로세서(3a-n)중 상기 작업에 따른 패킷데이터를 송신하려고 하는 노드가 있는지를 주기적으로 검색하게 되는데, 이때 상기 마스터 프로세서(2)는 우선순위 판별부(4)를 통해 상기 제1-4 슬레이브 프로세서(3a-d)로부터 버스채널할당요구신호들을 판단하게 된다. 예컨대, 제1 슬레이브 프로세서(3a)의 패킷데이터가 "00"의 우선순위비트를 갖고 제4 슬레이브 프로세서(3d)로 전송되기를 요구하고 있고, 반면에 제2 슬레이브 프로세서(3b)의 패킷데이터는 "11"의 우선순위비트를 갖고 제3 슬레이브 프로세서(3c)로 전송되기를 요구할 경우 상기 마스터 프로세서(2)는 FPGA로 구성된 우선순위 판별부(4)를 통해 상기 슬레이브 프로세서들(3a-d)의 버스채널할당에 따른 우선순위를 판별한다. 그리고, 상기 마스터 프로세서(2)는 우선순위 판별부(4)에 의해 제 2 슬레이브 프로세서(3b)의 패킷데이터가 제1 슬레이브 프로세서(3a)의 데이터 보다 최우선순위를 갖는 데이터로 판단하여 먼저, 이 제2 슬레이브 프로세서(3b)에 버스(1)의 채널을 할당한다. 그러면, 상기 제2 슬레이브 프로세서(3b)는 패킷데이터를 버스(1)상으로 출력한다.

이때, 상기 마스터 프로세서(2)를 포함하여 다른 슬레이브 프로세서(3a,3c-n)는 이 버스(1)상에 위치한 패킷데이터의 목적지 어드레스를 검색하여 패킷데이터를 자신이 수신할 것인지를 결정한다. 그리고, 상기 버스(1)상에 있는 패킷데이터의 목적지 어드레스가 자신 예컨대, 제3 슬레이브 프로세서(3c)일 경우 이 슬레이브 프로세서(3c)는 버스(1)에 있는 패킷데이터를 수신하여 해당 작업을 실행하게 된다.

그리고, 상기 마스터 프로세서(2)는 상기 과정후에 다음 순차인 제1 슬레이브 프로세서(3a)에 버스(1)의 채널을 할당한다. 그러면, 상기 제1 슬레이브 프로세서(3a)는 목적지 어드레스가 제4 슬레이브 프로세서(3d)로 기입된 패킷데이터를 버스(1)상에 출력한다. 그러면, 상기 마스터 프로세서(2)를 포함하여 다른 슬레이브 프로세서(3b-n)들이 이 버스(1)상에 위치한 패킷데이터의 목적지 어드레스를 검색하여 패킷데이터를 자신이 수신할 것인지를 결정하는데, 이때 상기 제4 슬레이브 프로세서(3d)가 이를 검색하여 수신처리하게 된다.

따라서, 상기 마스터 프로세서(2)는 상기과정과 같은 방식으로 버스(1)의 채널을 할당하여 각 슬레이브 프로세서(3a-n)의 패킷데이터를 처리하게 되므로 FIFO회로에 제한 용량이상으로 데이터가 누적되는 일이 없으므로 그로인한 데이터 손실의 위험성은 제거되게 된다.

이상 설명에서와 같이 본 발명은 버스시스템으로 연결된 다수의 슬레이브 통신노드들이 우선순위를 갖는 패킷데이터를 각각 생성하여 마스터 프로세서로 전송하고 마스터 프로세서에서 각 패킷데이터의 우선순위를 판별하여 버스를 할당하도록 하므로써, 다수의 통신노드들의 데이터 전송에 따른 요구를 우선순위에 따라 적절히 처리하게 되므로 그에 따라 데이터누적에 따른 데이터손실을 방지하는 장점을 가지고 있다.

본 발명에 의하면, 긴급한 데이터의 처리요구를 우선순위에 따라 원활히 처리하게 되므로 그에 따라 버스시스템의 기능성을 극대화시키는 효과도 있다.

Claims (2)

1. 버스의 채널할당을 우선순위를 갖는 특정노드의 패킷데이터에 할당하여 제어하는 마스터 프로세서와, 이 마스터 프로세서에 버스를 통해 종속접속되어 마스터 프로세서의 제어신호에 따라 일정작업을 실행하고 그 실행된 데이터의 처리종류에 따라 우선순위비트를 부여하여 버스로 출력하는 다수개로 구성된 슬레이브 프로세서와, 상기 마스터 프로세서의 일단에 접속되어 슬레이브 프로세서로부터 입력된 패킷데이터의 우선순위비트를 판단하여 그 결과신호를 마스터 프로세서로 전송하는 우선순위 판별부와, 상기 슬레이브 프로세서의 각각에 연결되어 슬레이브 프로세서에서 처리되는 데이터의 우선순위비트를 생성하는 우선순위 생성부를 포함하는 것을 특징으로 하는 데이터버스시스템.
2. 버스시스템에서 마스터 프로세서가 각각의 통신노드들에 전송할 데이터가 있는지를 검색하는 데이터전송 검색단계와, 상기 데이터전송 검색단계중에 현재 각 통신노드들중에서 최우선순위를 갖는 데이터가 있는지를 판별하여 버스채널할당 순위를 결정하는 우선순위 데이터결정단계와, 상기 우선순위 데이터결정단계에 의해 결정된 우선순위에 따라 최우선순위를 갖는 통신노드의 데이터순으로 버스의 채널을 할당하여 전송처리하는 우선순위데이터 버스채널할당단계를 포함하는 것을 특징으로 하는 데이터버스시스템의 제어방법.