JPH0591081A - 交換機における転送制御方法およびその装置 - Google Patents
交換機における転送制御方法およびその装置Info
- Publication number
- JPH0591081A JPH0591081A JP3249121A JP24912191A JPH0591081A JP H0591081 A JPH0591081 A JP H0591081A JP 3249121 A JP3249121 A JP 3249121A JP 24912191 A JP24912191 A JP 24912191A JP H0591081 A JPH0591081 A JP H0591081A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- bit
- transfer control
- channels
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1694—Allocation of channels in TDM/TDMA networks, e.g. distributed multiplexers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1647—Subrate or multislot multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/22—Time-division multiplex systems in which the sources have different rates or codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
Abstract
(57)【要約】
【目的】 複数のチャネルを時分割多重モードで占有し
ながらデータの転送を行う交換機に関し、各加入者端末
にとって転送自由度の高い交換網を実現することを目的
とする。 【構成】 各チャネルに対し、各チャネルが占有すべき
チャネル長を可変に割り付けるように構成する。
ながらデータの転送を行う交換機に関し、各加入者端末
にとって転送自由度の高い交換網を実現することを目的
とする。 【構成】 各チャネルに対し、各チャネルが占有すべき
チャネル長を可変に割り付けるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、一連のタイムスロット
を配分して形成された複数のチャネルを時分割多重モー
ドで占有しながら、配下の複数の加入者端末との間でデ
ータの転送を行う交換機、特にその交換機内でのデータ
の転送制御に関する。
を配分して形成された複数のチャネルを時分割多重モー
ドで占有しながら、配下の複数の加入者端末との間でデ
ータの転送を行う交換機、特にその交換機内でのデータ
の転送制御に関する。
【０００２】
【従来の技術】図１４は時分割多重モードでの典型的な
転送制御を表す図である。本図において、最下欄のＣＨ
0 ，ＣＨ1 …ＣＨ127 は、転送データが占有するチャネ
ル（ＣＨ）であり、例えば１フレーム中１２８チャネル
が存在する。これら１２８チャネルの各々が有するチャ
ネル長は、タイムスロット（ＴＳ）によって規定され
る。これらタイムスロットはいわば時間尺度であって、
各タイムスロットは例えばＢ１，Ｂ２……Ｂ８の如く８
ビット構成であり、各ビットは最上欄に示す基本クロッ
クＢ・ＣＫに完全に同期している。そして、これら一連
のタイムスロット（ＴＳ0 ，ＴＳ1 ……ＴＳ127 ）は、
フレームを１単位としてフレームクロックＦ・ＣＫに同
期しながら繰り返し現れる。
転送制御を表す図である。本図において、最下欄のＣＨ
0 ，ＣＨ1 …ＣＨ127 は、転送データが占有するチャネ
ル（ＣＨ）であり、例えば１フレーム中１２８チャネル
が存在する。これら１２８チャネルの各々が有するチャ
ネル長は、タイムスロット（ＴＳ）によって規定され
る。これらタイムスロットはいわば時間尺度であって、
各タイムスロットは例えばＢ１，Ｂ２……Ｂ８の如く８
ビット構成であり、各ビットは最上欄に示す基本クロッ
クＢ・ＣＫに完全に同期している。そして、これら一連
のタイムスロット（ＴＳ0 ，ＴＳ1 ……ＴＳ127 ）は、
フレームを１単位としてフレームクロックＦ・ＣＫに同
期しながら繰り返し現れる。
【０００３】かくの如く、時分割多重モードでの典型的
な転送制御は、１チャネル（ＣＨ）を１タイムスロット
（ＴＳ）に一対一に対応させて、データの転送を行うと
いうものである。すなわち、１２８個の加入者端末と交
換機との間でやりとりされるデータは、各加入者端末対
応に割り当てられた１２８個のチャネルを、１２８個の
タイムスロットに同期して周期的に占有しながら転送さ
れる。
な転送制御は、１チャネル（ＣＨ）を１タイムスロット
（ＴＳ）に一対一に対応させて、データの転送を行うと
いうものである。すなわち、１２８個の加入者端末と交
換機との間でやりとりされるデータは、各加入者端末対
応に割り当てられた１２８個のチャネルを、１２８個の
タイムスロットに同期して周期的に占有しながら転送さ
れる。
【０００４】
【発明が解決しようとする課題】上述した典型的な時分
割多重モードによるデータ転送制御によって、各加入者
端末と交換機間のデータの転送は支障なく行えており何
ら不都合はない。しかしながら近年における加入者端末
の多様化や各加入者が要求するサービスの高度化に対処
するためには、従来の常識を打破した新規な手法に基づ
く転送制御が必要となる。
割多重モードによるデータ転送制御によって、各加入者
端末と交換機間のデータの転送は支障なく行えており何
ら不都合はない。しかしながら近年における加入者端末
の多様化や各加入者が要求するサービスの高度化に対処
するためには、従来の常識を打破した新規な手法に基づ
く転送制御が必要となる。
【０００５】したがって本発明は、全く新規な手法をベ
ースにした、交換機における転送制御方法およびその装
置を提供することを目的とするものである。
ースにした、交換機における転送制御方法およびその装
置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】図１は本発明に係る方法
の基本的なモードを表す図である。本図中、Ｂ・ＣＫ，
Ｆ・ＣＫ，ＴＳ0 ，ＴＳ1 ，ＣＨ0 ，ＣＨ1 の意味は前
述したとおりである。本発明の特徴を表しているのは
（5)欄である。この（5)欄によれば、タイムスロットの
ＴＳ0 およびＴＳ1 にまたがる１つのチャネルＣＨ0 に
よりデータ転送が行われることが分かる。すなわち従来
のチャネル長の２倍でデータ転送が行われる。
の基本的なモードを表す図である。本図中、Ｂ・ＣＫ，
Ｆ・ＣＫ，ＴＳ0 ，ＴＳ1 ，ＣＨ0 ，ＣＨ1 の意味は前
述したとおりである。本発明の特徴を表しているのは
（5)欄である。この（5)欄によれば、タイムスロットの
ＴＳ0 およびＴＳ1 にまたがる１つのチャネルＣＨ0 に
よりデータ転送が行われることが分かる。すなわち従来
のチャネル長の２倍でデータ転送が行われる。
【０００７】要するに各チャネル（ＣＨ）に対し、各チ
ャネルが占有すべきチャネル長を可変に割り付けるので
ある。したがって、本図の（4)欄に示す如く、ＴＳ0 −
ＣＨ 0 、ＴＳ1 −ＣＨ1 という典型的な割付けをするこ
とも自由である。図２は本発明に係る装置の原理構成を
表すブロック図である。本図において、通信制御装置
は、チャネル指定部１１、チャネル長決定部１２、チャ
ネルクロック生成部１３及びチャネル割付部１４からな
る。
ャネルが占有すべきチャネル長を可変に割り付けるので
ある。したがって、本図の（4)欄に示す如く、ＴＳ0 −
ＣＨ 0 、ＴＳ1 −ＣＨ1 という典型的な割付けをするこ
とも自由である。図２は本発明に係る装置の原理構成を
表すブロック図である。本図において、通信制御装置
は、チャネル指定部１１、チャネル長決定部１２、チャ
ネルクロック生成部１３及びチャネル割付部１４からな
る。
【０００８】チャネル指定部１１は、交換機に入力され
た各データがいずれのチャネルＣＨを占有して転送され
るべきかを指定し、チャネル長決定部１２は、指定され
た各チャネルが占有すべきチャネル長を決定し、チャネ
ルクロック生成部１３は、隣接するチャネル間の区切り
を表すチャネルクロックＣＨ・ＣＫを、チャネル指定部
１１によって指定されたチャネル毎に、チャネル長決定
部１２によって決定されたチャネル長に同期させて生成
し、チャネル割付部１４は、チャネルクロックＣＨ・Ｃ
Ｋを受信し、該チャネルクロックの変化点毎に、指定さ
れたチャネルを順次、対応する各データに割り付けて転
送する。
た各データがいずれのチャネルＣＨを占有して転送され
るべきかを指定し、チャネル長決定部１２は、指定され
た各チャネルが占有すべきチャネル長を決定し、チャネ
ルクロック生成部１３は、隣接するチャネル間の区切り
を表すチャネルクロックＣＨ・ＣＫを、チャネル指定部
１１によって指定されたチャネル毎に、チャネル長決定
部１２によって決定されたチャネル長に同期させて生成
し、チャネル割付部１４は、チャネルクロックＣＨ・Ｃ
Ｋを受信し、該チャネルクロックの変化点毎に、指定さ
れたチャネルを順次、対応する各データに割り付けて転
送する。
【０００９】
【作用】上記のとおり、任意のチャネルに任意の回線速
度を割り当て、したがってフレーム中に異なるデータ転
送速度の信号を混在可能とする。
度を割り当て、したがってフレーム中に異なるデータ転
送速度の信号を混在可能とする。
【００１０】
【実施例】第１実施例としては、少なくとも１つのチャ
ネルに２以上のタイムスロットを割り付ける。図３は本
発明に係る方法の第１実施例を表す図である。この様子
は既に図１の（5)欄にも示されており、図３によれば、
さらに１番目のチャネルＣＨ1 に２連続のタイムスロッ
トＴＳ2 およびＴＳ3 が割り付けられている。
ネルに２以上のタイムスロットを割り付ける。図３は本
発明に係る方法の第１実施例を表す図である。この様子
は既に図１の（5)欄にも示されており、図３によれば、
さらに１番目のチャネルＣＨ1 に２連続のタイムスロッ
トＴＳ2 およびＴＳ3 が割り付けられている。
【００１１】第２実施例としては、各タイムスロットが
予め定めた一定個数のビット列からなるとき、少なくと
も１つのチャネルに、１ビットまたは該一定個数のビッ
ト列より少ない複数個の連続ビットを割り付ける。図４
は本発明に係る方法の第２実施例を表す図である。本図
の（3)欄および（5)欄に示すように、１つのチャネルＣ
Ｈ0 に２連続ビットＢ１およびＢ２を割り付けており、
また他のチャネルＣＨ1 に１ビットＢ１を割り付けた例
を示している。
予め定めた一定個数のビット列からなるとき、少なくと
も１つのチャネルに、１ビットまたは該一定個数のビッ
ト列より少ない複数個の連続ビットを割り付ける。図４
は本発明に係る方法の第２実施例を表す図である。本図
の（3)欄および（5)欄に示すように、１つのチャネルＣ
Ｈ0 に２連続ビットＢ１およびＢ２を割り付けており、
また他のチャネルＣＨ1 に１ビットＢ１を割り付けた例
を示している。
【００１２】第３実施例としては、少なくとも２つのチ
ャネルに、それぞれ１ビットまたは複数個の連続ビット
を割り付け、少なくとも１つのタイムスロットを複数の
チャネルが時分割で占有する。図５は本発明に係る方法
の第３実施例を表す図である。０番目のチャネルＣＨ 0
が２連続ビットＢ１およびＢ２を、１番目のチャネルＣ
Ｈ1 が１ビットＢ３を、２番目のチャネルＣＨ2 が５連
続ビットＢ４→Ｂ８を占有している例を示す。
ャネルに、それぞれ１ビットまたは複数個の連続ビット
を割り付け、少なくとも１つのタイムスロットを複数の
チャネルが時分割で占有する。図５は本発明に係る方法
の第３実施例を表す図である。０番目のチャネルＣＨ 0
が２連続ビットＢ１およびＢ２を、１番目のチャネルＣ
Ｈ1 が１ビットＢ３を、２番目のチャネルＣＨ2 が５連
続ビットＢ４→Ｂ８を占有している例を示す。
【００１３】第４実施例としては、各タイムスロットが
予め定めた一定個数のビット列からなるとき、少なくと
も１つのチャネルに、１タイムスロットと、これに引き
続くタイムスロット内の第１ビットまたは該第１ビット
に続く該一定個数のビット列より少ない複数個の連続ビ
ットとを連続して割り付ける。図６は本発明に係る方法
の第４実施例を表す図である。本図では、０番目のチャ
ネルＣＨ0 に対し、タイムスロットＴＳ0 とこれに引き
続くタイムスロットＴＳ1 内の連続２ビット（Ｂ１，Ｂ
２）とを割り付けた例を示す。つまり連続１０ビットが
割り付けられている。なお、ＴＳ0 に引き続くＴＳ1 内
のビットは、第１ビットＢ１のみが割り付けられる場合
（連続９ビットの割付け）もある。
予め定めた一定個数のビット列からなるとき、少なくと
も１つのチャネルに、１タイムスロットと、これに引き
続くタイムスロット内の第１ビットまたは該第１ビット
に続く該一定個数のビット列より少ない複数個の連続ビ
ットとを連続して割り付ける。図６は本発明に係る方法
の第４実施例を表す図である。本図では、０番目のチャ
ネルＣＨ0 に対し、タイムスロットＴＳ0 とこれに引き
続くタイムスロットＴＳ1 内の連続２ビット（Ｂ１，Ｂ
２）とを割り付けた例を示す。つまり連続１０ビットが
割り付けられている。なお、ＴＳ0 に引き続くＴＳ1 内
のビットは、第１ビットＢ１のみが割り付けられる場合
（連続９ビットの割付け）もある。
【００１４】第５実施例としては、各タイムスロットが
予め定めた一定個数のビット列からなるとき、少なくと
も１つのチャネルに、２以上の連続タイムスロットと、
これらに引き続くタイムスロット内の第１ビットまたは
該第１ビットに続く該一定個数のビット列より少ない複
数個の連続ビットとを連続して割り付ける。図７は本発
明に係る方法の第５実施例を表す図である。本図では０
番目のチャネルＣＨ0 に、２連続のタイムスロットＴＳ
0 およびＴＳ1 と、これに引き続くタイムスロットＴＳ
2 内の２連続ビットＢ１およびＢ２とを連続して割り付
ける例を示す。なおＴＳ2 内のビットは第１ビットＢ１
のみの場合もある。
予め定めた一定個数のビット列からなるとき、少なくと
も１つのチャネルに、２以上の連続タイムスロットと、
これらに引き続くタイムスロット内の第１ビットまたは
該第１ビットに続く該一定個数のビット列より少ない複
数個の連続ビットとを連続して割り付ける。図７は本発
明に係る方法の第５実施例を表す図である。本図では０
番目のチャネルＣＨ0 に、２連続のタイムスロットＴＳ
0 およびＴＳ1 と、これに引き続くタイムスロットＴＳ
2 内の２連続ビットＢ１およびＢ２とを連続して割り付
ける例を示す。なおＴＳ2 内のビットは第１ビットＢ１
のみの場合もある。
【００１５】以上の各実施例において、可変のチャネル
長を得るための一実現例として、隣接するチャネル間の
区切りを表すチャネルクロックＣＨ・ＣＫを生成し、チ
ャネルクロックＣＨ・ＣＫの変化点毎に複数のチャネル
を順次割り付ける。そしてチャネルクロックの各変化点
を、外部から指定される割付情報に従って定める。この
割付情報は、各加入者端末によって予め固定的にまたは
各データの転送に際して適応的に指定する。加入者端末
の機種が不変の場合には、交換局との間で取決めにより
予め固定的に、使用チャネルと割付けチャネル長とを定
める。
長を得るための一実現例として、隣接するチャネル間の
区切りを表すチャネルクロックＣＨ・ＣＫを生成し、チ
ャネルクロックＣＨ・ＣＫの変化点毎に複数のチャネル
を順次割り付ける。そしてチャネルクロックの各変化点
を、外部から指定される割付情報に従って定める。この
割付情報は、各加入者端末によって予め固定的にまたは
各データの転送に際して適応的に指定する。加入者端末
の機種が不変の場合には、交換局との間で取決めにより
予め固定的に、使用チャネルと割付けチャネル長とを定
める。
【００１６】加入者端末の機種が複数ある場合には、各
機種毎の所要のデータ転送速度に応じて、交換局に対し
適応的に割付けチャネル長を指定する。この場合におけ
る割付情報は、制御情報通信手段を用いて、交換局に随
時送信する。図８は本発明が適用される交換システムの
一例を示す図である。本図において参照番号３０が、本
発明が主として適用される交換機であり、各加入者端末
２０との間でデータの転送を行う。他方、交換機３０
は、電気／光（Ｅ／Ｏ）および光／電気（Ｏ／Ｅ）の変
換器を介してネットワーク網ＮＷに接続する。
機種毎の所要のデータ転送速度に応じて、交換局に対し
適応的に割付けチャネル長を指定する。この場合におけ
る割付情報は、制御情報通信手段を用いて、交換局に随
時送信する。図８は本発明が適用される交換システムの
一例を示す図である。本図において参照番号３０が、本
発明が主として適用される交換機であり、各加入者端末
２０との間でデータの転送を行う。他方、交換機３０
は、電気／光（Ｅ／Ｏ）および光／電気（Ｏ／Ｅ）の変
換器を介してネットワーク網ＮＷに接続する。
【００１７】この交換機３０内で本発明の実施に直接関
係するのはブロックＳＰＲＣ、すなわち通信処理制御部
（Signalig PRocessing Controller) であり、主として
この中に図２の構成要素が形成される。このＳＰＲＣ等
は共通部（COMMON) として多数の加入者端末によって共
用され、Ｄチャネルの制御を行う。監視等のＣチャネル
制御は、ブロックＤＩＳＣ(DIgital Subscriber Contro
ller) によって行われ、上記ＳＰＲＣと共に多重／分離
部（ＭＵＸ／ＤＭＵＸ）に接続される。
係するのはブロックＳＰＲＣ、すなわち通信処理制御部
（Signalig PRocessing Controller) であり、主として
この中に図２の構成要素が形成される。このＳＰＲＣ等
は共通部（COMMON) として多数の加入者端末によって共
用され、Ｄチャネルの制御を行う。監視等のＣチャネル
制御は、ブロックＤＩＳＣ(DIgital Subscriber Contro
ller) によって行われ、上記ＳＰＲＣと共に多重／分離
部（ＭＵＸ／ＤＭＵＸ）に接続される。
【００１８】このＭＵＸ／ＤＭＵＸはブロックＬＣＯＭ
(Ｌine ＣＯＭmon)に接続する。ＬＣＯＭは各加入者カ
ードの多重・分離を行う、いわゆる集線部である。この
ＬＣＯＭは、各加入者端末対応のブロックＰ−ＤＬＣ
（Per-line DigitalLine Circuit)を介して、各加入者
端末２０に接続する。この他、ブロック SWITCH はディ
ジタル交換部、ブロックＣＰＵは交換制御全般を司る中
央処理部、ブロックＭＡＣＨはネットワークＮＷ側との
間で通信制御を行うための部分である。またＭＥＭはメ
モリである。
(Ｌine ＣＯＭmon)に接続する。ＬＣＯＭは各加入者カ
ードの多重・分離を行う、いわゆる集線部である。この
ＬＣＯＭは、各加入者端末対応のブロックＰ−ＤＬＣ
（Per-line DigitalLine Circuit)を介して、各加入者
端末２０に接続する。この他、ブロック SWITCH はディ
ジタル交換部、ブロックＣＰＵは交換制御全般を司る中
央処理部、ブロックＭＡＣＨはネットワークＮＷ側との
間で通信制御を行うための部分である。またＭＥＭはメ
モリである。
【００１９】上記通信処理制御部ＳＰＲＣは、上記のよ
うにＤチャネル制御を行い、実際には個々のブロックＰ
−ＤＬＣにおけるＨＤＬＣ（High level Data Link Con
troller)部と連係する。すなわち、各加入者端末に対す
るＨＤＬＣ機能についてはＰ−ＤＬＣ側と機能分担し、
ＳＰＲＣとしては各Ｐ−ＤＬＣとのインタフェース制御
およびＤＭＡ（Direct Memory Access) 処理を行う。
うにＤチャネル制御を行い、実際には個々のブロックＰ
−ＤＬＣにおけるＨＤＬＣ（High level Data Link Con
troller)部と連係する。すなわち、各加入者端末に対す
るＨＤＬＣ機能についてはＰ−ＤＬＣ側と機能分担し、
ＳＰＲＣとしては各Ｐ−ＤＬＣとのインタフェース制御
およびＤＭＡ（Direct Memory Access) 処理を行う。
【００２０】図９は図８のブロックＳＰＲＣに関するシ
ステム構成図である。ただし、本図の構成は周知であ
り、ＳＰＲＣのシステム構成の一例を示すに過ぎない。
ＳＰＲＣが回線側と接続する部分にはＨＤＬＣ部とＤＭ
ＡＣ（ＤＭＡ Controller)部が形成される。加入者端末
より受信データがあると、このＨＤＬＣ部はＣＰＵに対
し Hold(一時停止）要求を出し、メモリ（ＲＡＭ）への
データ転送を行う。なお、このHold要求に対しては、Ho
ld AK (Acknowledge) が返るのを待って、データ転送を
開始する。このとき、上記受信データはＦＩＦＯ (Firs
t-In First-Out) へ順次取り込まれている。なお、この
ＦＩＦＯ以外のメモリ（図示せず）をＣＰＵが書込み／
読出すときにチップセレクトＣＳが印加される。また図
中の Intは割込みであり、回線異常等が発生したときに
出力される。
ステム構成図である。ただし、本図の構成は周知であ
り、ＳＰＲＣのシステム構成の一例を示すに過ぎない。
ＳＰＲＣが回線側と接続する部分にはＨＤＬＣ部とＤＭ
ＡＣ（ＤＭＡ Controller)部が形成される。加入者端末
より受信データがあると、このＨＤＬＣ部はＣＰＵに対
し Hold(一時停止）要求を出し、メモリ（ＲＡＭ）への
データ転送を行う。なお、このHold要求に対しては、Ho
ld AK (Acknowledge) が返るのを待って、データ転送を
開始する。このとき、上記受信データはＦＩＦＯ (Firs
t-In First-Out) へ順次取り込まれている。なお、この
ＦＩＦＯ以外のメモリ（図示せず）をＣＰＵが書込み／
読出すときにチップセレクトＣＳが印加される。また図
中の Intは割込みであり、回線異常等が発生したときに
出力される。
【００２１】図１０は図９における回線接続部分の構成
例を示す図である。この図９に示す回線接続部分は、Ｌ
ＳＩとして構成したとき、図１０に示すように、ＨＤＬ
Ｃ部とＤＭＡＣ部に大別される。図１０において、ＴＸ
は送信系、すなわち各加入者端末へデータを送信する系
を表し、ＲＸは受信系、すなわち各加入者端末からデー
タを受信する系を表す。またＦＩＦＯは、図９に示した
ＦＩＦＯであり、データを一時格納する。ＦＩＦＯコン
トロールは、ＦＩＦＯのリードカウンタおよびライトカ
ウンタである。またＲＱ・ＦＩＦＯは、ＴＸコントロー
ルおよびＲＸコントロールからの要求（REQUEST)を保持
する。ＴＸコントロールは“０”インサーション、フラ
グ検出等、ＲＸコントロールは“０”デリート、フラグ
検出等、ＨＤＬＣのフォーマットの形成を行う。これら
ＴＸおよびＲＸコントロールにはチャネルレジスタが接
続しており、各チャネル（ＣＨ）毎の情報レジスタとし
て働く。情報とは、例えば現在入力中のデータのビット
数や、該ビット列の“１”連続の数等である。
例を示す図である。この図９に示す回線接続部分は、Ｌ
ＳＩとして構成したとき、図１０に示すように、ＨＤＬ
Ｃ部とＤＭＡＣ部に大別される。図１０において、ＴＸ
は送信系、すなわち各加入者端末へデータを送信する系
を表し、ＲＸは受信系、すなわち各加入者端末からデー
タを受信する系を表す。またＦＩＦＯは、図９に示した
ＦＩＦＯであり、データを一時格納する。ＦＩＦＯコン
トロールは、ＦＩＦＯのリードカウンタおよびライトカ
ウンタである。またＲＱ・ＦＩＦＯは、ＴＸコントロー
ルおよびＲＸコントロールからの要求（REQUEST)を保持
する。ＴＸコントロールは“０”インサーション、フラ
グ検出等、ＲＸコントロールは“０”デリート、フラグ
検出等、ＨＤＬＣのフォーマットの形成を行う。これら
ＴＸおよびＲＸコントロールにはチャネルレジスタが接
続しており、各チャネル（ＣＨ）毎の情報レジスタとし
て働く。情報とは、例えば現在入力中のデータのビット
数や、該ビット列の“１”連続の数等である。
【００２２】上記ＨＤＬＣ部に連係するＤＭＡＣ部にお
いて、ＤＭＡ制御論理部は、図９のメモリＲＡＭに対す
るＤＭＡ転送におけるアドレスインクリメントや転送バ
イト数の指定を行う。それらの情報は、レジスタファイ
ルに格納される。また、シーケンスコントロールは、Ｄ
ＭＡＣ部およびＨＤＬＣ部全体のシーケンスを管理す
る。
いて、ＤＭＡ制御論理部は、図９のメモリＲＡＭに対す
るＤＭＡ転送におけるアドレスインクリメントや転送バ
イト数の指定を行う。それらの情報は、レジスタファイ
ルに格納される。また、シーケンスコントロールは、Ｄ
ＭＡＣ部およびＨＤＬＣ部全体のシーケンスを管理す
る。
【００２３】図１０の構成は、既存のＬＳＩレイアウト
を示すものであるが、本発明の方法を実施するにはこの
ＬＳＩにさらに外付けＬＳＩを付加することになる。図
１１は本発明に係る転送制御装置の外観を示す図であ
る。右側のＬＳＩは既存のＬＳＩであり、その内容は図
１０で説明したとおりである。本発明を実施するにはこ
のＬＳＩに、図中、左側の外付ＬＳＩが必要である。
を示すものであるが、本発明の方法を実施するにはこの
ＬＳＩにさらに外付けＬＳＩを付加することになる。図
１１は本発明に係る転送制御装置の外観を示す図であ
る。右側のＬＳＩは既存のＬＳＩであり、その内容は図
１０で説明したとおりである。本発明を実施するにはこ
のＬＳＩに、図中、左側の外付ＬＳＩが必要である。
【００２４】図２に示した転送制御装置は機能ブロック
で表したものであるが、実際には図１１に示す２つのＬ
ＳＩで実現される。外付けＬＳＩの主体はカウンタとＲ
ＡＭで構成できる。このカウンタは基本クロックＢ・Ｃ
Ｋをカウントしており、現在データが各フレームのどの
タイムスロットのどのビットにあるかを示す。つまり時
間スケールを形成する。上記ＲＡＭはこの時間スケール
を受けて、チャネルクロックＣＨ・ＣＫや、どのチャネ
ル（ＣＨ）に占有させるかを指定するＣＨ指定信号を出
力する。チャネル割付けが予め固定なら、このＲＡＭは
ＲＯＭで構成する。
で表したものであるが、実際には図１１に示す２つのＬ
ＳＩで実現される。外付けＬＳＩの主体はカウンタとＲ
ＡＭで構成できる。このカウンタは基本クロックＢ・Ｃ
Ｋをカウントしており、現在データが各フレームのどの
タイムスロットのどのビットにあるかを示す。つまり時
間スケールを形成する。上記ＲＡＭはこの時間スケール
を受けて、チャネルクロックＣＨ・ＣＫや、どのチャネ
ル（ＣＨ）に占有させるかを指定するＣＨ指定信号を出
力する。チャネル割付けが予め固定なら、このＲＡＭは
ＲＯＭで構成する。
【００２５】図１２は図１１の装置の動作を説明するタ
イムチャートである。受信データｎについてのチャネル
指定はａ、同様にｎ＋１はｂ、ｎ＋２はｃ、ｎ＋３はｄ
……である。ａ＝ＣＨ0 ，ｂ＝ＣＨ1 ，ｃ＝ＣＨ2 ……
であったり、ａ＝ＣＨ0 ，ｂ＝ＣＨ0 ，ｃ＝ＣＨ0 ，ｄ
＝ＣＨ1 であったりする。一方、送信データ側について
も同様で、送信データｍ，ｍ＋１，ｍ＋２，ｍ＋３……
についてのチャネル指定は、ｗ，ｘ，ｙ，ｚ……であ
る。ｗ，ｘ，ｙ，ｚ……がフレキシブルにチャネル割付
けされることは、上記の受信データの場合と同じであ
る。ただし、送信データの場合、図示のように時間的な
ずれがある。受信のときは受信データに対応する割付情
報は、即座に判明する。なぜなら、受信データに対応す
る加入者端末は呼設定時に分かっているからである。と
ころが、送信データの場合は、図８のディジタル交換部
SWITCH で交換処理され、どの加入者端末と呼を設定す
るか決まるまでチャネル割付けは決まらない。この間の
タイムラグが上記の時間的なずれとなって表れる。
イムチャートである。受信データｎについてのチャネル
指定はａ、同様にｎ＋１はｂ、ｎ＋２はｃ、ｎ＋３はｄ
……である。ａ＝ＣＨ0 ，ｂ＝ＣＨ1 ，ｃ＝ＣＨ2 ……
であったり、ａ＝ＣＨ0 ，ｂ＝ＣＨ0 ，ｃ＝ＣＨ0 ，ｄ
＝ＣＨ1 であったりする。一方、送信データ側について
も同様で、送信データｍ，ｍ＋１，ｍ＋２，ｍ＋３……
についてのチャネル指定は、ｗ，ｘ，ｙ，ｚ……であ
る。ｗ，ｘ，ｙ，ｚ……がフレキシブルにチャネル割付
けされることは、上記の受信データの場合と同じであ
る。ただし、送信データの場合、図示のように時間的な
ずれがある。受信のときは受信データに対応する割付情
報は、即座に判明する。なぜなら、受信データに対応す
る加入者端末は呼設定時に分かっているからである。と
ころが、送信データの場合は、図８のディジタル交換部
SWITCH で交換処理され、どの加入者端末と呼を設定す
るか決まるまでチャネル割付けは決まらない。この間の
タイムラグが上記の時間的なずれとなって表れる。
【００２６】図１３は図１２の動作の一部を装置イメー
ジで表す図である。ＨＤＬＣ部やＤＭＡＣ部は既に説明
したとおりである。最後に数値例を示しておく。第１実
施例（図３）において、１フレームが１msとすると、チ
ャネルＣＨ0 はタイムスロットＴＳ0 およびＴＳ1 を占
有するので、１ms間に１６ビットを処理することにな
る。これは１６Ｋbps のデータ転送に相当する。この場
合、他のチャネルが仮に４タイムスロットを占有したと
すると、３２Ｋbps のデータ転送が可能である。したが
って、異なる速度のデータを混在して扱うことが可能と
なる。逆に言えば回線速度に対する制約がなくなる。ま
た、途中でデータ転送速度を変更することもできる。
ジで表す図である。ＨＤＬＣ部やＤＭＡＣ部は既に説明
したとおりである。最後に数値例を示しておく。第１実
施例（図３）において、１フレームが１msとすると、チ
ャネルＣＨ0 はタイムスロットＴＳ0 およびＴＳ1 を占
有するので、１ms間に１６ビットを処理することにな
る。これは１６Ｋbps のデータ転送に相当する。この場
合、他のチャネルが仮に４タイムスロットを占有したと
すると、３２Ｋbps のデータ転送が可能である。したが
って、異なる速度のデータを混在して扱うことが可能と
なる。逆に言えば回線速度に対する制約がなくなる。ま
た、途中でデータ転送速度を変更することもできる。
【００２７】第２実施例（図４）において、Ｂ１→Ｂ８
が６４Ｋbps データであるとすると、チャネルＣＨ0 は
１６Ｋbps データを、チャネルＣＨ1 は８Ｋbps データ
を転送することになる。
が６４Ｋbps データであるとすると、チャネルＣＨ0 は
１６Ｋbps データを、チャネルＣＨ1 は８Ｋbps データ
を転送することになる。
【００２８】
【発明の効果】以上説明したように本発明によれば、任
意のチャネルが任意の速度でデータの転送を行うことが
でき、したがって転送自由度の高い交換網が実現され
る。
意のチャネルが任意の速度でデータの転送を行うことが
でき、したがって転送自由度の高い交換網が実現され
る。
【図１】本発明に係る方法の基本的なモードを表す図で
ある。
ある。
【図２】本発明に係る装置の原理構成を表すブロック図
である。
である。
【図３】本発明に係る方法の第１実施例を表す図であ
る。
る。
【図４】本発明に係る方法の第２実施例を表す図であ
る。
る。
【図５】本発明に係る方法の第３実施例を表す図であ
る。
る。
【図６】本発明に係る方法の第４実施例を表す図であ
る。
る。
【図７】本発明に係る方法の第５実施例を表す図であ
る。
る。
【図８】本発明が適用される交換システムの一例を示す
図である。
図である。
【図９】図８のブロックＳＰＲＣに関するシステム構成
図である。
図である。
【図１０】図９における回線接続部分の構成例を示す図
である。
である。
【図１１】本発明に係る転送制御装置の外観を示す図で
ある。
ある。
【図１２】図１１の装置の動作を説明するタイムチャー
トである。
トである。
【図１３】図１２の動作の一部を装置イメージで表す図
である。
である。
【図１４】時分割多重モードの典型的な転送制御を表す
図である。
図である。
１１…チャネル指定部 １２…チャネル長決定部 １３…チャネルクロック生成部 １４…チャネル割付部 ＣＨ・ＣＫ…チャネルクロック Ｂ・ＣＫ…基本クロック Ｆ・ＣＫ…フレームクロック ＣＨ…チャネル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 ３０３ Ｂ 8843−5Ｋ (72)発明者 高野 良次 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 奈良 隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 畑野 隆司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 森田 義雄 神奈川県横浜市港北区新横浜三丁目９番18 号 富士通コミユニケーシヨン・システム ズ株式会社内
Claims (10)
- 【請求項１】 一連のタイムスロットを配分して形成さ
れた複数のチャネルを時分割多重モードで占有しなが
ら、配下の複数の加入者端末との間でデータの転送を行
う交換機において、 各前記チャネルに対し、各該チャネルが占有すべきチャ
ネル長を可変に割り付けて前記データの転送を行うこと
を特徴とする交換機における転送制御方法。 - 【請求項２】 少なくとも１つの前記チャネルに、２以
上の連続した前記タイムスロットを割り付ける請求項１
に記載の転送制御方法。 - 【請求項３】 各前記タイムスロットが予め定めた一定
個数のビット列からなるとき、少なくとも１つの前記チ
ャネルに、１ビットまたは該一定個数のビット列より少
ない複数個の連続ビットを割り付ける請求項１に記載の
転送制御方法。 - 【請求項４】 少なくとも２つの前記チャネルの各々
に、前記１ビットまたは前記複数個の連続ビットを割り
付け、少なくとも１つの前記タイムスロットを複数の前
記チャネルが時分割で占有する請求項３に記載の転送制
御方法。 - 【請求項５】 各前記タイムスロットが予め定めた一定
個数のビット列からなるとき、少なくとも１つの前記チ
ャネルに、１タイムスロットと、これに引き続くタイム
スロット内の第１ビットまたは該第１ビットに続く該一
定個数のビット列より少ない複数個の連続ビットとを連
続して割り付ける請求項１に記載の転送制御方法。 - 【請求項６】 各前記タイムスロットが予め定めた一定
個数のビット列からなるとき、少なくとも１つの前記チ
ャネルに、２以上の連続タイムスロットと、これらに引
き続くタイムスロット内の第１ビットまたは該第１ビッ
トに続く該一定個数のビット列より少ない複数個の連続
ビットとを連続して割り付ける請求項１に記載の転送制
御方法。 - 【請求項７】 隣接する前記チャネル間の区切りを表す
チャネルクロックを生成し、該チャネルクロックの変化
点毎に複数の該チャネルを順次割り付ける請求項１に記
載の転送制御方法。 - 【請求項８】 前記チャネルクロックの各変化点を、外
部から指定される割付情報に従って定める請求項７に記
載の転送制御方法。 - 【請求項９】 前記割付情報が、各前記加入者端末によ
って予め固定的にまたは各前記データの転送に際して適
応的に指定される請求項８に記載の転送制御方法。 - 【請求項１０】 前記交換機に入力された各データがい
ずれの前記チャネルを占有して転送されるべきかを指定
するチャネル指定部（１１）と、 指定された各該チャネルが占有すべき前記チャネル長を
決定するチャネル長決定部（１２）と、 隣接する前記チャネル間の区切りを表すチャネルクロッ
クを、前記チャネル指定部（１１）によって指定された
チャネル毎に、前記チャネル長決定部（１２）によって
決定されたチャネル長に同期させて生成するチャネルク
ロック生成部（１３）と、 前記チャネルクロックを受信し、該チャネルクロックの
変化点毎に、前記の指定されたチャネルを順次、対応す
る各前記データに割り付けて転送するチャネル割付部
（１４）とからなることを特徴とする交換機における転
送制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249121A JPH0591081A (ja) | 1991-09-27 | 1991-09-27 | 交換機における転送制御方法およびその装置 |
| CA002079010A CA2079010C (en) | 1991-09-27 | 1992-09-24 | Data transfer system including exchange |
| DE69219976T DE69219976T2 (de) | 1991-09-27 | 1992-09-28 | Datenübertragungs- und Datenaustauschsystem |
| EP92116581A EP0534493B1 (en) | 1991-09-27 | 1992-09-28 | Data transfer system including exchange |
| US08/307,109 US5553066A (en) | 1991-09-27 | 1994-09-16 | Data transfer system including exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249121A JPH0591081A (ja) | 1991-09-27 | 1991-09-27 | 交換機における転送制御方法およびその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0591081A true JPH0591081A (ja) | 1993-04-09 |
Family
ID=17188255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3249121A Pending JPH0591081A (ja) | 1991-09-27 | 1991-09-27 | 交換機における転送制御方法およびその装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5553066A (ja) |
| EP (1) | EP0534493B1 (ja) |
| JP (1) | JPH0591081A (ja) |
| CA (1) | CA2079010C (ja) |
| DE (1) | DE69219976T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8792496B2 (en) | 2009-03-26 | 2014-07-29 | Nec Corporation | Multiplexing transmission system, multiplexing apparatus, demultiplexing apparatus and a multiplexing transmission system |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI100212B (fi) * | 1995-03-06 | 1997-10-15 | Nokia Telecommunications Oy | Suurinopeuksinen datasiirto matkaviestinverkoissa |
| FI100211B (fi) * | 1995-03-06 | 1997-10-15 | Nokia Telecommunications Oy | Suurinopeuksinen datasiirto matkaviestinverkoissa |
| US5668807A (en) * | 1995-11-30 | 1997-09-16 | Motorola, Inc. | Synchronization of transparent TDM superchannels |
| JPH118644A (ja) * | 1996-11-21 | 1999-01-12 | Yazaki Corp | 送信装置、受信装置、通信装置、通信方法、及び通信システム |
| US6249526B1 (en) * | 1997-06-30 | 2001-06-19 | Intel Corporation | Versatile time division multiple access slot assignment unit |
| US6167466A (en) * | 1997-07-09 | 2000-12-26 | Texas Instruments Incorporated | Multi-channel serial port with programmable features |
| GB2331659A (en) * | 1997-11-21 | 1999-05-26 | Ericsson Telefon Ab L M | Resource reservation |
| US6330251B1 (en) * | 1998-05-30 | 2001-12-11 | Alcatel Canada Inc. | Method and apparatus for data extraction from a bit stream |
| FI106998B (fi) | 1999-01-15 | 2001-05-15 | Nokia Mobile Phones Ltd | Bittinopeuden ohjaus multimedialaitteessa |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3632882A (en) * | 1970-05-15 | 1972-01-04 | Gen Datacomm Ind Inc | Synchronous programable mixed format time division multiplexer |
| DE2262933C3 (de) * | 1972-12-22 | 1982-01-07 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Übertragung verschiedenartiger Nachrichtensignale in einem Zeitmultiplexübertragungssystem |
| JPS54114030A (en) * | 1978-02-25 | 1979-09-05 | Nippon Telegr & Teleph Corp <Ntt> | Digital multiple conversion system |
| DE3001417C2 (de) * | 1980-01-16 | 1982-01-28 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Belegung von Zeitschlitzen eines Zeitmultiplexsystems mit dynamischen Multiplexern |
| CA1229435A (en) * | 1983-12-23 | 1987-11-17 | Northern Telecom Limited | Demultiplexer for bit oriented protocol data link control |
| CA1309519C (en) * | 1987-03-17 | 1992-10-27 | Antonio Cantoni | Transfer of messages in a multiplexed system |
| US4852089A (en) * | 1987-10-01 | 1989-07-25 | Data General Corporation | Methods and apparatus for allocating time slots and fragments on communications lines between adjacent nodes in a high granularity switching system |
| US5029163A (en) * | 1988-03-18 | 1991-07-02 | At&T Bell Laboratories | Synchronous protocol data formatter |
| JPH01286695A (ja) * | 1988-05-13 | 1989-11-17 | Fujitsu Ltd | 可変長チャネル識別方式 |
| JPH01286697A (ja) * | 1988-05-13 | 1989-11-17 | Fujitsu Ltd | サブレート転送方式 |
| US4987570A (en) * | 1989-02-09 | 1991-01-22 | Data General Corporation | Methods and apparatus for performing time interleaved multiplexed rate adaptation for sub-rate channels in a digital data communication system |
| US5005170A (en) * | 1990-01-09 | 1991-04-02 | At&T Bell Laboratories | Multi-rate multiplexing arrangement efficiently utilizing multiplexed channel bandwidth |
-
1991
- 1991-09-27 JP JP3249121A patent/JPH0591081A/ja active Pending
-
1992
- 1992-09-24 CA CA002079010A patent/CA2079010C/en not_active Expired - Fee Related
- 1992-09-28 DE DE69219976T patent/DE69219976T2/de not_active Expired - Fee Related
- 1992-09-28 EP EP92116581A patent/EP0534493B1/en not_active Expired - Lifetime
-
1994
- 1994-09-16 US US08/307,109 patent/US5553066A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8792496B2 (en) | 2009-03-26 | 2014-07-29 | Nec Corporation | Multiplexing transmission system, multiplexing apparatus, demultiplexing apparatus and a multiplexing transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69219976T2 (de) | 1997-10-16 |
| EP0534493B1 (en) | 1997-05-28 |
| CA2079010C (en) | 1999-02-16 |
| US5553066A (en) | 1996-09-03 |
| CA2079010A1 (en) | 1993-03-28 |
| DE69219976D1 (de) | 1997-07-03 |
| EP0534493A2 (en) | 1993-03-31 |
| EP0534493A3 (en) | 1993-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI74573C (fi) | Digitalomkopplingselement med flera portar. | |
| US4965787A (en) | Methods and apparatus for multiplexing sub-rate channels in a digital data communication system | |
| US4987570A (en) | Methods and apparatus for performing time interleaved multiplexed rate adaptation for sub-rate channels in a digital data communication system | |
| EP0119218A4 (en) | MASS / INTERACTIVE SWITCHING SYSTEM. | |
| JPH02291745A (ja) | フォーマット・コンバータ | |
| EP0282267A3 (en) | Adaptive digital network interface | |
| JPH0591081A (ja) | 交換機における転送制御方法およびその装置 | |
| WO1996024993A1 (en) | Method and apparatus for transmitting data isochronously at a rate less than the isochronous data rate | |
| EP0419750B1 (en) | Distribution mechanism for establishing communications between user interfaces of a communication system | |
| RU2105421C1 (ru) | Схема передачи-приема сигнальных данных системы коммутации цифровой сети комплексного обслуживания | |
| JPH06205475A (ja) | サブレート制御チャネル交換方式 | |
| EP0578994B1 (en) | Method and apparatus for connecting auxiliary devices to a digital telephone | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| JPH021670A (ja) | 通信パスの割り付け方法 | |
| JPH09219689A (ja) | 電子交換機の通話路系装置とタイムスロット割付方法 | |
| JP2588226B2 (ja) | 時分割多重装置 | |
| FI61260B (fi) | Foerfarande i ett dataoeverfoeringssystem foer mottagning och saendning av datastroemmar i multiplexkanaler | |
| JP3115067B2 (ja) | シグナリングデータ伝送方式 | |
| KR19990061454A (ko) | 프로세서와 디바이스들 간의 통신 장치 | |
| JP2888286B2 (ja) | 回線設定装置 | |
| JPH01293033A (ja) | 時分割多重化装置 | |
| JPH0621994A (ja) | 通信制御装置 | |
| CA2054742A1 (en) | Digital signal multiplexer | |
| KR960701571A (ko) | 스위칭장치 배열(switching equipment arrangement) | |
| JPH11340939A (ja) | 制御信号伝送方法及びｓｄｈ多重化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010508 |