CN112597097A - 一种pxie接口的adc数据采集卡及其应用方法、介质 - Google Patents

一种pxie接口的adc数据采集卡及其应用方法、介质 Download PDF

Info

Publication number
CN112597097A
CN112597097A CN202011606547.8A CN202011606547A CN112597097A CN 112597097 A CN112597097 A CN 112597097A CN 202011606547 A CN202011606547 A CN 202011606547A CN 112597097 A CN112597097 A CN 112597097A
Authority
CN
China
Prior art keywords
adc
clock
pxie
module
data acquisition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011606547.8A
Other languages
English (en)
Other versions
CN112597097B (zh
Inventor
张孝飞
李清石
刘强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Scientific Research Institute Co Ltd
Original Assignee
Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Inspur Hi Tech Investment and Development Co Ltd filed Critical Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority to CN202011606547.8A priority Critical patent/CN112597097B/zh
Publication of CN112597097A publication Critical patent/CN112597097A/zh
Application granted granted Critical
Publication of CN112597097B publication Critical patent/CN112597097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

本说明书实施例公开了一种PXIE接口的ADC数据采集卡及其应用方法、介质。PXIE接口的ADC数据采集卡包括：FPGA模块、ADC模块、时钟同步模块；所述ADC模块将收到的模拟信号转化为数字信号；所述FPGA模块接收所述ADC模块输入的所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；所述时钟同步模块将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生所述FPGA模块工作需要的时钟和所述ADC模块需要的采样时钟。

Description

一种PXIE接口的ADC数据采集卡及其应用方法、介质
技术领域
本发明涉及量子通信技术领域，尤其涉及一种PXIE接口的ADC数据采集卡及其应用方法、介质。
背景技术
在目前搭建的量子测控系统中，任意波形发生器(Arbitrary WaveformGenerator，AWG)卡采用PXIE接口的板卡，而模拟数字转换器(Analog to DigitalConverter，ADC)数据采集卡采用PCIE接口的板卡。AWG卡和ADC数据采集卡无法插入同一个PXIE机箱中，要想实现板卡间以及板卡与上位机之间的通信，需要额外的接口，集成性不好，板卡之间以及板卡与上位机之间的通信速度慢。
基于此，需要一种PXIE接口的ADC数据采集卡，将AWG卡和ADC数据采集卡插入同一个PXIE机箱中，集成性好，实现板卡间和板卡与上位机之间的快速通信。
发明内容
本说明书一个或多个实施例提供一种PXIE接口的ADC数据采集卡及其应用方法、介质。用以解决如下技术问题：如何实现将ADC数据采集卡与AWG卡插入同一个PXIE机箱，实现板卡间以及板卡与上位机之间的快速通信。
为解决上述技术问题，本说明书一个或多个实施例是这样实现的：
本说明书一个或多个实施例提供的一种PXIE接口的ADC数据采集卡，包括：
FPGA模块、ADC模块、时钟同步模块；
所述ADC模块将收到的模拟信号转化为数字信号；
所述FPGA模块接收所述ADC模块输入的所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；
所述时钟同步模块将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生所述FPGA模块工作需要的时钟和所述ADC模块需要的采样时钟。
本发明实施例提供一种PXIE接口的ADC数据采集卡，可以实现将PXIE接口的ADC数据采集卡与AWG卡插入同一个机箱，集成性好，可以实现板卡间以及板卡与上位机之间的快速通信。
可选地，所述FPGA模块包括：
ADC控制模块，所述ADC控制模块负责配置外挂的ADC芯片的工作模式。
可选地，所述FPGA模块还包括：
ADC数据处理模块，所述ADC数据处理模块接收并处理所述数字信号，将所述数字信号处理成所述上位机需要的数据类型。
可选地，所述FPGA模块还包括：
PCIE模块，所述PCIE模块在在所述FPGA模块内部例化PCIE硬核，负责和上位机进行通信。
可选地，所述FPGA模块还包括：
跨时钟域处理模块，所述跨时钟域模块将各个不同时钟域数据同步。
本发明实施例提供的一种PXIE接口的ADC数据采集卡包括FPGA模块，利用FPGA的可编程性，在FPGA模块内部分为几个单独的模块，实现各部分功能。
可选地，所述铷原子钟接入PXIE机箱后面板的时钟输入接口，将整个所述PXIE机箱内的PXIE接口板卡都同步到所述基准时钟上。
本发明实施例中将整个PXIE机箱内的PXIE接口板卡都同步到所述基准时钟上，保证时钟同步，以便能够从接收到的数据波形中正确恢复出数据，减少出错概率。
可选地，所述ADC模块包括两片所述ADC芯片，每个所述ADC芯片含有两个通道，最高采样率为1.5Gsps，精度为8bit。
本说明书一个或多个实施例提供的一种PXIE接口的ADC数据采集卡的应用方法，包括：
在PXIE机箱内部插入一个AWG板卡和PXIE接口的ADC数据采集卡，将铷原子钟输出接入所述PXIE机箱后面板的时钟输入接口；
将所述PXIE机箱和所述铷原子钟通电，在所述铷原子钟的lock信号点亮后，通过所述上位机控制所述AWG板卡发送任意波形，将所述AWG板卡的输出接入到所述PXIE接口的ADC数据采集卡的输入端；
通过所述上位机将所述PXIE接口的ADC数据采集卡采集到的数据通过软件还原成波形，查看发送波形和还原波形是否一样。
可选地，所述AWG板卡与所述PXIE接口的ADC数据采集卡通过GTH交换板卡经背板连线进行通信。
本说明书一个或多个实施例提供的一种非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：
将收到的模拟信号转化为数字信号；
接收所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；
将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生工作时钟和采样时钟。
本发明实施例提供的一种PXIE接口的ADC数据采集卡通过FPGA模块例化PCIE硬核，实现和ADC数据采集卡与上位机进行数据通信，可以与AWG卡插入同一个PXIE机箱，集成性好，可以通过timing槽上的GTH交换板卡通过背板连线快速通信。
附图说明
为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本说明书一个或多个实施例提供的一种PXIE接口的ADC数据采集卡框图。
具体实施方式
本说明书实施例提供一种PXIE接口的ADC数据采集卡及其应用方法、介质。
为了使本技术领域的人员更好地理解本说明书中的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本说明书实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
本说明书一个或多个实施例提供的一种PXIE接口的ADC数据采集卡通过FPGA模块例化PCIE硬核，实现和ADC数据采集卡与上位机进行数据通信，可以与AWG卡插入同一个PXIE机箱，集成性好，可以通过timing槽上的GTH交换板卡通过背板连线快速通信。
以下结合附图，详细说明本说明书各实施例提供的技术方案。
PXIE机箱的核心仍然是PCI总线，但是额外增加了时钟和同步触发总线，增加的时钟和同步触发信号使其在测量、通信、工业自动化等领域拥有更大的优势。PXIExpress相对于PXI机箱最显著改进和优势就在于它融入PCIExpress的特点，采用串行传输，点到点的中心拓扑结构。
本说明书一个或多个实施例第一方面提供了一种PXIE接口的ADC数据采集卡，图1为本说明书一个或多个实施例提供的一种PXIE接口的ADC数据采集卡框图。如图所示，PXIE接口的ADC数据采集卡插入PXIE背板，也就是PXIE机箱，PXIE接口的ADC数据采集卡主要包括FPGA模块、ADC模块、时钟同步模块。
根据本说明书的一个或多个实施例，ADC模块将收到的模拟信号转化为数字信号，模拟信号是信号源发送的，信号源可以为AWG板卡，将AWG板卡的输出端接入ADC数据采集卡的输入端。FPGA模块接收ADC模块输入的数字信号，对数字信号进行处理，将处理后的数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析。时钟同步模块将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生FPGA模块工作需要的时钟和ADC模块需要的采样时钟。
在本说明书的一个或多个实施例中，PXIE接口的ADC数据采集卡应用于PXIE机箱，可以理解的是，PXIE机箱可以为KEYSIGHT的M9019，具备出色的灵活性，兼容性和性能。
在本说明书的一个或多个实施例中外部铷原子钟可以为10MHZ铷原子钟。
在本说明书的一个或多个实施例中，FPGA模块包括ADC控制模块，ADC控制模块负责配置外挂的ADC芯片的工作模式。
在本说明书一个或多个实施例，ADC芯片的工作模式可以为普通模式和外扩模式。
在本说明书的一个或多个实施例中，FPCA模块还包括ADC数据处理模块，ADC数据处理模块接收并处理数字信息，将数字信号处理成上位机需要的数据类型。
根据本说明书的具体实施例，设置ADC数据处理模块，处理ADC模块将采集到的模拟信号装换为的数字信号，由于上位机不能直接处理ADC模块的数字信号，通过ADC数据处理模块的处理生成上位机需要的数据类型便于ADC数据采集卡与上位机之间的通信。
在本说明书的一个或多个实施例中，FPGA模块还包括PCIE模块，PCIE模块在FPGA模块内部例化PCIE硬核，负责和上位机进行通信。
可以理解的是，在ADC数据处理模块将数字信号处理为上位机需要的数据类型之后由例化的PCIE硬核负责和上位机进行通信。
在FPGA逻辑设计中通常是一个大的模块包含一个或多个功能字块，通过模块调用或陈伟模块例化的方式来实习子模块和高层模块的连接，有利于简化每一个模块的代码，易于维护和修改。
在本说明书的一个或多个实施例中，例化PCIE硬核为例化IP核。PXIExpress融入了PCIExpress的特点，能够实现ADC数据采集卡与上位机之间的通信。
在本说明书的一个或多个实施例中，FPGA模块还包括跨时钟域处理模块，跨时钟域处理模块将各个不同时钟域数据同步。
在本说明书的一个或多个实施例中，有可能存在不同的时钟域，提供跨时钟域处理模块，将不同时钟域的数据进行数据同步。
在本说明书的一个或多个实施例中，铷原子钟接入PXIE机箱后面板的时钟输入接口，将整个PXIE机箱内的PXIE接口板卡都同步到基准时钟上。
在本说明书的一个或多个实施例中，铷原子钟可以为10MHZ的铷原子钟，将10MHZ的铷原子钟接入PXIE机箱后面板的时钟输入接口，将整个PXIE机箱内的PXIE接口板卡都同步到10MHZ上。
在本说明书的一个或多个实施例中，ADC模块包括两片ADC芯片，每个ADC芯片含有两个通道，最高采样率为1.5Gsps，精度为8bit。
可以理解的是，在本说明书的一个或多个实施例中，ADC模块集成的两个ADC芯片中每个ADC芯片有两个通道，ADC模块有四通道，并带有时钟同步功能。时钟同步是采用一个成品的芯片和外部10MHZ铷原子钟进行同步。ADC模块包括两片ADC芯片，每个ADC芯片含有两个通道，最高采样率为1.5Gsps，精度为8bit，仅为本说明书中的一个具体实施例，不做具体限定。在另外的实施例中，ADC模块可以集成四个ADC芯片，每个ADC芯片有四个ADC芯片，最高采用率和精度可根据具体需要具体选择。
本说明书的一个或多个实施例提供的一种PXIE接口的ADC数据采集卡可以保证ADC数据采集卡的各通道时钟同步采样，可以与AWG等PXIE接口的板卡插入同一个PXIE机箱，与上位机进行通信，集成性好。可以通过timing槽上的GTH交换板卡通过背板连线快速通信。
本说明书的一个或多个实施例第二方面提供了一种PXIE接口的ADC数据采集卡的应用方法，方法包括：
在PXIE机箱内部插入一个AWG板卡和PXIE接口的ADC数据采集卡，将铷原子钟输出接入PXIE机箱后面板的时钟输入接口；
将PXIE机箱和铷原子钟通电，在铷原子钟的lock信号点亮后，通过上位机控制AWG板卡发送任意波形，将AWG板卡的输出接入到PXIE接口的ADC数据采集卡的输入端；
通过上位机将PXIE接口的ADC数据采集卡采集到的数据通过软件还原成波形，查看发送波形和还原波形是否一样。
在本说明书的一个或多个实施例中，AWG板卡与PXIE接口的ADC数据采集卡通过GTH交换板卡经背板连线进行通信。GTH交换板卡在timing槽上。
具体而言，PXIE机箱可以为M9019，在PXIE机箱内部插入一个AWG板卡和PXIE接口的ADC数据采集卡，将10MHZ铷原子钟输出接入PXIE机箱后面板的时钟输入接口，将PXIE机箱和10MHZ铷原子钟通电，在10MZH铷原子钟的lock信号点亮后，PXIE机箱内部各板卡都同步到10MHZ上。
通过上位机控制AWG板卡发送任意波形，将AWG板卡的输出接入到PXIE接口的ADC数据采集卡的输入端，ADC数据采集卡以固定采样频率采集AWG板卡发送的任意波形，AWG板卡发送的任意波形为模拟信号，ADC数据采集卡将模拟信号转换为数字信号，并对数字信号进行处理，处理成上位机需要的数据类型。
PXIE接口的ADC数据采集卡与上位机进行通信，将处理后的数据发送给上位机，上位机在接收到数据后，通过相关软件将数据还原成波形，查看发送波形和还原的波形是否一样。
本说明书的一个或多个实施例提供一种PXIE接口的ADC数据采集卡的应用方法，通过与AWG等PXIE接口的板卡插入同一个PXIE机箱，实现了板卡之间的快速通信，以及ADC数据采集卡与上位机之间的通信，能够快速判断AWG发送的波形与上位机还原的波形是否一致，实现量子芯片的快速反馈功能。
基于同样的思路，本说明书一个或多个实施例还提供了一种非易失性计算机存储介质，存储计算机可执行指令，所述计算机可执行指令设置为：
将收到的模拟信号转化为数字信号；
接收所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；
将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生工作时钟和采样时钟。
上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
以上所述仅为本说明书的一个或多个实施例而已，并不用于限制本说明书。对于本领域技术人员来说，本说明书的一个或多个实施例可以有各种更改和变化。凡在本说明书的一个或多个实施例的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本说明书的权利要求范围之内。

Claims (10)

1.一种PXIE接口的ADC数据采集卡，其特征在于，包括：FPGA模块、ADC模块、时钟同步模块；
所述ADC模块将收到的模拟信号转化为数字信号；
所述FPGA模块接收所述ADC模块输入的所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；
所述时钟同步模块将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生所述FPGA模块工作需要的时钟和所述ADC模块需要的采样时钟。
2.根据权利要求1所述的ADC数据采集卡，其特征在于，所述FPGA模块包括：
ADC控制模块，所述ADC控制模块负责配置外挂的ADC芯片的工作模式。
3.根据权利要求1所述的ADC数据采集卡，其特征在于，所述FPGA模块还包括：
ADC数据处理模块，所述ADC数据处理模块接收并处理所述数字信号，将所述数字信号处理成所述上位机需要的数据类型。
4.根据权利要求1所述的ADC数据采集卡，其特征在于，所述FPGA模块还包括：
PCIE模块，所述PCIE模块在在所述FPGA模块内部例化PCIE硬核，负责和上位机进行通信。
5.根据权利要求1所述的ADC数据采集卡，其特征在于，所述FPGA模块还包括：
跨时钟域处理模块，所述跨时钟域模块将各个不同时钟域数据同步。
6.根据权利要求1所述的ADC数据采集卡，其特征在于，包括：
所述铷原子钟接入PXIE机箱后面板的时钟输入接口，将整个所述PXIE机箱内的PXIE接口板卡都同步到所述基准时钟上。
7.根据权利要求1所述的ADC数据采集卡，其特征在于，所述ADC模块包括两片所述ADC芯片，每个所述ADC芯片含有两个通道，最高采样率为1.5Gsps，精度为8bit。
8.一种应用权利要求1-7任一项所述的PXIE接口的ADC数据采集卡的方法，其特征在于，包括：
在PXIE机箱内部插入一个AWG板卡和PXIE接口的ADC数据采集卡，将铷原子钟输出接入所述PXIE机箱后面板的时钟输入接口；
将所述PXIE机箱和所述铷原子钟通电，在所述铷原子钟的lock信号点亮后，通过所述上位机控制所述AWG板卡发送任意波形，将所述AWG板卡的输出接入到所述PXIE接口的ADC数据采集卡的输入端；
通过所述上位机将所述PXIE接口的ADC数据采集卡采集到的数据通过软件还原成波形，查看发送波形和还原波形是否一样。
9.根据权利要求8所述的方法，其特征在于，包括：
所述AWG板卡与所述PXIE接口的ADC数据采集卡通过GTH交换板卡经背板连线进行通信。
10.一种非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：
将收到的模拟信号转化为数字信号；
接收所述数字信号，对所述数字信号进行处理，将处理后的所述数字信号通过满足PCIE协议的PXIE接口送到上位机进行数据解析；
将时钟芯片和外部铷原子钟提供的基准时钟进行同步，产生工作时钟和采样时钟。
CN202011606547.8A 2020-12-28 2020-12-28 一种基于adc数据采集卡的通信系统及其应用方法、介质 Active CN112597097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011606547.8A CN112597097B (zh) 2020-12-28 2020-12-28 一种基于adc数据采集卡的通信系统及其应用方法、介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011606547.8A CN112597097B (zh) 2020-12-28 2020-12-28 一种基于adc数据采集卡的通信系统及其应用方法、介质

Publications (2)

Publication Number Publication Date
CN112597097A true CN112597097A (zh) 2021-04-02
CN112597097B CN112597097B (zh) 2022-11-22

Family

ID=75204172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011606547.8A Active CN112597097B (zh) 2020-12-28 2020-12-28 一种基于adc数据采集卡的通信系统及其应用方法、介质

Country Status (1)

Country Link
CN (1) CN112597097B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113379055A (zh) * 2021-05-17 2021-09-10 山东浪潮科学研究院有限公司 一种应用于量子测控系统中数据采集卡及数据采集方法
CN113705821A (zh) * 2021-08-24 2021-11-26 山东浪潮科学研究院有限公司 一种基于pcie的adc板卡实现波形绘制的方法、设备及介质
CN114281254A (zh) * 2021-12-16 2022-04-05 中国兵器装备集团自动化研究所有限公司 一种多路数据采集存储系统

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012062207A1 (zh) * 2010-11-11 2012-05-18 国网电力科学研究院 基于铷振荡器的标准频率与时间调整方法
CN102520609A (zh) * 2011-12-16 2012-06-27 四川省电力公司通信自动化中心 多功能电力系统时间同步校验仪
CN102521182A (zh) * 2011-11-23 2012-06-27 华南师范大学 一种可扩展多通道并行实时数据采集装置和方法
US20140122915A1 (en) * 2012-10-30 2014-05-01 National Instruments Corporation Backplane Clock Synchronization
US8923463B1 (en) * 2013-08-29 2014-12-30 Xilinx, Inc. Offset calibration and adaptive channel data sample positioning
CN206147602U (zh) * 2016-08-18 2017-05-03 四川赛狄信息技术有限公司 一种基于fpga的信号处理卡装置
US20170207931A1 (en) * 2016-01-19 2017-07-20 National Instruments Corporation Channel Sounding Techniques
CN108062055A (zh) * 2017-12-29 2018-05-22 陕西海泰电子有限责任公司 一种基于光纤的PXIe控制器远距离控制系统及方法
CN108667483A (zh) * 2018-05-22 2018-10-16 电子科技大学 一种用于宽带信号的收发装置
CN110007635A (zh) * 2019-05-09 2019-07-12 中国人民解放军32181部队 模拟数字信号混合同步采集系统
CN110445493A (zh) * 2019-06-27 2019-11-12 中国科学技术大学 一种基于fpga tdc的数据采集同步装置及方法
CN110488718A (zh) * 2019-09-03 2019-11-22 哈尔滨工业大学 超多通道全同步数据采集系统
CN110708324A (zh) * 2019-10-14 2020-01-17 山东浪潮人工智能研究院有限公司 一种实现fpga板卡间点对点通信方法及系统
CN111460648A (zh) * 2020-03-30 2020-07-28 国网福建省电力有限公司电力科学研究院 一种电力系统电磁暂态实时仿真数据通信方法
CN111707852A (zh) * 2020-06-29 2020-09-25 济南浪潮高新科技投资发展有限公司 多通道波形发生器信号同步方法、装置、设备及存储介质
CN111796240A (zh) * 2020-07-08 2020-10-20 济南浪潮高新科技投资发展有限公司 一种相控阵雷达系统高精度同步方法
CN111880603A (zh) * 2020-07-27 2020-11-03 济南浪潮高新科技投资发展有限公司 多机箱反馈结果控制触发同步方法、装置、设备及介质

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012062207A1 (zh) * 2010-11-11 2012-05-18 国网电力科学研究院 基于铷振荡器的标准频率与时间调整方法
CN102521182A (zh) * 2011-11-23 2012-06-27 华南师范大学 一种可扩展多通道并行实时数据采集装置和方法
CN102520609A (zh) * 2011-12-16 2012-06-27 四川省电力公司通信自动化中心 多功能电力系统时间同步校验仪
US20140122915A1 (en) * 2012-10-30 2014-05-01 National Instruments Corporation Backplane Clock Synchronization
US8923463B1 (en) * 2013-08-29 2014-12-30 Xilinx, Inc. Offset calibration and adaptive channel data sample positioning
US20170207931A1 (en) * 2016-01-19 2017-07-20 National Instruments Corporation Channel Sounding Techniques
CN206147602U (zh) * 2016-08-18 2017-05-03 四川赛狄信息技术有限公司 一种基于fpga的信号处理卡装置
CN108062055A (zh) * 2017-12-29 2018-05-22 陕西海泰电子有限责任公司 一种基于光纤的PXIe控制器远距离控制系统及方法
CN108667483A (zh) * 2018-05-22 2018-10-16 电子科技大学 一种用于宽带信号的收发装置
CN110007635A (zh) * 2019-05-09 2019-07-12 中国人民解放军32181部队 模拟数字信号混合同步采集系统
CN110445493A (zh) * 2019-06-27 2019-11-12 中国科学技术大学 一种基于fpga tdc的数据采集同步装置及方法
CN110488718A (zh) * 2019-09-03 2019-11-22 哈尔滨工业大学 超多通道全同步数据采集系统
CN110708324A (zh) * 2019-10-14 2020-01-17 山东浪潮人工智能研究院有限公司 一种实现fpga板卡间点对点通信方法及系统
CN111460648A (zh) * 2020-03-30 2020-07-28 国网福建省电力有限公司电力科学研究院 一种电力系统电磁暂态实时仿真数据通信方法
CN111707852A (zh) * 2020-06-29 2020-09-25 济南浪潮高新科技投资发展有限公司 多通道波形发生器信号同步方法、装置、设备及存储介质
CN111796240A (zh) * 2020-07-08 2020-10-20 济南浪潮高新科技投资发展有限公司 一种相控阵雷达系统高精度同步方法
CN111880603A (zh) * 2020-07-27 2020-11-03 济南浪潮高新科技投资发展有限公司 多机箱反馈结果控制触发同步方法、装置、设备及介质

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
刘鸣等: "双通道5 GS/s高速数据采集卡设计", 《信息技术与网络安全》 *
张金龙等: "多模导航模拟器时间同步控制系统设计与实现", 《计算机测量与控制》 *
王红亮等: "基于JESD204B协议的数据采集接口设计与实现", 《电测与仪表》 *
陈曦等: "多通道高速相参同步数据采集与存储系统设计", 《电子测量技术》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113379055A (zh) * 2021-05-17 2021-09-10 山东浪潮科学研究院有限公司 一种应用于量子测控系统中数据采集卡及数据采集方法
CN113705821A (zh) * 2021-08-24 2021-11-26 山东浪潮科学研究院有限公司 一种基于pcie的adc板卡实现波形绘制的方法、设备及介质
CN113705821B (zh) * 2021-08-24 2023-06-30 山东浪潮科学研究院有限公司 一种基于pcie的adc板卡实现波形绘制的方法、设备及介质
CN114281254A (zh) * 2021-12-16 2022-04-05 中国兵器装备集团自动化研究所有限公司 一种多路数据采集存储系统

Also Published As

Publication number Publication date
CN112597097B (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
CN112597097B (zh) 一种基于adc数据采集卡的通信系统及其应用方法、介质
CN111835497B (zh) 一种基于fpga的光纤数据传输精确时间同步方法
CN209489030U (zh) 主控机箱和电力电子控制系统
CN112306146B (zh) 一种多pxie机箱内awg板卡输出波形同步的装置及方法
CN107171728B (zh) 1b4b与曼彻斯特编码的正向、反向传输方法及装置、系统
CN108337582B (zh) 基于现场可编程门阵列的时分复用交换系统
CN112306932B (zh) 一种接口协议复用的方法及芯片
CN112350795B (zh) 数据的传输方法和装置、存储介质、电子装置
CN111313869B (zh) 一种千兆以太网收发器的时钟切换电路
CN102541797B (zh) 一种支持多种主机接口的实现方法及其系统
CN110928813B (zh) 一种基于双spi输出低频同步信号的系统及其方法
CN111026590B (zh) 接口电路的数据验证方法及平台
CN110471881B (zh) 一种实现多个从设备与spi主设备快速通讯方法
CN106294260B (zh) 数据从异步总线输出到同步总线的方法
CN220254495U (zh) Io接口置换电路及其接口电路
CN115575792B (zh) 一种多背板架构的ate测试设备
CN114003543B (zh) 一种高速串行总线时钟补偿方法及系统
CN110737625B (zh) 实现PXIe测控板卡模块中DAC同步的系统及方法
CN220137680U (zh) 一种支持异步通信接口的仿真器
CN101364213B (zh) 数据存取系统
CN211352181U (zh) 一种基于fpga的多通道da信号同步装置
CN111736655B (zh) 一种应用于时钟芯片的配置方法
CN214795620U (zh) 一种四通道12GSaps任意波形发生模块
US11002695B2 (en) Magnetic resonance spectrometer and control apparatus for magnetic resonance spectrometer based on FPGA
CN116743150A (zh) Io接口置换电路及其接口电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221031

Address after: 250101 building S02, 1036 Chaochao Road, high tech Zone, Jinan City, Shandong Province

Applicant after: Shandong Inspur Scientific Research Institute Co.,Ltd.

Address before: Floor 6, Chaochao Road, Shandong Province

Applicant before: JINAN INSPUR HIGH-TECH TECHNOLOGY DEVELOPMENT Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant