CN116743150A - Io接口置换电路及其接口电路 - Google Patents
Io接口置换电路及其接口电路 Download PDFInfo
- Publication number
- CN116743150A CN116743150A CN202310836558.2A CN202310836558A CN116743150A CN 116743150 A CN116743150 A CN 116743150A CN 202310836558 A CN202310836558 A CN 202310836558A CN 116743150 A CN116743150 A CN 116743150A
- Authority
- CN
- China
- Prior art keywords
- data selector
- output
- circuit
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006467 substitution reaction Methods 0.000 claims description 4
- 101150018075 sel-2 gene Proteins 0.000 description 21
- 238000010586 diagram Methods 0.000 description 17
- 238000004891 communication Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100427503 Human herpesvirus 6A (strain GS) U30 gene Proteins 0.000 description 1
- 101100449159 Human herpesvirus 6A (strain GS) U47 gene Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供了一种IO接口置换电路以及包括其的IO接口电路,所述IO接口置换电路包括:第一IO端口和第二IO端口,其被配置为用于分别接收串行数据SDATA信号和串行时钟SCLK信号中的一个;第一数据选择器和第二数据选择器,其被配置为分别根据第二选择信号和第一选择信号将第一IO端口数据和第二IO端口数据输出到其输出端;第一脉冲扩展电路和第二脉冲扩展电路,其被配置为对所述第一数据选择器和第二数据选择器的输出进行信号扩展;第一锁存器和第二锁存器,其被配置为用于分别接收所述第一脉冲扩展电路和第一脉冲扩展电路的输出,并且根据控制信号来执行锁存以输出第一选择信号和第二选择信号;以及计数器,其被配置为用于输出控制信号。
Description
技术领域
本发明涉及本发明涉及模拟集成电路设计领域,更具体地说,涉及一种IO接口置换电路以及包括其的IO接口电路。
背景技术
移动行业处理器接口(MIPI,Mobile Industry Processor Interface)是一个由移动设备厂商联合组成的非营利性组织,其致力于为移动设备提供一系列标准化的接口和规范,包括硬件接口、软件接口、通信协议等。MIPI电路常用于移动设备领域,如智能手机、平板电脑、智能手表、车载娱乐等。MIPI电路的特点是高速、低功耗、可靠性高,具有极佳的抗干扰性能。射频前端(RFFE,RF Front-End)是MIPI中的一种协议,其是一种用于控制射频前端(RF front-end)组件的接口协议。射频前端是指手机中用于无线通信的前端电路部分,包括滤波器、放大器、开关、天线等。RFFE协议主要用于控制这些组件的开关、增益、频率选择等操作,实现对射频信号的控制和调整。在RFFE MIPI协议中,主设备(Master)和从设备(Slave)是两种不同的设备,图1是示出了MIPI RFFE中主设备(Master)和从设备(Slave)的关系的示意图。如图1所示,主设备通常是控制器或者处理器,它们通过RFFE总线向从设备发送控制命令,以控制从设备的工作。从设备可以是各种类型的设备,如射频前端模块(RF front-end module)、功放器件(Power Amplifier,PA)等。在RFFE MIPI系统中,Master和Slave之间是一种主从关系,也就是Master通过RFFE总线对Slave进行控制,而Slave只能在Master的控制下工作。Master和Slave之间的通信采用了MIPI协议,Master通过发送特定的命令和数据包来控制Slave的工作,Slave则通过发送响应数据包来向Master返回响应结果。这样,Master就可以通过RFFE总线控制多个Slave设备,从而实现对整个RFFE系统的控制。总的来说,Master和Slave在RFFE MIPI系统中是一种主从关系,Master控制着整个系统的运行,而Slave则被动地接受Master的控制,执行相应的命令和操作。
在RFFE MIPI协议中,VIO、SDATA和SCLK是RFFE总线上的三个信号线,它们分别代表:电压输入/输出信号(VIO,VoltageInput/Output),用于连接RFFE总线和Master设备的电源电压;串行数据信号(SDATA,Serial Data),用于在Master和Slave之间传输控制命令和数据信息;串行时钟信号(SCLK,Serial Clock),用于同步Master和Slave之间的数据传输,保证数据传输的正确性和稳定性。这三个信号线是RFFE MIPI协议中非常重要的组成部分,它们共同构成了RFFE总线,实现了Master和Slave之间的通信和控制。SDATA和SCLK信号线是密切相关的,它们之间的关系是同步的。具体来说,Master在向Slave发送数据时,会根据SCLK的时钟脉冲来产生相应的数据位,并通过SDATA进行传输。Slave在接收到数据时,也会根据SCLK的时钟脉冲来确定数据的传输速率和传输时序,并通过SDATA进行数据接收。因此,SDATA和SCLK信号线之间的同步关系是RFFE MIPI协议中非常重要的一部分,它保证了Master和Slave之间的数据传输的正确性和可靠性。图2是示出了MIPI电路的示意图。参考图2,MIPI电路包括IO接口电路、数字电路和模拟电路三部分。从设备唯一标识符(USID,Unique Slave Identifier)是MIPI协议中的一种标识符,用于标识MIPI系统中的从设备。每个从设备都需要一个唯一的USID,主设备可以通过USID来选择特定的从设备进行通信。在MIPI中,USID是用于配置和控制从设备的标识符,包括硬件接口、传输协议、寄存器映射等信息。在电路中USID<3:0>=SA<3:0>,从设备地址(SA,Slave Address)用来唯一标识RFFE总线上的每个从设备。在RFFE协议中,每个从设备都必须具有唯一的SA。因此,当主设备需要与从设备进行通信时,必须使用正确的SA来寻址所需的从设备。
在当今的5G手机射频系统中,需要用到多个主天线和副天线,以支持多个频段和多个天线组合方式的通信。因此,为了实现这种天线切换,需要使用多个具有MIPI控制功能的天线开关器件,例如,单极四掷(SP4T)开关器件。这些开关器件通过MIPI总线接口与手机处理器通信,控制不同的天线或滤波器在天线输入和输出之间进行信号切换,这种天线切换技术对于实现高效的5G通信和优化信号强度至关重要。一般的SP4T开关具有1.1x1.1mm的封装尺寸,具有9个引脚。图3是示出了的SP4T开关芯片的引脚示意图。如图3所示。9个引脚包括5个射频引脚
RF1/RF2/RF3/RF4/RFC、一个GND引脚和一组MIPI信号引脚。为了实现在一个手机主板实用多个SP4T天线开关器件的需求,需要每个器件具有唯一的USID,因此需要厂家提供具有不同UISD的芯片。一般厂家的做法是设计多款芯片,每款芯片被配置不同的USID提供给手机厂家使用。对于芯片设计厂家来说,这种做法增加了产品型号和设计成本。对于手机厂家来说,这种做法增加了物料清单(BOM),不利于备货和库存管理。
发明内容
本发明的一方面提供了一种IO接口置换电路,包括数据选择器(MUX)、脉冲扩展电路(Pulse Extended)、D锁存器(D Latch)和计数器(Counter)。在MIPI IO接口电路中应用根据本发明实施例的IO接口置换电路,可以实现SDATA和SCLK的位置置换,并根据IO端口置换信息自动修改芯片的USID,进一步可以实现在一块手机主板上应用两颗相同的芯片。这种方法可为芯片设计厂家带来多项益处,如降低产品型号数量及设计成本等;对于手机厂家而言,该方法有助于优化物料清单BOM,以提升备货及库存管理效率。
本发明的一方面提出了一种IO接口置换电路,包括:第一IO端口和第二IO端口,所述第一IO端口被配置为用于接收串行数据SDATA信号和串行时钟SCLK信号中的一个,并且所述第二IO端口被配置为用于接收串行数据SDATA信号和串行时钟SCLK信号中的另一个;第一数据选择器和第二数据选择器,所述第一数据选择器被配置为以第一IO端口作为所述第一数据选择器输入中的一个并且根据第二选择信号来选择其输入中的一个作为所述第一数据选择器的输出端,所述第二数据选择器被配置为以第二IO端口作为所述第二数据选择器输入中的一个并且根据第一选择信号来选择其输入中的一个作为所述第二数据选择器的输出端;第一脉冲扩展电路和第二脉冲扩展电路,所述第一脉冲扩展电路被配置为连接到第一数据选择器的输出端,并且所述第二脉冲扩展电路被配置为连接到第二数据选择器的输出端,所述第一脉冲扩展电路和第二脉冲扩展电路被配置为分别对所述第一脉冲扩展电路和第二脉冲扩展电路的输入信号扩展其脉冲持续时间;第一锁存器和第二锁存器,所述第一锁存器被配置为用于接收所述第一脉冲扩展电路的输出并且根据控制信号来执行锁存以输出第一选择信号,所述第二锁存器被配置为用于接收所述第二脉冲扩展电路的输出并且根据控制信号来执行锁存以输出第二选择信号;以及计数器,所述计数器被配置为对时钟信号进行计数,并且根据计数器的倒计时时间来输出控制信号。
本发明的另一方面提出了一种IO接口置换电路,其中,所述第一数据选择器被配置为使得第一IO端口连接到所述第一数据选择器的第0输入端,并且所述第一数据选择器的第1输入端接地;所述第二数据选择器被配置为使得第二IO端口连接到所述第二数据选择器的第0输入端,并且所述第二数据选择器的第1输入端接地,并且其中,第一选择信号等于0时,所述第一数据选择器的第0输入端数据传递到所述第一数据选择器的输出端,以及当第一选择信号等于1时,所述第一数据选择器的第1输入端数据传递到所述第一数据选择器输出端;第二选择信号等于0时,所述第二数据选择器的第0输入端数据传递到所述第二数据选择器的输出端,以及当第二选择信号等于1时,所述第二数据选择器的第1输入端数据传递到所述第二数据选择器输出端。
本发明的另一方面提出了一种IO接口置换电路,其中,第一脉冲扩展电路和第二脉冲扩展电路被配置为将其输入信号的脉冲持续时间扩展为大于所述计数器的倒计时时间。
本发明的另一方面提出了一种IO接口置换电路,其中,所述第一锁存器和第二锁存器被配置为D锁存器,其中,所述第一脉冲扩展电路的输出端连接到所述第一锁存器的D输入端,并且所述控制信号连接到所述第一锁存器的E输入端,以输出第一选择信号,并且其中,所述第二脉冲扩展电路的输出端连接到所述第二锁存器的D输入端,并且所述控制信号连接到所述第二锁存器的E输入端,以输出第二选择信号。
本发明的另一方面提出了一种IO接口置换电路,其中,所述串行数据SDATA信号被配置为包括用于指示SDATA信号的数据帧开始的序列开始条件SSC指令。
本发明的另一方面提出了一种包括如上所述的任何一个方面的IO接口置换电路的IO接口电路,包括:IO接口置换电路,其被配置为从第一IO端口和第二IO端口接收信号,并且提供第一选择信号和第二选择信号;第三数据选择器和第四数据选择器,所述第三数据选择器被配置为以第一IO端口作为所述第三数据选择器的输入并且根据第一选择信号来将所述第三数据选择器的输入通过所述第三数据选择器的第0输出端或者第1输出端输出,并且所述第四数据选择器被配置为以第二IO端口作为所述第四数据选择器的输入并且根据第二选择信号来将所述第四数据选择器的输入通过所述第四数据选择器的第0输出端或者第1输出端输出;以及第一缓冲区和第二缓冲区,所述第一缓冲区被配置为从第三数据选择器和第四数据选择器的第0输出端接收信号,并且输出缓冲的串行时钟SCLK信号,并且所述第二缓冲区被配置为从第三数据选择器和第四数据选择器的第1输出端接收信号,并且输出缓冲的串行数据SDATA信号。
本发明的另一方面提出了一种IO接口电路,其中,所述第一缓冲区为第一缓冲器,其被配置为从第三数据选择器和第四数据选择器的第0输出端接收信号,并且输出缓冲的串行时钟SCLK信号。
本发明的另一方面提出了一种IO接口电路,其中,所述第二缓冲区包括第二缓冲器和第三缓冲器,其中,所述第二缓冲器的输入端连接到第三缓冲器的输出端,并且所述第二缓冲器的输出端连接到第三缓冲器的输入端,并且其中,从第三数据选择器和第四数据选择器的第1输出端输出的信号被提供到第三缓冲器的输入端,并且从所述第三缓冲器的输出端输出缓冲的串行时钟SCLK信号。
本发明的另一方面提出了一种IO接口电路,还包括第五数据选择器,所述第五数据选择器被配置为:第一从设备唯一标识符USID被提供到所述第五数据选择器的第0输入端,第二从设备唯一标识符USID被提供到所述第五数据选择器的第1输入端,并且根据第第二选择信号来选择所述第五数据选择器的第0输入端和第1输入端中的一个作为从设备唯一标识符USID输出。
本发明的另一方面提出了一种IO接口电路,其中,所述IO接口置换电路被配置为从所述第一缓冲区接收缓冲的串行时钟SCLK信号。
附图说明
图1是示出了MIPI RFFE中主设备(Master)和从设备(Slave)的关系的示意图;
图2是示出了MIPI电路的示意图;
图3是示出了的SP4T开关芯片的引脚示意图;
图4示出了根据本发明实施例的IO接口置换电路的示意图;
图5是RFFE MIPI协议中写寄存器的指令格式的示意图图;
图6是示出了包括根据本发明实施例的IO接口置换电路的MIPI的IO接口电路的示意图;
图7是示出了根据本发明实施例的当IO1信号被配置为SDATA并且IO2信号被配置为SCLK时,MIPI电路信号的时序关系的示意图;以及
图8是示出了根据本发明实施例的当IO2信号被配置为SDATA并且IO1信号被配置为SCLK时,MIPI电路信号的时序关系的示意图。
具体实施方式
在进行下面的详细描述之前,阐述贯穿本专利文件使用的某些单词和短语的定义可能是有利的。术语“耦接”“连接”及其派生词指两个或多个元件之间的任何直接或间接通信或者连接,而无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的,意思是和/或。短语“与……相关联”及其派生词是指包括、包括在……内、互连、包含、包含在……内、连接或与……连接、耦接或与……耦接、与……通信、配合、交织、并列、接近、绑定或与……绑定、具有、具有属性、具有关系或与……有关系等。术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的,无论是本地的还是远程的。短语“至少一个”,当与项目列表一起使用时,意指可以使用所列项目中的一个或多个的不同组合,并且可能只需要列表中的一个项目。例如,“A、B、C中的至少一个”包括以下组合中的任意一个:A、B、C、A和B、A和C、B和C、A和B和C。
贯穿本专利文件提供了其他特定单词和短语的定义。本领域普通技术人员应该理解,在许多情况下,即使不是大多数情况下,这种定义也适用于这样定义的单词和短语的先前和将来使用。
在本专利文件中,模块的应用组合以及子模块的划分层级仅用于说明,在不脱离本公开的范围内,模块的应用组合以及子模块的划分层级可以具有不同的方式。
图4示出了根据本发明实施例的IO接口置换电路的示意图。参考图4,根据本发明实施例的IO接口置换电路包括:端口IO1、IO2、SCLK_OUT、SEL_1和SEL_2信号。其中,IO1端口和IO2端口分别代表RFFE MIPI协议中的SDATA和SCLK信号,其被配置为可进行互换。端口SCLK_OUT被配置为RFFE MIPI接口电路中的缓冲器输出的SCLK信号。IO接口置换电路还包括:数据选择器1(MUX1)、数据选择器2
(MUX2)、脉冲扩展电路1、脉冲扩展电路2、D锁存器1、D锁存器2和计数器。端口IO1信号连接数据选择器1的第0输入端,数据选择器1的第1输入端接地,数据选择器1受信号SEL_2信号控制,数据选择器1的输出连接到脉冲扩展电路1的输入端,脉冲扩展电路1的输出连接到D锁存器1的输入端D,D锁存器1的输出端Q连接端口SEL_1。端口IO2信号连接数据选择器2的第0输入端,数据选择器2的第1输入端接地,数据选择器2受信号SEL_1信号控制,数据选择器2的输出连接到脉冲扩展电路2的输入端,脉冲扩展电路2的输出连接到D锁存器2的输入端D,D锁存器2的输出端Q连接端口SEL_2。端口SCLK_OUT信号连接到计数器的输入端,计数器的输出端连接控制信号Done,控制信号Done连接到D锁存器1和D锁存器2的E输入端,以控制D锁存器1和D锁存器2的操作。根据本发明实施例的IO接口置换电路可以在MIPIIO接口电路中方便地置换SDATA和SCLK的位置,并根据IO端口置换信息自动修改芯片的USID。这种做法不仅对芯片设计厂家有利,还能减少手机厂家的物料清单BOM,有利于备货和库存管理。
根据本发明的实施例,提出了一种IO接口置换电路,该电路包括:数据选择器(MUX)、脉冲扩展电路(Pulse Extended)、D锁存器(D Latch)和计数器(Counter)。通过根据本发明实施例的IO接口置换电路,在MIPIIO接口电路中,可以置换SDATA和SCLK的位置,并根据IO端口置换信息自动修改芯片的USID,从而进一步可以实现两颗相同的芯片在一块手机主板的应用。
图5是RFFE MIPI协议中写寄存器的指令格式的示意图。参考图5,其示出了在RFFEMIPI协议中SDATA和SCLK的时序图。在其中,序列开始条件(SSC,Sequence StartCondition)指令用于指示SDATA数据帧的开始。在数据传输之前,Master会通过控制SCLK信号的边沿来发送SSC信号,以指示数据传输的开始。在SSC信号之前,SCLK信号不会发送任何数据。因为在MIPI RFFE协议中,数据通信都是以SDATA数据线为主,SCLK时钟线只是用来控制数据的传输速度。在SDATA数据线发送SSC信号之前,SCLK信号不会发送任何数据。
参考回图4,假设IO1信号是SDATA信号,IO2信号是SCLK信号,
则在初始时刻,SDATA和SCLK都是0,脉冲扩展电路1和脉冲扩展电路2的输出为0,SCLK_OUT信号为0,计数器没有工作,Done信号为0,D锁存器1和D锁存器2输出为0,即SEL_1=SEL_2=0。假定当SEL_1=0时,数据选择器2的0输入端数据传递到输出端;并且当SEL_1=1时,数据选择器2的1输入端数据传递到输出端。假定当SEL_2=0时,数据选择器1的0输入端数据传递到输出端;并且当SEL_2=1时,数据选择器1的1输入端数据传递到输出端。如图5所示,在数据传输的时序图中,端口IO1信号是SDATA,首先发出一个“010”的SSC指令,这个脉冲方波信号输入到脉冲展宽电路1中,脉冲方波被展宽后进入D锁存器1,并从D锁存器1的输出端Q输出高电平“1”控制信号SEL_1,控制信号SEL_1控制数据选择器2,使得数据选择器2的1输入端信号,即,地“0”被输出到脉冲扩展电路2,其进一步进入D锁存器2并输出到SEL_2。从而临时得到SEL_1=1以及SEL2_=0,上述两个信号的持续时间由脉冲扩展电路的扩展时间决定。可选择地,其被配置为大于计数器的倒计时时间。
图6是示出了包括根据本发明实施例的IO接口置换电路的MIPI的IO接口电路的示意图。参考图6,IO1端口和IO2端口分别代表RFFE MIPI协议中的SDATA和SCLK信号,并且IO1端口连接到数据选择器3
(MUX3)的输入端,IO1端口连接到数据选择器4(MUX4)的输入端。数据选择器3(MUX3)的0输出端连接到缓冲器1的输入端,数据选择器3(MUX3)的1输出端连接到缓冲器2的输出端和缓冲器3的输入端;并且数据选择器4(MUX4)的0输出端连接到缓冲器1(Buffer1)的输入端,数据选择器4(MUX4)的1输出端连接到缓冲器2(Buffer2)的输出端和缓冲器3(Buffer3)的输入端。缓冲器1的输出端输出时钟信号SCLK_OUT信号,并且缓冲器2的输入端和缓冲器3的输出端连接,并且提供数据信号SDATA_OUT信号。时钟信号SCLK_OUT信号被输入到根据本发明实施例的IO接口置换电路,用作计数器的输入。并且通过根据本发明实施例的IO接口置换电路,信号SEL_1控制数据选择器3(MUX3),并且信号SEL_2控制数据选择器4(MUX4)。此外,MIPI的IO接口电路还包括数据选择器5(MUX5),其中,USID1<3:0>被连接到选择器5(MUX5)0输入端,USID2<3:0>被连接到选择器5(MUX5)1输入端,并且通过信号SEL_2控制数据选择器5(MUX5),以输出相应的USID。
参考图6,当SEL_1=1并且SEL_2=0时,端口IO1的数据被临时传输到缓冲器3,端口IO2的数据被临时传输到缓冲器1,此时端口SCLK_OUT开始输出时钟信号SCLK,图4中的计数器接收到SCLK_OUT信号之后开始倒计时,当达到计数周期时间后,Done信号输出控制信号,此时D锁存器1和D锁存器2被配置为进入保持状态,即,保持SEL_1=1以及SEL_2=0。
图7是示出了根据本发明实施例的当IO1信号被配置为SDATA并且IO2信号被配置为SCLK时,MIPI电路信号的时序关系的示意图。如图7所示,此时SEL_2=0,图6中的数据选择器MUX5被配置为输出USID1<3:0>的数据到MIPI数字核心电路中,MIPI电路中的USID被定义为USID1<3:0>。
当假设IO1信号是SCLK信号,并且IO2信号是SDATA信号时,参考回图4。在初始时刻,SDATA和SCLK都是0,脉冲扩展电路1和脉冲扩展电路2的输出为0,SCLK_OUT信号为0,计数器没有工作,Done信号为0,D锁存器1和D锁存器2输出为0,即,SEL_1=SEL_2=0。假定在SEL_1=0时,数据选择器1的0输入端数据传递到输出端;并且在SEL_1=1时,数据选择器1的1输入端数据传递到输出端。假定在SEL_2=0时,数据选择器2的0输入端数据传递到输出端;并且在SEL_2=1时,数据选择器2的1输入端数据传递到输出端。
参考回图5,在数据传输的时序图中,端口IO2信号是SDATA信号,首先发出一个“010”的SSC指令,这个脉冲方波信号输入到脉冲展宽电路2中,脉冲方波被展宽后进入D锁存器2,并从D锁存器2的输出端Q输出高电平“1”控制信号SEL_2,控制信号SEL_2控制数据选择器1,使得数据选择器1的1输入端信号,即,地“0”输出到脉冲扩展电路1,其进一步进入D锁存器1并输出到SEL_1。从而临时得到SEL_1=0以及SEL2_=1,上述两个信号的持续时间由脉冲扩展电路的扩展时间决定,并且可选择地被配置为大于计数器的倒计时时间。
参考回图6,根据上述描述,当SEL_1=0并且SEL_2=1时,端口IO1的数据被临时传输到缓冲器1,端口IO2的数据被临时传输到缓冲器3,此时端口SCLK_OUT开始输出时钟信号SCLK。
参考图4,在图4中的计数器接收到SCLK_OUT信号之后开始倒计时,当达到计数周期时间后,Done信号输出控制信号,此时D锁存器1和D锁存器2被配置为进入保持状态,即,保持SEL_1=0并且SEL_2=1。
图8是示出了根据本发明实施例的当IO2信号被配置为SDATA并且IO1信号被配置为SCLK时,MIPI电路信号的时序关系的示意图。如图8所示,此时SEL_2=1,图6中的数据选择器MUX5被配置为输出USID2<3:0>的数据到MIPI数字核心电路中,MIPI电路中的USID被定义为USID2<3:0>。
通过上述实施步骤,应用本发明电路,可以置换SDATA和SCLK的位置,并根据IO端口置换信息自动修改芯片的USID,在使用过程中,只需要交换SDATA和SCLK端口的位置,即可实现两颗相同的芯片在一块手机主板的应用。这种方法可以简化电路设计和生产过程,降低成本,提高生产效率。
尽管已经用示例性实施例描述了本公开,但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖落入所附权利要求范围内的这种改变和修改。
本发明中的任何描述都不应被理解为暗示任何特定的元件、步骤或功能是必须包括在权利要求范围内的必要元件。专利主题的范围仅由权利要求限定。
Claims (10)
1.一种IO接口置换电路,包括:
第一IO端口和第二IO端口,所述第一IO端口被配置为用于接收串行数据SDATA信号和串行时钟SCLK信号中的一个,并且所述第二IO端口被配置为用于接收串行数据SDATA信号和串行时钟SCLK信号中的另一个;
第一数据选择器和第二数据选择器,所述第一数据选择器被配置为以第一IO端口作为所述第一数据选择器输入中的一个并且根据第二选择信号来选择其输入中的一个作为所述第一数据选择器的输出端,所述第二数据选择器被配置为以第二IO端口作为所述第二数据选择器输入中的一个并且根据第一选择信号来选择其输入中的一个作为所述第二数据选择器的输出端;
第一脉冲扩展电路和第二脉冲扩展电路,所述第一脉冲扩展电路被配置为连接到第一数据选择器的输出端,并且所述第二脉冲扩展电路被配置为连接到第二数据选择器的输出端,所述第一脉冲扩展电路和第二脉冲扩展电路被配置为分别对所述第一脉冲扩展电路和第二脉冲扩展电路的输入信号扩展其脉冲持续时间;
第一锁存器和第二锁存器,所述第一锁存器被配置为用于接收所述第一脉冲扩展电路的输出并且根据控制信号来执行锁存以输出第一选择信号,所述第二锁存器被配置为用于接收所述第二脉冲扩展电路的输出并且根据控制信号来执行锁存以输出第二选择信号;以及
计数器,所述计数器被配置为对时钟信号进行计数,并且根据计数器的倒计时时间来输出控制信号。
2.根据权利要求1所述的IO接口置换电路,
其中,所述第一数据选择器被配置为使得第一IO端口连接到所述第一数据选择器的第0输入端,并且所述第一数据选择器的第1输入端接地;
所述第二数据选择器被配置为使得第二IO端口连接到所述第二数据选择器的第0输入端,并且所述第二数据选择器的第1输入端接地,并且
其中,第一选择信号等于0时,所述第一数据选择器的第0输入端数据传递到所述第一数据选择器的输出端,以及当第一选择信号等于1时,所述第一数据选择器的第1输入端数据传递到所述第一数据选择器输出端;
第二选择信号等于0时,所述第二数据选择器的第0输入端数据传递到所述第二数据选择器的输出端,以及当第二选择信号等于1时,所述第二数据选择器的第1输入端数据传递到所述第二数据选择器输出端。
3.根据权利要求1所述的IO接口置换电路,其中,第一脉冲扩展电路和第二脉冲扩展电路被配置为将其输入信号的脉冲持续时间扩展为大于所述计数器的倒计时时间。
4.根据权利要求1所述的IO接口置换电路,其中,所述第一锁存器和第二锁存器被配置为D锁存器,
其中,所述第一脉冲扩展电路的输出端连接到所述第一锁存器的D输入端,并且所述控制信号连接到所述第一锁存器的E输入端,以输出第一选择信号,并且
其中,所述第二脉冲扩展电路的输出端连接到所述第二锁存器的D输入端,并且所述控制信号连接到所述第二锁存器的E输入端,以输出第二选择信号。
5.根据权利要求1所述的IO接口置换电路,其中,所述串行数据SDATA信号被配置为包括用于指示SDATA信号的数据帧开始的序列开始条件SSC指令。
6.一种包括如权利要求1-5中的任何一个所述的IO接口置换电路的IO接口电路,包括:
IO接口置换电路,其被配置为从第一IO端口和第二IO端口接收信号,并且提供第一选择信号和第二选择信号;
第三数据选择器和第四数据选择器,所述第三数据选择器被配置为以第一IO端口作为所述第三数据选择器的输入并且根据第一选择信号来将所述第三数据选择器的输入通过所述第三数据选择器的第0输出端或者第1输出端输出,并且所述第四数据选择器被配置为以第二IO端口作为所述第四数据选择器的输入并且根据第二选择信号来将所述第四数据选择器的输入通过所述第四数据选择器的第0输出端或者第1输出端输出;以及
第一缓冲区和第二缓冲区,所述第一缓冲区被配置为从第三数据选择器和第四数据选择器的第0输出端接收信号,并且输出缓冲的串行时钟SCLK信号,并且所述第二缓冲区被配置为从第三数据选择器和第四数据选择器的第1输出端接收信号,并且输出缓冲的串行数据SDATA信号。
7.根据权利要求6所述的IO接口电路,其中,所述第一缓冲区为第一缓冲器,其被配置为从第三数据选择器和第四数据选择器的第0输出端接收信号,并且输出缓冲的串行时钟SCLK信号。
8.根据权利要求6所述的IO接口电路,其中,所述第二缓冲区包括第二缓冲器和第三缓冲器,其中,
所述第二缓冲器的输入端连接到第三缓冲器的输出端,并且所述第二缓冲器的输出端连接到第三缓冲器的输入端,并且其中,从第三数据选择器和第四数据选择器的第1输出端输出的信号被提供到第三缓冲器的输入端,并且从所述第三缓冲器的输出端输出缓冲的串行时钟SCLK信号。
9.根据权利要求6所述的IO接口电路,还包括第五数据选择器,所述第五数据选择器被配置为:第一从设备唯一标识符USID被提供到所述第五数据选择器的第0输入端,第二从设备唯一标识符USID被提供到所述第五数据选择器的第1输入端,并且根据第第二选择信号来选择所述第五数据选择器的第0输入端和第1输入端中的一个作为从设备唯一标识符USID输出。
10.根据权利要求6所述的IO接口电路,其中,所述IO接口置换电路被配置为从所述第一缓冲区接收缓冲的串行时钟SCLK信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310836558.2A CN116743150A (zh) | 2023-07-07 | 2023-07-07 | Io接口置换电路及其接口电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310836558.2A CN116743150A (zh) | 2023-07-07 | 2023-07-07 | Io接口置换电路及其接口电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116743150A true CN116743150A (zh) | 2023-09-12 |
Family
ID=87902783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310836558.2A Pending CN116743150A (zh) | 2023-07-07 | 2023-07-07 | Io接口置换电路及其接口电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116743150A (zh) |
-
2023
- 2023-07-07 CN CN202310836558.2A patent/CN116743150A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130262710A1 (en) | Device identifier assignment | |
CN115210589B (zh) | 一种芯片测试装置及测试方法 | |
CN102508533B (zh) | 一种复位控制装置和方法 | |
CN109542817B (zh) | 一种通用电子对抗设备控制架构 | |
CN113282528A (zh) | Spi广播模式 | |
CN113906402B (zh) | 集成电路间(i2c)装置 | |
CN103235767A (zh) | 一种主从mii管理接口串行通信方法 | |
CN110399328B (zh) | 一种板载图形处理器控制方法与装置 | |
CN101847135B (zh) | 串接通信系统及其通信方法 | |
CN114911743A (zh) | Spi从机设备、spi主机设备和相关的通信方法 | |
CN220254495U (zh) | Io接口置换电路及其接口电路 | |
CN101369948A (zh) | 一种实现低功耗的通信系统 | |
CN110120877B (zh) | 一种交换芯片的配置电路及交换芯片的参数的配置方法 | |
CN107870884B (zh) | 数据传输器件以及无线通信电路 | |
Yang et al. | A configurable SPI interface based on APB bus | |
CN116743150A (zh) | Io接口置换电路及其接口电路 | |
CN111966625A (zh) | 一种自动配置i2c地址的方法及系统 | |
WO2012171582A1 (en) | Resolving address conflicts in a bus system | |
US20160259745A1 (en) | High frequency apparatus and method for controlling high frequency apparatus | |
CN110471881B (zh) | 一种实现多个从设备与spi主设备快速通讯方法 | |
CN100426268C (zh) | 光模块寻址装置及其方法 | |
JP2013125315A (ja) | バスシステムおよび情報処理機器 | |
CN209842606U (zh) | 一种支持与多个从设备快速通讯的spi主设备 | |
CN112069103A (zh) | 一种多模块与主机通信的方法及系统 | |
CN217789693U (zh) | 一种摩尔斯码自动识别与解码的电路模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |