CN209842606U - 一种支持与多个从设备快速通讯的spi主设备 - Google Patents
一种支持与多个从设备快速通讯的spi主设备 Download PDFInfo
- Publication number
- CN209842606U CN209842606U CN201921218323.2U CN201921218323U CN209842606U CN 209842606 U CN209842606 U CN 209842606U CN 201921218323 U CN201921218323 U CN 201921218323U CN 209842606 U CN209842606 U CN 209842606U
- Authority
- CN
- China
- Prior art keywords
- module
- configuration register
- selector
- master device
- spi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Communication Control (AREA)
Abstract
本实用新型提供了一种支持与多个从设备快速通讯的SPI主设备，包括触发器模块、配置寄存器组模块、选择器模块，以及SPI主控模块；SPI主设备的输入端与触发器模块的输入端、配置寄存器组模块的输入端相连接，触发器模块的输出端与选择器模块的控制端相连接；选择器模块的输入端与配置寄存器组模块的出端相连接，选择器模块的输出端与SPI主控模块的控制端相连接，本实用新型提供的实施例，通过增加了配置寄存器组模块和选择器模块，能够在通信前不需要软件修改寄存器的值，就能够减少主设备与从设备直接通信的设置时间，加快主从设备的通信响应速度。
Description
技术领域
本实用新型涉及电子技术领域，尤其是涉及一种支持与多个从设备快速通讯的SPI主设备。
背景技术
随着物联网技术的快速发展，越来越多的物联网设备正在快速进入人们的生活。SPI作为物联网中微控制器芯片(MCU)、传感器芯片和射频芯片之间标准通信接口之一，越来越受到人们的关注。MCU通常为物联网中的主控芯片，在应用当中，往往需要通过SPI接口连接多个传感器芯片以及射频芯片。如何能通过一个SPI主模块，快速的与不同配置的多个从设备进行通信，已经成为当前MCU芯片设计中的核心技术点之一。
现有SPI主设备设计的技术中，如图1所示，SSNx是SPI从设备选择信号，每一个SSNx信号可以与一个从设备连接，控制主设备是否与该从设备通信。对每一个从设备，MOSI信号和CLK信号复用。MISOx信号为从设备输出给主设备的数据信号，每一个从设备对应一根，与SSNx信号相对应。图1中CPHA、CPOL是SPI标准协议中的控制字，Endian是SPI数据传输过程中使用的大小端设置，BaudRate是通信的波特率设置。
现有技术中CPHA/CPOL/Endian/BandRate这些设置寄存器仅仅有一组，在主设备在与多个支持不同配置的从设备进行通信前，需要软件更改这些寄存器的配置，增加了通信的时间。
实用新型内容
本实用新型实施例提供了一种支持与多个从设备快速通讯的SPI主设备，能够减少主设备与从设备直接通信的设置时间，加快主从设备的通信响应速度。
为了解决上述技术问题，本实用新型实施例提供了一种支持与多个从设备快速通讯的SPI主设备，包括：触发器模块、配置寄存器组模块、选择器模块，以及SPI主控模块；
SPI主设备的输入端与所述触发器模块的输入端、所述配置寄存器组模块的输入端相连接，所述触发器模块的输出端与所述选择器模块的控制端相连接；
所述选择器模块的输入端与所述配置寄存器组模块的输出端相连接，所述选择器模块的输出端与所述SPI主控模块的控制端相连接。
进一步的，所述触发器模块包括N个触发器，所述N个触发器的输入端分别与所述SPI主设备的输入端相连接，N≥1。
进一步的，所述配置寄存器组模块包括N个配置寄存器组，所述N个配置寄存器组的输入端分别与所述SPI主设备的输入端相连接。
进一步的，每个配置寄存器组包括：采样边沿设置寄存器CPHA、时钟极性配置寄存器CPOL、大小端设置寄存器Endian、波特率配置寄存器BandRate。
进一步的，一个寄存器组与一个从设备相连接，以设置对应寄存器组的值。
进一步的，所述选择器模块包括4个选择器，所述4个选择器的输出端分别与所述SPI主控模块的控制端相连接。
进一步的，所述4个选择器分别为：
输入端分别与N个配置寄存器组的采样边沿设置寄存器CPHA相连接的选择器1；
输入端分别与N个配置寄存器组的时钟极性配置寄存器CPOL相连接的选择器2；
输入端分别与N个配置寄存器组的大小端设置寄存器Endian相连接的选择器3；
输入端分别与N个配置寄存器组的波特率配置寄存器BandRate相连接的选择器4。
相比于现有技术，本实用新型具有如下有益效果：
本实用新型提供了一种支持与多个从设备快速通讯的SPI主设备，包括触发器模块、配置寄存器组模块、选择器模块，以及SPI主控模块；SPI主设备的输入端与触发器模块的输入端、配置寄存器组模块的输入端相连接，触发器模块的输出端与选择器模块的控制端相连接；选择器模块的输入端与配置寄存器组模块的出端相连接，选择器模块的输出端与SPI主控模块的控制端相连接，本实用新型提供的实施例，通过增加了配置寄存器组模块和选择器模块，能够在通信前不需要软件修改寄存器的值，就能够减少主设备与从设备直接通信的设置时间，加快主从设备的通信响应速度。
附图说明
图1是现有技术中的支持多从设备的SPI主设备的电路结构示意图；
图2是本实用新型实施例的支持与多个从设备快速通讯的SPI主设备的一个实施例的电路结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参见图2，本实用新型优选实施例提供了一种支持与多个从设备快速通讯的SPI主设备，包括：触发器模块、配置寄存器组模块、选择器模块，以及SPI主控模块；
SPI主设备的输入端与所述触发器模块的输入端、所述配置寄存器组模块的输入端相连接，所述触发器模块的输出端与所述选择器模块的控制端相连接；
所述选择器模块的输入端与所述配置寄存器组模块的输出端相连接，所述选择器模块的输出端与所述SPI主控模块的控制端相连接。
在本实用新型实施例中，所述触发器模块包括N个触发器，所述N个触发器的输入端分别与所述SPI主设备的输入端相连接，N≥1。
作为本实用新型的优选实施例，所述配置寄存器组模块包括N个配置寄存器组，所述N个配置寄存器组的输入端分别与所述SPI主设备的输入端相连接。
每个配置寄存器组包括：采样边沿设置寄存器CPHA、时钟极性配置寄存器CPOL、大小端设置寄存器Endian、波特率配置寄存器BandRate。其中，一个寄存器组与一个从设备相连接，以设置对应寄存器组的值。
优选的，所述选择器模块包括4个选择器，所述4个选择器的输出端分别与所述SPI主控模块的控制端相连接。
所述4个选择器分别为：输入端分别与N个配置寄存器组的采样边沿设置寄存器CPHA相连接的选择器1；输入端分别与N个配置寄存器组的时钟极性配置寄存器CPOL相连接的选择器2；输入端分别与N个配置寄存器组的大小端设置寄存器Endian相连接的选择器3；输入端分别与N个配置寄存器组的波特率配置寄存器BandRate相连接的选择器4。
每个选择器的输出均由SSNx信号(从选择信号)控制，根据选择当前需要与不同的从通信，即SSNx信号的不同，来选择每个选择器的输出，每个选择器的输出信号，作为SPI主控逻辑当前的参数配置。
需要说明的是，SSNx信号在大多数设计方案中来自寄存器，软件可以通过系统总线对其编程控制。CPHA/CPOL/Endian/BandRate这些均为SPI主设备控制寄存器，可以由软件进行配置，其值在不同从设备中可能支持的方式也有差别。主设备在和不同的从设备通信时，需要根据从设备支持的方式不同，由软件通过总线件对其进行设置，其中，通过软件配置寄存器的方法是本领域技术人员的常规手段，是不需要付出创造性劳动的。
请继续参见图2，图2诠释了本实用新型提供的支持与多个从设备快速通讯的SPI主设备的工作原理：
CPHAx/CPOLx/Endianx/BandRatex寄存器组是对现有技术方案拓展的寄存器组，它的标号与从设备选择信号SSNx相对应。每一组CPHAx/CPOLx/Endianx/BandRatex寄存器与选择器(MUX)的一个输入相连接，MUX的输出由SSNx信号控制。当主设备选择与标号为a的从设备进行通信时，MUX根据SSNa信号，选择CPHAa/CPOLa/Endiana/BandRatea寄存器组作为输出，发送给SPI Master Control Logic模块作为当前使用的配置。
主设备在与从设备通信前，需要设置所有需要与主设备通信的CPHAx/CPOLx/Endianx/BandRatex寄存器组的值。在主设备和从设备在通信的过程中，主设备不再需要对CPHAx/CPOLx/Endianx/BandRatex寄存器组进行设置，仅需要按需求选择当前与之通信的从设备即可，MUX选择器会根据SSNx信号自动选择当前哪个CPHAx/CPOLx/Endianx/BandRatex寄存器组的值作为当前使用的寄存器组。
本实用新型正是增加了CPHAx/CPOLx/Endianx/BandRatex寄存器组和选择器，使得本实用新型提供的SPI主设备在与多个从设备的通信过程中，能够根据SSNx信号自动进行选择对应的寄存器组的值进行通信。
综上，本实用新型提供了一种支持与多个从设备快速通讯的SPI主设备，包括触发器模块、配置寄存器组模块、选择器模块，以及SPI主控模块；SPI主设备的输入端与触发器模块的输入端、配置寄存器组模块的输入端相连接，触发器模块的输出端与选择器模块的控制端相连接；选择器模块的输入端与配置寄存器组模块的出端相连接，选择器模块的输出端与SPI主控模块的控制端相连接。
相比于现有技术，本实用新型具有如下有益效果：
通过对每一个从设备，增加一组CPHAx/CPOLx/Endianx/BandRatex寄存器，使得主设备在与不同的从设备通信前，不需要软件修改CPHA/CPOL/Endian/BandRate寄存器进行设置，减少了通信设置时间，加快了主从设备的通信响应速度。
以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。
Claims (7)
1.一种支持与多个从设备快速通讯的SPI主设备，其特征在于，包括：触发器模块、配置寄存器组模块、选择器模块，以及SPI主控模块；
SPI主设备的输入端与所述触发器模块的输入端、所述配置寄存器组模块的输入端相连接，所述触发器模块的输出端与所述选择器模块的控制端相连接；
所述选择器模块的输入端与所述配置寄存器组模块的输出端相连接，所述选择器模块的输出端与所述SPI主控模块的控制端相连接。
2.如权利要求1所述的支持与多个从设备快速通讯的SPI主设备，其特征在于，所述触发器模块包括N个触发器，所述N个触发器的输入端分别与所述SPI主设备的输入端相连接，N≥1。
3.如权利要求2所述的支持与多个从设备快速通讯的SPI主设备，其特征在于，所述配置寄存器组模块包括N个配置寄存器组，所述N个配置寄存器组的输入端分别与所述SPI主设备的输入端相连接。
4.如权利要求3所述的支持与多个从设备快速通讯的SPI主设备，其特征在于，每个配置寄存器组包括：采样边沿设置寄存器CPHA、时钟极性配置寄存器CPOL、大小端设置寄存器Endian、波特率配置寄存器BandRate。
5.如权利要求4所述的支持与多个从设备快速通讯的SPI主设备，其特征在于，一个寄存器组与一个从设备相连接，以设置对应寄存器组的值。
6.如权利要求5所述的支持与多个从设备快速通讯的SPI主设备，其特征在于，所述选择器模块包括4个选择器，所述4个选择器的输出端分别与所述SPI主控模块的控制端相连接。
7.如权利要求6所述的支持与多个从设备快速通讯的SPI主设备，其特征在于，所述4个选择器分别为：
输入端分别与N个配置寄存器组的采样边沿设置寄存器CPHA相连接的选择器1；
输入端分别与N个配置寄存器组的时钟极性配置寄存器CPOL相连接的选择器2；
输入端分别与N个配置寄存器组的大小端设置寄存器Endian相连接的选择器3；
输入端分别与N个配置寄存器组的波特率配置寄存器BandRate相连接的选择器4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921218323.2U CN209842606U (zh) | 2019-07-29 | 2019-07-29 | 一种支持与多个从设备快速通讯的spi主设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921218323.2U CN209842606U (zh) | 2019-07-29 | 2019-07-29 | 一种支持与多个从设备快速通讯的spi主设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209842606U true CN209842606U (zh) | 2019-12-24 |
Family
ID=68900160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921218323.2U Active CN209842606U (zh) | 2019-07-29 | 2019-07-29 | 一种支持与多个从设备快速通讯的spi主设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209842606U (zh) |
-
2019
- 2019-07-29 CN CN201921218323.2U patent/CN209842606U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102023942B (zh) | Spi外设访问装置及方法 | |
| CN103095855B (zh) | I2c通信接口装置 | |
| KR102427873B1 (ko) | 수신 회로, 수신 회로의 재구성 방법 및 전자 기기 | |
| CN101820460B (zh) | 实现spi接口的模块 | |
| CN109582623B (zh) | 一种能够实现多块不同类型扩展板级联的扩展板电路 | |
| CN108762971A (zh) | 一种看门狗电路的实现方法及系统 | |
| CN101847135B (zh) | 串接通信系统及其通信方法 | |
| CN108415874B (zh) | 一种基于eim总线的接口扩展设备和方法 | |
| CN110471881B (zh) | 一种实现多个从设备与spi主设备快速通讯方法 | |
| CN209842606U (zh) | 一种支持与多个从设备快速通讯的spi主设备 | |
| EP3387543A1 (en) | Spi interface with automatic slave select generation | |
| CN110098989A (zh) | 一种基于canfd总线的多路can仿真系统及测试方法 | |
| CN109710549B (zh) | 可编程芯片内部基于通用i/o的mipi接口电路 | |
| CN114780462B (zh) | 一种通信链路切换控制电路、通信链路和服务器 | |
| CN210721160U (zh) | 温控电路及温控装置 | |
| CN115328845A (zh) | 一种四线串行外设接口通信协议设计的方法 | |
| JP2024508592A (ja) | Ｕｓｂインタフェースの多重化方法、回路、電子機器及び記憶媒体 | |
| CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
| CN104142905A (zh) | 一种扩展集成电路总线iic的方法及设备 | |
| CN114328326A (zh) | 总线矩阵端口可配置的微控制器及其内部数据传输方法 | |
| CN104331381B (zh) | Spi芯片抗干扰输出方法 | |
| CN208190652U (zh) | 一种全双工通用同步异步串行收发器的主板 | |
| CN213241142U (zh) | 串行通信接口的拓展电路 | |
| CN220254495U (zh) | Io接口置换电路及其接口电路 | |
| CN112463684A (zh) | 一种多系统ocp转接系统及ocp设备热插拔方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |