CN214795620U

CN214795620U - 一种四通道12GSaps任意波形发生模块

Info

Publication number: CN214795620U
Application number: CN202120359325.4U
Authority: CN
Inventors: 孙友礼; 丁晟
Original assignee: Jiangsu Vocational College of Information Technology
Current assignee: Jiangsu Vocational College of Information Technology
Priority date: 2021-02-06
Filing date: 2021-02-06
Publication date: 2021-11-19
Anticipated expiration: 2031-02-06

Abstract

本实用新型提供一种四通道12GSaps任意波形发生模块，主要包括信号输入输出接口、输入输出信号匹配链路、模数转换电路区、FPGA、QDR‑IV区、PXIe接口、系统时统电路区、JTAG接口接插件及其配置电路和多通道电源转换电路。该模块装配完成后可插入标准3U PXIe机箱的通用功能槽位，通过机箱背板12V供电工作、机箱的PXIe控制器能够与FPGA进行高速通讯。该模块中每个输出通道的最高数模转换速率为12GSPS，可以对四个输出通道实现任意的组合配置，产生模拟信号。该模块同时可以接收外部控制器的控制信息，在FPGA内完成处理，并把处理后的数据完成数模转换发送出去，产生任意的模拟信号。

Description

一种四通道12GSaps任意波形发生模块

技术领域

本实用新型属于电子测量仪器研究领域，具体涉及一种四通道12GSaps任意波形发生模块。

背景技术

任意波形发生器作为一种电子测量仪器，被广泛应用于各种复杂雷达、通信对抗及电子战各个领域，其中核心部件为任意波形发生模块。任意波形发生模块的核心为直接数字合成技术。核心原理是将量化后的波形数据存储到波形查找表中，通过变换任意的查找表地址输出数字波形，该数字波形通过数模转换器得到模拟信号。

对于X波段（8~12GHz）内的射频信号，常规的做法是通过低速的DAC得到中频信号，后经过混频链路变频至目标频点。这样得到的射频信号受限于混频链路的本振变换范围。若要产生多通道信号时，需要多通道变频链路匹配方能实现。这样对于多通道的任意波形发生器的设计不仅繁琐，而且成本较高。

实用新型内容

本实用新型的目的在于提供一种四通道12GSaps任意波形发生模块，能够减少设备的成本及复杂程度。

为达到上述目的，本实用新型采用的技术方案为：

本实用新型提供的四通道12GSaps任意波形发生模块，包括：

信号输入输出接口，包括4路模拟信号输出接口和2路时钟输入接口，用于接收采样时钟信号，并用于发送经阻抗转换后的模拟信号；

输入输出信号匹配链路，包括4路模拟信号输出接口的相应阻抗变换电路和2路时钟输入接口的相应阻抗变换电路，用于对信号输入输出接口接收的采样时钟信号进行阻抗转换，并用于对在数模转换电路区中变换得到的模拟信号进行阻抗转换；

FPGA，用于对数模转换电路区按照JESD204B要求进行配置，并用于对接收的数字信号按照JESD204B协议要求编码处理；

PXIe接口，用于FPGA接收外部的控制信号、时钟同步信号以及外部的速率达到40Gbps的数字信号；

QDR-IV区，用于对FPGA接收的数字信号进行缓存；

数模转换电路区，用于接收FPGA处理后的数字信号，对接收的数字信号进行解码，然后进行数字信号到模拟信号的变换；

系统时统电路区，用于向四通道12GSaps任意波形发生模块的各部件提供基准工作时钟；

JTAG接口接插件及其配置电路，用于对四通道12GSaps任意波形发生模块进行在线调试；

多通道电源转换电路，用于向四通道12GSaps任意波形发生模块的各部件供电。

所述数模转换电路区中设有4个模拟信号的输出通道，每个输出通道的最高数模转换速率为12GSPS，能够对四个输出通道实现任意的组合配置，产生模拟信号。

该四通道12GSaps任意波形发生模块的外形尺寸为标准3U结构，能够插入标准3UPXIe机箱的通用功能槽位中，通过机箱背板12V供电工作，机箱的PXIe控制器通过机箱背板的PXIe总线和PXIe接口连接后与FPGA进行速率达到40Gbps的高速通讯。

所述多通道电源转换电路包括4颗开关电源及相应的16路DC-DC转换电路。

相对于现有技术，本实用新型的有益效果为：

本实用新型针对现有多通道任意波形发生器实现方式较为繁琐，同时整体设备成本较高问题，提供了一种更优的四通道12GSaps任意波形发生模块。本实用新型的四通道12GSaps任意波形发生模块，主要面向复杂雷达信号模拟器、通信对抗及电子战等应用需求，适用于X波段内任意波形发生器。本实用新型的四通道12GSaps任意波形发生模块，得益于多通道频率合成技术方式，对于多通道X波段任意波形发生器不再需要变频链路，极大地简化了多通道任意波形实现方式，同时降低了设备的成本。

附图说明

图1是本实用新型提供的四通道12GSaps任意波形发生模块PCB顶层图；

图2为本实用新型提供的四通道12GSaps任意波形发生模块PCB底层图；

图3为本实用新型提供的四通道12GSaps任意波形发生模块的实物图；

其中：1为信号输入输出接口（SMA），2为输入输出信号匹配链路，3为数模转换电路区，4为系统时统电路区，5为FPGA，6为QDR-IV区，7为多通道电源转换电路，8为挡板安装定位孔，9为JTAG接口接插件及其配置电路，10为PXIe接口（PXIe连接器区），11为模块冷板安装孔，12为四通道12GSaps任意波形发生模块PCB。

具体实施方式

下面结合附图进一步阐述本实用新型，以下实例仅用于描述本实用新型而不用于限制本实用新型的使用范围，各领域工程技术人员对本实用新型的各种等价变换均包含在本实用新型所要求的权力范围内。

参见图1-3，本实用新型提供了一种四通道12GSaps任意波形发生模块，用来直接产生12GHz范围内的模拟信号，包括：

信号输入输出接口1，用于接收采样时钟信号；并用于发送经阻抗转换后的模拟信号；所述信号输入输出接口1具体包括4路模拟信号输出接口和2路时钟输入接口；

输入输出信号匹配链路2，用于对信号输入输出接口1接收的采样时钟信号进行阻抗转换；并用于对在数模转换电路区3中变换得到的模拟信号进行阻抗转换；所述输入输出信号匹配链路2具体包括4路模拟信号输出接口的相应阻抗变换电路和2路时钟输入接口的相应阻抗变换电路；

FPGA 5（包含28对速度达到16Gbps的SERDES接口），用于对数模转换电路区3按照JESD204B协议要求进行配置，并用于对接收的数字信号按照JESD204B协议要求编码处理；

PXIe接口10，用于FPGA 5接收外部的控制信号、时钟同步信号以及外部的速率达到40Gbps数字信号；即FPGA5通过PXIe接口10通讯的速率为40Gbps。

QDR-IV区6（容量达到144-Mbit的 QDR-IV HP SRAM），用于对FPGA 5接收的数字信号进行缓存；

数模转换电路区3，用于接收FPGA 5处理后的数字信号，并对接收的数字信号进行解码，再进行数字信号到模拟信号的变换；所述数模转换电路区3采用2颗具有双通道高采样率的DA芯片，即数模转换电路区3中设有4个模拟信号的输出通道，每个输出通道的最高数模转换速率为12GSPS，能够对四个输出通道实现任意的组合配置，产生模拟信号；

系统时统电路区4，用于向四通道12GSaps任意波形发生模块的各部件提供基准工作时钟；

JTAG接口接插件及其配置电路9，用于对四通道12GSaps任意波形发生模块进行在线调试；

多通道电源转换电路7，用于向四通道12GSaps任意波形发生模块的各部件供电；本实用新型中的电源为2级电源，其中多通道电源转换电路7（包括4颗开关电源及相应的16路DC-DC转换电路）为1级电源，用于整版供电；8颗线性电源为2级电源，用于给数模转换电路区3供电。

本实用新型提供的四通道12GSaps任意波形发生模块，其外形尺寸为标准3U结构，主要包括信号输入输出接口（SMA）1和输入输出信号匹配链路2（4路模拟信号输出接口及相应阻抗变换电路、2路时钟输入接口及其相应阻抗变换电路）、JTAG接口接插件及其配置电路9、1路PXIe高速通讯接口电路（PXIe连接器区10）、数模转换电路区3（2颗具有双通道高采样率的DA芯片）、1颗高性能FPGA控制芯片（FPGA 5）、1颗高性能缓存芯片QDR-IV（QDR-IV区6）、多通道电源转换电路7（4颗开关电源及相应的16路DC-DC转换电路）、8颗线性电源（用于给数模转换电路区3供电的二级电源）、1颗高性能多路时钟输出电路（系统时统电路区4）。本实用新型的整个四通道12GSaps任意波形发生模块装配完成后，可插入标准3U PXIe机箱的通用功能槽位，通过机箱背板12V供电工作、机箱的PXIe控制器通过机箱背板的PXIe总线与PXIe接口10连接后，能够与FPGA 5进行速率高达40Gbps的通讯。本实用新型的四通道12GSaps任意波形发生模块的每个输出通道的最高数模转换速率为12GSPS，可以对四个输出通道实现任意的组合配置，产生模拟信号。本实用新型的四通道12GSaps任意波形发生模块同时可以接收外部控制器的控制信息，在FPGA 5内完成对数字信号的处理，并把处理后的数据完成数模转换发送出去，产生任意的信号。

本实用新型的四通道12GSaps任意波形发生模块的波形发生步骤如下：

1）通过信号输入输出接口1接收采样时钟信号；

2）接收的时钟信号通过输入输出信号匹配链路2完成阻抗转换；

3）FPGA 5对数模转换电路区3按照JESD204B协议要求进行配置；

4）FPGA 5通过PXIe接口10接收外部的控制信号及时钟同步信号；

5）FPGA 5通过PXIe接口10接收外部的速率达到40Gbps的数字信号；

6）QDR-IV6区6对FPGA 5接收的数字信号进行缓存；

7）数字信号在FPGA 5中完成处理后，通过数模转换电路区3和FPGA 5之间的速率达到120Gbps的数字链路把数字信号传输给数模转换电路区3；

8）数模转换电路区3对收到的高速数字信号先进行解码，再完成数字信号到模拟信号的转换；

9）转换得到的模拟信号通过输入输出信号匹配链路2进行阻抗变换后，通过信号输入输出接口1发送出去，产生任意信号。

本实用新型中各芯片采用市售芯片实现，其中FPGA芯片采用型号为XCKU060FFVA1156的芯片，QDR-IV芯片采用型号为CY7C4141KV13-667FCXC的芯片，DA芯片采用型号为AD9173的芯片。

为了便于理解本实用新型的内容，下面给出一个本实用新型的四通道12GSaps任意波形发生模块的产生模拟信号的具体案例，对本实用新型进行进一步说明。

某型雷达综合检测仪，需要产生X波段的雷达测试信号。传统做法是通过混频的方式，首先由速率较低的DA产生1GHz内的中频信号，再通过混频的方式将该信号变换到X波段范围内。对于过个发射通道需要配备多个的混频通道，而使用本模块，不需要混频链路，直接可以产生X波段范围内的信号，且有4个独立通道可以任意设置。这样减少了系统的体积，提高了系统的便携性，同时降低了总体的成本。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型作任何限制，凡是根据本实用新型技术实质对以上实施例所作的任何简单修改、变更以及等效结构变换，均仍属于本实用新型技术方案的保护范围内。

Claims

1.一种四通道12GSaps任意波形发生模块，其特征在于，包括：

信号输入输出接口（1），包括4路模拟信号输出接口和2路时钟输入接口，用于接收采样时钟信号，并用于发送经阻抗转换后的模拟信号；

输入输出信号匹配链路（2），包括4路模拟信号输出接口的相应阻抗变换电路和2路时钟输入接口的相应阻抗变换电路，用于对信号输入输出接口（1）接收的采样时钟信号进行阻抗转换，并用于对在数模转换电路区（3）中变换得到的模拟信号进行阻抗转换；

FPGA（5），用于对数模转换电路区（3）按照JESD204B要求进行配置，并用于对接收的数字信号按照JESD204B协议要求编码处理；

PXIe接口（10），用于FPGA（5）接收外部的控制信号、时钟同步信号以及外部的速率达到40Gbps的数字信号；

QDR-IV区（6），用于对FPGA（5）接收的数字信号进行缓存；

数模转换电路区（3），用于接收FPGA（5）处理后的数字信号，对接收的数字信号进行解码，然后进行数字信号到模拟信号的变换；

系统时统电路区（4），用于向四通道12GSaps任意波形发生模块的各部件提供基准工作时钟；

JTAG接口接插件及其配置电路（9），用于对四通道12GSaps任意波形发生模块进行在线调试；

多通道电源转换电路（7），用于向四通道12GSaps任意波形发生模块的各部件供电。

2.根据权利要求1所述的四通道12GSaps任意波形发生模块，其特征在于：所述数模转换电路区（3）中设有4个模拟信号的输出通道，每个输出通道的最高数模转换速率为12GSPS，能够对四个输出通道实现任意的组合配置，产生模拟信号。

3.根据权利要求1所述的四通道12GSaps任意波形发生模块，其特征在于：该四通道12GSaps任意波形发生模块的外形尺寸为标准3U结构，能够插入标准3U PXIe机箱的通用功能槽位中，通过机箱背板12V供电工作，机箱的PXIe控制器通过机箱背板的PXIe总线和PXIe接口（10）连接后与FPGA（5）进行速率达到40Gbps的高速通讯。

4.根据权利要求1所述的四通道12GSaps任意波形发生模块，其特征在于：所述多通道电源转换电路（7）包括4颗开关电源及相应的16路DC-DC转换电路。