CN214384612U - 一种宽带射频信号直接采样模块 - Google Patents

Abstract

本实用新型提供一种宽带射频信号直接采样模块，主要包括信号输入输出接口、输入输出信号匹配链路、模数转换电路区、FPGA、QDR‑IV区、PXIe接口、系统时统电路区。整个模块装配完成后可插入标准3U PXIe机箱的通用功能槽位，通过机箱背板12V供电工作，机箱的PXIe控制器能够与FPGA进行高速通讯。该模块中每个输入通道的最高模数转换速率为3GSPS，可以将4个输入通道的采样数据分别通过PXIe接口发送给控制器，亦可以把4路数据拼接为1路12GSPS的高速数据，实现高速采样。该模块同时可以接收控制器的控制信息，在FPGA内完成处理，并把处理后的数据通过PXIe接口发送给控制器。

Description

一种宽带射频信号直接采样模块

技术领域

本实用新型属于宽带射频信号直采研究领域，具体涉及一种宽带射频信号直接采样模块。

背景技术

美国科学家Joe.Mitola 在1992年首次提出了SDR(software defined radio)的基本概念和体系结构，其主要内容是把宽带模数、数模变换的模块尽可能的靠近天线。软件无线电通过通用的硬件平台收发信号，通过特定的软件来处理不同的信号。它最大限度的利用软件来实现对不同工种频段、通信协议等射频信号的适应。

其中，模数转换模块是实现软件无线电各种任务的前提。对于X波段（8~12GHz）范围内的射频信号，传统做法是先通过模拟混频电路把高频信号降低到相对较低的中频信号，通过较低转换速率的AD完成模数转换。然而，为了实现把射频信号变频到合适的范围，需要有测频机配合才能实现，除此之外信号链路中还需增加有滤波、混频等专用芯片，不仅繁琐，而且成本较高。

实用新型内容

本实用新型的目的在于提供一种宽带射频信号直接采样模块，能够减少设备的成本及复杂程度。

为达到上述目的，本实用新型采用的技术方案为：

本实用新型提供一种宽带射频信号直接采样模块，包括：

信号输入输出接口，包括4路模拟信号输入接口和2路时钟输入接口，用于接收采样时钟信号以及需要采样的模拟信号；

输入输出信号匹配链路，包括4路模拟信号输入接口的相应阻抗变换电路和2路时钟输入接口的相应阻抗变换电路，用于对信号输入输出接口接收的采样时钟信号和模拟信号进行阻抗转换；

模数转换电路区，包括4个模拟信号的输入通道，每个输入通道的最高模数转换速率为3GSPS，用于对在输入输出信号匹配链路中完成阻抗转换后的信号进行模拟信号到数字信号的变换，并对变换得到的数字信号按照JESD204B协议编码；

FPGA，用于对模数转换电路区按照JESD204B协议要求进行配置，并用于对在模数转换电路区中进行编码后的数字信号进行接收并解码，对解码后的数字信号进行处理；

QDR-IV区，用于对FPGA处理后的数字信号进行缓存；

PXIe接口，用于FPGA接收外部控制命令和时钟同步信号，并用于FPGA向外部发送采样后的数字信号；

系统时统电路区，用于向宽带射频信号直接采样模块的各部件提供基准工作时钟；

JTAG接口接插件及其配置电路，用于对宽带射频信号直接采样模块进行在线调试；

多通道电源转换电路，用于向宽带射频信号直接采样模块的各部件供电。

所述模数转换电路区中4个输入通道的采样数据分别通过PXIe接口发送给外部的控制器，或者4个输入通道的采样数据拼接为1路12GSPS数据，通过PXIe接口发送给外部的控制器。

该宽带射频信号直接采样模块的外形尺寸为标准3U结构，能够插入标准3U PXIe机箱的通用功能槽位中，通过机箱背板12V供电工作，机箱的PXIe控制器通过机箱背板的PXIe总线和PXIe接口连接后与FPGA进行120Gbps的高速通讯。

所述多通道电源转换电路包括4颗开关电源及相应的16路DC-DC转换电路。

相对于现有技术，本实用新型的有益效果为：

本实用新型针对现有X波段雷达信号模拟器及其欺骗设备需要模拟混频电路把高频信号降低到相对较低的中频信号，通过较低转换速率的AD完成模数转换，这样实现方式较为繁琐，同时整体设备成本较高的问题，提供了一种更优的宽带射频信号直接采样模块。本实用新型的宽带射频信号直接采样模块，主要面向雷达信号模拟器及其欺骗设备的射频直接采样应用需求，得益于射频直接采样方式，对X波段内4GHz信号进行直接采样，对于X波段雷达信号模拟器及其欺骗设备不再需要混频模块和测频模块，极大地简化了模数转换实现方式，同时降低了设备的成本。

附图说明

图1是本实用新型提供的宽带射频信号直接采样模块PCB顶层图；

图2为本实用新型提供的模块PCB底层图；

图3为本实用新型提供的宽带射频信号直接采样模块的实物图；

图4为本实用新型中时间交错采样的实现方式的示意图；

其中：1为信号输入输出接口（SMA），2为输入输出信号匹配链路，3为模数转换电路区，4为系统时统电路区，5为FPGA，6为QDR-IV区，7为多通道电源转换电路，8为挡板安装定位孔，9为JTAG接口接插件及其配置电路，10为PXIe接口（PXIe连接器区），11为模块冷板安装孔，12为宽带射频信号直接采样模块PCB。

具体实施方式

下面结合附图进一步阐述本实用新型，以下实例仅用于描述本实用新型而不用于限制本实用新型的使用范围，各领域工程技术人员对本实用新型的各种等价变换均包含在本实用新型所要求的权力范围内。

参见图1-3，本实用新型提供了一种宽带射频信号直接采样模块，用来对X波段内4GHz信号进行直接采样，包括：

信号输入输出接口（SMA）1，用于接收采样时钟信号以及需要采样的模拟信号；所述信号输入输出接口1具体包括4路模拟信号输入接口和2路时钟输入接口；

输入输出信号匹配链路2，用于对信号输入输出接口1接收的采样时钟信号和模拟信号进行阻抗转换；所述输入输出信号匹配链路2具体包括4路模拟信号输入接口的相应阻抗变换电路和2路时钟输入接口的相应阻抗变换电路；

模数转换电路区3，用于对在输入输出信号匹配链路2中完成阻抗转换后的信号进行模拟信号到数字信号的变换，并对变换得到的数字信号进行按照JESD204B协议要求进行编码；所述模数转换电路区3采用2颗具有双通道高采样率的AD芯片，即模数转换电路区3中具有4个模拟信号的输入通道，每个输入通道的最高模数转换速率为3GSPS，可以将4个输入通道的采样数据分别通过PXIe接口10发送给外部的控制器，或者将4路数据按照时间交错采样方式拼接为1路12GSPS的高速数据，通过PXIe接口10发送给外部的控制器；

时间交错采样：所有的AD通道同时工作，其采样时钟CLK_1/CLK_2由外部提供的同源、低相噪时钟。在时间交替采样时，所有的ADC是同时工作，仅仅在采样的时间点上有1/N的差异（N表示通道数）。由于4个通道的时钟信号到达AD端口的时间不可能完全一致，其误差在AD内部进行调整。对于任何被采样的模拟信号来说，相当于多个采样保持器同时对其进行采样，因此采样速率成倍的提高了。其实现方式如图4所示。

FPGA 5（包含28对速度达到16Gbps的SERDES接口），用于对模数转换电路区3按照JESD204B协议要求进行配置，并用于对在模数转换电路区3中进行JESD204B协议编码后的数字信号进行接收并解码，对解码后的数字信号进行抽取、滤波、数字测频及数据打包处理；

QDR-IV区6（容量达到144-Mbit的 QDR-IV HP SRAM），用于对在FPGA 5中完成数据打包处理后的数字信号进行缓存；

PXIe接口10，用于FPGA 5接收外部控制命令和时钟同步信号，并用于FPGA 5向外部发送采样后的数字信号；

系统时统电路区4，用于向宽带射频信号直接采样模块的各部件提供基准工作时钟；

JTAG接口接插件及其配置电路9，用于对宽带射频信号直接采样模块进行在线调试；

多通道电源转换电路7，用于向宽带射频信号直接采样模块的各部件供电；本实用新型中的电源为2级电源，其中多通道电源转换电路7（包括4颗开关电源及相应的16路DC-DC转换电路）为1级电源，用于整版供电；8颗线性电源为2级电源，用于给模数转换电路区3供电。

本实用新型提供的宽带射频信号直接采样模块，其外形尺寸为标准3U结构，主要包括信号输入输出接口（SMA）1和输入输出信号匹配链路2（4路模拟信号输入接口及相应阻抗变换电路、2路时钟输入接口及其相应阻抗变换电路）、JTAG接口接插件及其配置电路9、1路PXIe高速通讯接口电路（PXIe连接器区10）、模数转换电路区3（2颗具有双通道高采样率的AD芯片）、1颗高性能FPGA控制芯片（FPGA 5）、1颗高性能缓存芯片QDR-IV（QDR-IV区6）、多通道电源转换电路7（4颗开关电源及相应的16路DC-DC转换电路）、8颗线性电源（用于给模数转换电路区3供电的二级电源）、1颗高性能多路时钟输出电路（系统时统电路区4）。本实用新型的整个宽带射频信号直接采样模块装配完成后，可插入标准3U PXIe机箱的通用功能槽位，通过机箱背板12V供电工作、机箱的PXIe控制器通过机箱背板的PXIe总线与PXIe接口10连接后，能够与FPGA 5进行速度达到120Gbps的高速通讯。本实用新型的宽带射频信号直接采样模块的每个输入通道的最高模数转换速率为3GSPS，可以将4个输入通道的采样数据分别通过PXIe接口10发送给外部控制器，亦可以把4路数据按照时间交错采样方式拼接为1路12GSPS的高速数据，实现高速采样。本实用新型的宽带射频信号直接采样模块同时可以接收外部控制器的控制信息，在FPGA 5内完成对数字信号的处理，并把处理后的数据通过PXIe接口10发送给外部控制器。

本实用新型的宽带射频信号直接采样模块的工作过程如下：

1）通过信号输入输出接口1接收采样时钟信号以及需要采样的模拟信号；

2）接收的时钟信号以及模拟信号通过输入输出信号匹配链路2完成阻抗转换；

3）FPGA 5对模数转换电路区3按照JESD204B协议要求进行配置；

4）完成阻抗转换后的信号通过模数转换电路区3实现模拟信号到数字信号的变换；

5）数字信号在模数转换电路区3中完成JESD204B协议编码后，通过模数转换电路区3和FPGA 5之间的速度达到120Gbps数字链路把数字信号传输给FPGA 5；

6）FPGA 5对收到的数字信号进行解码，处理后放入QDR-IV6区6中缓存；

7）FPGA 5通过PXIe接口10接收外部控制命令及时钟同步信号；

8）FPGA 5通过PXIe接口10向外部发送采样后的数字信号。

本实用新型中各芯片采用市售芯片实现，其中FPGA芯片采用型号为XCKU060FFVA1156的芯片，QDR-IV芯片采用型号为CY7C4141KV13-667FCXC的芯片，AD芯片采用型号为AD9208的芯片 。

为了便于理解本实用新型的内容，下面给出一个本实用新型的宽带射频信号直接采样模块的具体采样案例，对本实用新型进行进一步说明。

某型雷达综合检测仪，需要对X波段的雷达信号进行采样处理。传统做法是通过混频的方式，将X波段信号变换到1GHz内的中频信号，让后再由速率较低的AD完成信号采样和处理。这样对于跳频信号的采样需要及时改变混频的本振信号，其前提是需要测频机完成粗测频，引导本振信号变换。而使用直接采样方式，不需要混频链路，直接给本实用新型的宽带射频信号直接采样模块提供需要采样的X波段信号，经过FPGA处理，即可完成雷达信号的侦测。这样减少了系统的体积，提高了系统的便携性，同时降低了总体的成本。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型作任何限制，凡是根据本实用新型技术实质对以上实施例所作的任何简单修改、变更以及等效结构变换，均仍属于本实用新型技术方案的保护范围内。

Claims (4)

1.一种宽带射频信号直接采样模块，其特征在于，包括：

信号输入输出接口（1），包括4路模拟信号输入接口和2路时钟输入接口，用于接收采样时钟信号以及需要采样的模拟信号；

输入输出信号匹配链路（2），包括4路模拟信号输入接口的相应阻抗变换电路和2路时钟输入接口的相应阻抗变换电路，用于对信号输入输出接口（1）接收的采样时钟信号和模拟信号进行阻抗转换；

模数转换电路区（3），包括4个模拟信号的输入通道，每个输入通道的最高模数转换速率为3GSPS，用于对在输入输出信号匹配链路（2）中完成阻抗转换后的信号进行模拟信号到数字信号的变换，并对变换得到的数字信号按照JESD204B协议编码；

FPGA（5），用于对模数转换电路区（3）按照JESD204B协议要求进行配置，并用于对在模数转换电路区（3）中进行编码后的数字信号进行接收并解码，对解码后的数字信号进行处理；

QDR-IV区（6），用于对FPGA（5）处理后的数字信号进行缓存；

PXIe接口（10），用于FPGA（5）接收外部控制命令和时钟同步信号，并用于FPGA（5）向外部发送采样后的数字信号；

系统时统电路区（4），用于向宽带射频信号直接采样模块的各部件提供基准工作时钟；

JTAG接口接插件及其配置电路（9），用于对宽带射频信号直接采样模块进行在线调试；

多通道电源转换电路（7），用于向宽带射频信号直接采样模块的各部件供电。

2.根据权利要求1所述的宽带射频信号直接采样模块，其特征在于：所述模数转换电路区（3）中4个输入通道的采样数据分别通过PXIe接口（10）发送给外部的控制器，或者4个输入通道的采样数据拼接为1路12GSPS数据，通过PXIe接口（10）发送给外部的控制器。

3.根据权利要求1所述的宽带射频信号直接采样模块，其特征在于：该宽带射频信号直接采样模块的外形尺寸为标准3U结构，能够插入标准3U PXIe机箱的通用功能槽位中，通过机箱背板12V供电工作，机箱的PXIe控制器通过机箱背板的PXIe总线和PXIe接口（10）连接后与FPGA（5）进行120Gbps的高速通讯。

4.根据权利要求1所述的宽带射频信号直接采样模块，其特征在于：所述多通道电源转换电路（7）包括4颗开关电源及相应的16路DC-DC转换电路。

Images