CN104639474A - 一种用于毫米波通信系统的超宽带模拟基带处理单元 - Google Patents

Abstract

本发明公开了一种用于毫米波通信系统的超宽带模拟基带处理单元，包括母板和安装在母板上的FPGA、单片机、模数转换器、数模转换器、主时钟单元、次时钟单元、光口模块以及电源；所述模数转换器和数模转换器上分别连接有基带滤波器，基带滤波器上的低通滤波器上设置有模拟接口；所述单片机下载单片机程序，由单片机程序配置主时钟单元的工作参数，并输出LVCMOS时钟至模数转换器和数模转换器、输出LVDS时钟至FPGA；所述FPGA中装载映像文件并完成基带数字信号的处理及传递。本发明处理射频信号带宽达到550MHz，具有单独4路IQ通道，可应用于毫米波通信系统。

Description

一种用于毫米波通信系统的超宽带模拟基带处理单元

技术领域

本发明涉及毫米波通信领域，特别是一种超宽带模拟基带处理单元。

背景技术

近年来，60GHz短距高速无线通信成为通信领域的研究热点，并已有IEEE 802.11ad、IEEE 802.15.3c等国际标准颁布。对于45GHz频段的Q-LINKPAN-S或IEEE 802.11aj(45GHz)，由于信道特性变好以及器件性能的改善，更容易实现点对点或点对多点高速远距通信。45GHz频段采用MIMO技术代替波束形成技术，射频信号带宽选择为540MHz。

现有的基带处理单元大多采样率较低，基带信号的带宽小于100MHz，镜频距离基带较远，对基带信号的干扰小，相应的基带滤波器可以采用贝塞尔低通滤波器或者不采用。以上特性要求模拟基带处理单元要能处理较宽的信号，可能会有镜频的出现，同时能兼容MIMO技术，能够兼容多通道的方案。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种用于毫米波通信系统的超宽带模拟基带处理单元，用于解决现有的基带处理单元带宽不够、处理速度不够的缺陷。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种用于毫米波通信系统的超宽带模拟基带处理单元，包括母板和安装在母板上的FPGA、单片机、模数转换器、数模转换器、主时钟单元、次时钟单元、光口模块以及电源；所述FPGA上连接有静态存储器和JTAG接口模块；所述单片机上连接有JTAG接口模块；所述模数转换器和数模转换器上分别连接有基带滤波器，基带滤波器上的低通滤波器上设置有模拟接口；所述主时钟单元连接到FPGA、模数转换器和数模转换器；所述次时钟单元连接到FPGA，所述光口模块一端连接到FPGA另一端连接到计算机终端；

所述单片机通过JTAG接口模块下载接收单片机程序，由单片机程序配置主时钟单元的工作参数以及模数转换器和数模转换器的工作模式，主时钟单元输出采样频率的LVCMOS时钟至模数转换器以及刷新频率的LVCMOS时钟到数模转换器，同时输出低频LVDS时钟至FPGA；

所述FPGA通过JTAG接口模块装载映像文件并通过静态存储器存储，FPGA上的千兆速率收发器接收次时钟单元产生的时钟信号并通过光口模块与计算机终端通信，进行收发工作；

模拟基带信号经过模拟接口接收，由模数转换器采样成数字信号，传递到FPGA进行同步处理，再将数字信号打包由FPGA上的千兆速率收发器发送到光口模块，转换成光信号，由光纤传递至计算机终端处理。反之，数字信号由计算机终端经过光口模块传递到FPGA上的千兆速率收发器，解码后在FPGA内部进行同步处理，发送到数模转换器,由数模转换器再生成模拟信号，经过基带滤波器输出模拟基带信号。光口模块与FPGA的千兆速率收发器连接线的速率达到5G/lane，将数字信号转换为光信号进入终端计算机处理，解决了FPGA可能资源不足的缺陷。

进一步的，在本发明中，所述基带滤波器为超宽带基带滤波器。超宽带基带滤波器是指支持信道带宽超过500MHz的基带滤波器。由于毫米波射频信道带宽为540MHz，要求基带信号带宽为270MHz。数模转换器刷新频率由主时钟单元给出，镜像频率0Hz对应于刷新频率。因而设置基带滤波器通带频率为0～F_1max，其截止频率为F_2min～F_2max，其中，F_1max≥基带信号带宽，F_2min≤数模转换器的镜像频率，F_2max为数模转换器的刷新频率。

进一步的，在本发明中，所述模拟接口为射频SMB接头，且为差分接口，每个基带滤波器上设置有8个即4对模拟接口。

有益效果：

本发明的用于毫米波通信系统的超宽带模拟基带处理单元，具有以下优势：

1、由于毫米波射频信道带宽为540MHz，本发明处理射频信号带宽达到550MHz，因此本发明适用毫米波频带范围；

2、由于本发明处理射频信号带宽达到550MHz，并且具有4路IQ通道，数据量相当于采样率4*12位，基带处理带宽宽，数据量大；

3、本发明的处理单元包含了基带信号的接收和发射模块，并且可进行简单的数据处理，单平台即可支持简单模拟基带处理，相比于传统的基带处理平台集成度高；

4、4路IQ通道的设计，使得本发明最大可支持4路差分基带IQ信号，硬件可支持的应用多，应用范围广泛；

5、采用光口处理模块，将数字信号转换给光信号进入终端计算机处理，解决了FPGA可能资源不足的缺陷。

6、将本发明应用于毫米波通信时，能够兼容MIMO技术，并且由于对基带信号提供了超宽带基带滤波器，截止频率即为基带信号的镜像频率，能有效地抑制基带信号的镜频。

附图说明

图1是本发明的结构示意图；

图2是本超宽带模拟基带处理单元的一个实施例的基带滤波器的拓扑结构图；

图3是本发明用于毫米波通信系统的框图。

具体实施方式

下面结合附图及具体实施例的方案对本发明作更进一步的说明。

如图1所示，一种用于毫米波通信系统的超宽带模拟基带处理单元，包括母板和安装在母板上的FPGA211、单片机210、模数转换器203、数模转换器204、主时钟单元202、次时钟单元206、光口模块207、晶振参考源以及模拟电源208、数字电源209；所述FPGA211上连接有FLASH存储器作为静态存储器212和JTAG接口模块213；所述单片机210上连接有JTAG接口模块214；所述模数转换器203和数模转换器204上分别连接有超宽带的基带滤波器205，其通带频率为0～280MHz，其截止频率为由数模转换器204的刷新频率引进的镜像频率，每个基带滤波器205上的低通滤波器上设置有8个射频SMB接头构成的模拟接口。

上述元器件中，FPGA211芯片为Kintex7系列的XC7K325T-2FFG900I；静态存储器212为芯片为PC28F128P30TF65A；单片机210芯片为C8051F340；模数转换器203芯片为ADC12D1000；数模转换器204芯片为DAC34SH84；主时钟单元202芯片为CDCE72010；次时钟单元206芯片为ADCLK944；光口模块207为将千兆位电信号转换为光信号的接口器件，选用型号1761327，并且光口模块207与FPGA210的千兆速率收发器相连的速率为5G/lane；模拟电平208以及数字电平209都由统一外接12V生成，分别生成逻辑电平4V、3.3V、3V、1.9V、1.35V、1.3V以及数字电平3.3V、2.5V、1.8V、1.2V、1V。

所述单片机210通过JTAG接口模块214下载接收C语言编译生成的单片机程序，由单片机程序配置主时钟单元202的工作参数以及模数转换器203和数模转换器204的工作模式，主时钟单元202输出LVCMOS时钟至模数转换器203、数模转换器204，同时输出LVDS时钟至FPGA211。具体的，主时钟单元202供给FPGA211的LVDS时钟频率为41.25MHz用于产生FPGA211的系统时钟，主时钟单元202供给模数转换器203的LVCMOS时钟频率即采样频率为660MHz，主时钟单元202供给数模转换器204的LVCMOS时钟频率即采样频率为660MHz。

主时钟单元202提供扩展的外接时钟参考的功能，通过2个SMB接头外接时钟参考信号，目的使得多个处理单元参考可以同步。主时钟单元202也可由母版上的晶振作为参考信号，方便测试。

将所需要的对数字基带处理程序综合、布局布线后生成的映像文件通过JTAG接口模块213装载至FPGA211中并通过静态存储器212存储以便上电调用，FPGA211上的千兆速率收发器时钟接收次时钟单元206产生的时钟频率为125MHz的时钟信号完成基带数字信号的处理及传递。

模拟基带信号经过模拟接口接收，由模数转换器采样成数字信号，传递到FPGA进行同步处理，再将数字信号打包由FPGA上的千兆速率收发器发送到光口模块，转换成光信号，由光纤传递至终端计算机处理。反之，数字信号由终端计算机经过光口模块传递到FPGA上的千兆速率收发器，解码后在FPGA内部进行同步处理，发送到数模转换器,由数模转换器再生成模拟信号，经过基带滤波器输出模拟基带信号。光口模块与FPGA的千兆速率收发器连接线的速率达到5G/lane，将数字信号转换为光信号进入终端计算机处理，解决了FPGA可能资源不足的缺陷。

本装置工作时，通过单片机210配置模数转换器203和数模转换器204的工作模式。模数转换器203的采样射频带宽为540MHz，速率为440Mbps，采样时钟为660MHz，数据位为12位。数模转换器204生成基带波形的射频带宽为540MHz，刷新率为660MHz，数据位为16位。

图2中为对应于实施例的基带滤波器205拓扑结构。该结构采用电容C1～C6、电感L1～L2等组成的一个五阶差分巴特沃斯滤波器低通模型，端口阻抗为50欧姆，保证带内的最大平坦，同时尽可能的抑制镜频。其中电容C2将一部分共模电流分流到底，可以获得优于纯差分滤波器的高频信号共模抑制性能。其中，模数转换器203部分的基带滤波器205主要为了抑制射频传递的杂散。数模转换器204部分的基带滤波器主要为了抑制数模转换器204刷新率为660MHz引进的镜频。由于毫米波射频信道带宽为540MHz，要求基带信号带宽为270MHz。数模转换器204刷新频率为660MHz，即镜像频率0Hz时对应于刷新频率660MHz。因此基带信号带宽为0～270MHz，相应的镜像频率为390MHz～660MHz。因而参考上述基带信号带宽和相应的镜像频率，设置基带滤波器通带频率为0～280MHz，其截止频率为380MHz～660MHz。

图3给出了将本发明用于单路毫米波通信系统的框图。45G毫米波通信系统采样MIMO方式，多输入多输出，本发明的模拟基带处理单元承担模拟基带信号的接收、处理、生成的功能。框图为零中频结构，零中频结构是指信号直接由射频变到基带或者由基带直接变频到射频，不经过中频的调制解调方法。只有一个射频本振，直接消除了中频的各种器件，相较于超外差结构，零中频结构具有器件少，成本低的特点，同时由于缺少中频滤波器，也对基带信号的镜像频率抑制提出了更高的要求。

本发明特别对基带信号提供了超宽带基带滤波器，截止频率即为基带信号的镜像频率，专门用于抑制基带信号的镜像频率。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种用于毫米波通信系统的超宽带模拟基带处理单元，其特征在于：包括母板和安装在母板上的FPGA(211)、单片机(210)、模数转换器(203)、数模转换器(204)、主时钟单元(202)、次时钟单元(206)、光口模块(207)以及电源；所述FPGA(211)上连接有静态存储器(211)和JTAG接口模块(213)；所述单片机(210)上连接有JTAG接口模块(214)；所述模数转换器(203)和数模转换器(204)上分别连接有基带滤波器(205)，基带滤波器(205)上的低通滤波器上设置有模拟接口；所述主时钟单元(202)连接到FPGA(211)、模数转换器(203)和数模转换器(204)；所述次时钟单元(206)连接到FPGA(211)，所述光口模块(207)一端连接到FPGA(211)另一端连接到计算机终端；

所述单片机(210)通过JTAG接口模块(214)下载接收单片机程序，由单片机程序配置主时钟单元(202)的工作参数以及模数转换器(203)和数模转换器(204)的工作模式，主时钟单元(202)输出采样频率的LVCMOS时钟至模数转换器(203)以及刷新频率的LVCMOS时钟到数模转换器(204)，同时输出LVDS时钟至FPGA(211)用于产生FPGA(211)的系统时钟；

所述FPGA(211)通过JTAG接口模块(213)装载映像文件并通过静态存储器(211)存储，FPGA(211)上的千兆速率收发器接收次时钟单元(206)产生的时钟信号并通过光口模块(207)与计算机终端通信，进行收发工作；

模拟基带信号经模数转换器(203)一侧的模拟接口采集并经同侧的基带滤波器(205)滤波后由模数转换器(203)转换为数字信号，并通过FPGA(211)处理经千兆速率收发器发送给光口模块(207)，光口模块(207)将数字信号转换为光信号经光纤传递给计算机终端；

计算机终端发出的光信号经光口模块(207)转换为数字信号传递给FPGA(211)，通过FPGA(211)处理经千兆速率收发器发送给数模转换器(204)，数模转换器(204)将数字信号转换为模拟信号后经该侧的基带滤波器(205)滤波后从同侧的模拟接口输出。

2.根据权利要求1所述的用于毫米波通信系统的超宽带模拟基带处理单元，其特征在于：所述基带滤波器(205)的通带频率为0～F_1max，其截止频率为F_2min～F_2max，其中，F_1max基带信号带宽，F_2min数模转换器(204)的镜像频率，F_2max为数模转换器(204)的刷新频率。

3.根据权利要求1所述的用于毫米波通信系统的超宽带模拟基带处理单元，其特征在于：所述模拟接口为射频SMB接头，且为差分接口，每个基带滤波器(205)上设置有8个即4对模拟接口。