CN112422114A - 一种信号转换装置 - Google Patents

一种信号转换装置 Download PDF

Info

Publication number
CN112422114A
CN112422114A CN202011253829.4A CN202011253829A CN112422114A CN 112422114 A CN112422114 A CN 112422114A CN 202011253829 A CN202011253829 A CN 202011253829A CN 112422114 A CN112422114 A CN 112422114A
Authority
CN
China
Prior art keywords
pcb
module
radio frequency
power amplifier
joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011253829.4A
Other languages
English (en)
Inventor
龙丽群
郭坚
周金龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guoren Wireless Communication Co Ltd
Original Assignee
Shenzhen Guoren Wireless Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Guoren Wireless Communication Co Ltd filed Critical Shenzhen Guoren Wireless Communication Co Ltd
Priority to CN202011253829.4A priority Critical patent/CN112422114A/zh
Publication of CN112422114A publication Critical patent/CN112422114A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种信号转换装置，包括PCB组件，所述PCB组件包括PCB顶层、数字电路和射频模拟电路；所述数字电路包括设置到所述PCB顶层的第一部分的FLASH存储器、时钟模块、PHY芯片、网口、电源模块、电源接口和AISG模块；所述射频模拟电路包括设置到所述PCB顶层的第二部分的第一TX接头、第二TX接头、第一RX接头、第二RX接头、第一功放管和第二功放管，所述第一部分和第二部分之间设有屏蔽件。本发明可降低数字信号和射频模拟信号之间的相互干扰。

Description

一种信号转换装置
【技术领域】
本发明涉及一种信号转换装置，具体适用于射频领域。
【背景技术】
随着现代无线通讯技术的发展，越来越多的通信频带被人们开发和使用，而单一频段已经难以满足人们日常生活需求，成为制约系统进一步多功能化的瓶颈之一，传统的信号转换装置都是单一频段的，数字信号与射频模拟信号之间易干扰，无法满足使用需求。
【发明内容】
本发明的主要目的在于提供一种信号转换装置，可降低数字信号和射频模拟信号之间的相互干扰。
为达成上述目的，本发明所提供的技术方案是，包括PCB组件，所述PCB组件包括PCB顶层、数字电路和射频模拟电路；所述数字电路包括设置到所述PCB顶层的第一部分的FLASH存储器、时钟模块、PHY芯片、网口、电源模块、电源接口和AISG模块；所述射频模拟电路包括设置到所述PCB顶层的第二部分的第一TX接头、第二TX接头、第一RX接头、第二RX接头、第一功放管和第二功放管；所述第一部分和第二部分之间设有屏蔽件。
作为优选的技术方案，所述PCB组件还包括PCB底层，所述数字电路还包括设置到所述PCB底层的与所述第一部分对应的主控制模块、内存储器和光口模块，所述射频模拟电路还包括设置到所述PCB底层的与所述第二部分对应的射频收发器；所述FLASH存储器、时钟模块、PHY芯片、电源模块、AISG模块、内存储器、光口模块和射频收发器分别与所述主控制模块连接，所述电源接口与所述电源模块连接，所述网口与所述PHY芯片连接，所述第一功放管、第二功放管、第一TX接头和第二TX接头分别与所述射频收发器连接，所述第一RX接头和第二RX接头分别与所述第一功放管、第二功放管连接。
作为优选的技术方案，所述PCB底层上除了所述主控制模块、内存储器、光口模块和射频收发器所在的区域外，其余区域用于开窗漏铜以实现散热。
作为优选的技术方案，所述射频模拟电路还包括设置到所述PCB顶层的第一部分的第一低噪放大链路和第二低噪放大链路，所述第一低噪放大链路和第二低噪放大链路分别与所述射频收发器连接。
作为优选的技术方案，所述数字电路还包括设置到所述PCB顶层的第一部分的第一功放座子和第二功放座子，所述第一功放座子和第二功放座子分别与所述电源接口连接。
作为优选的技术方案，所述主控制模块位于所述PCB底层的与所述第一部分的中间对应的位置，所述内存储器位于所述主控制模块的前侧，所述FLASH存储器、时钟模块和PHY芯片分别位于所述PCB顶层的第一部分的与所述主控制模块的后侧、左侧和右侧对应的位置，所述网口与所述PHY芯片对应并位于所述PCB顶层的第一部分的右侧，所述电源接口和AISG模块位于所述PCB顶层的第一部分的后侧，所述光口模块位于所述PCB底层的与所述第一部分的后侧对应的位置。
作为优选的技术方案，所述第一低噪放大链路和第二低噪放大链路分别位于所述PCB顶层的第一部分的左侧、右侧，所述FLASH存储器位于所述第一低噪放大链路和第二低噪放大链路之间，所述电源模块、第一功放座子依次位于所述第一低噪放大链路和FLASH存储器之间，所述第二功放座子位于所述FLASH存储器和所述第二低噪放大链路之间。
作为优选的技术方案，所述第一低噪放大链路的外围设有第一隔离条，所述第二低噪放大链路的外围设有第二隔离条。
作为优选的技术方案，所述射频收发器位于所述PCB底层的与所述第二部分的中间对应的位置；所述第一RX接头、第一TX接头、第二RX接头和第二TX接头位于所述PCB顶层的第二部分的前侧位置并按从左到右的方向依次排列；所述第一功放管和第二功放管分别为两个，两个第一功放管分别与所述第一RX接头、第一TX接头对应并分别位于所述第一RX接头和射频收发器之间、第一TX接头和射频收发器之间，两个第二功放管分别与所述第二RX接头、第二TX接头对应并分别位于所述第二RX接头和射频收发器之间、第二TX接头和射频收发器之间。
作为优选的技术方案，所述主控制模块包括集成在一起的FPGA模块和SOC模块，所述内存储器为DDR颗粒。
本发明提供的信号转换装置，PCB顶层的数字电路和射频模拟电路分别在第一部分和第二部分，且第一部分和第二部分之间通过屏蔽件隔开，从而实现将数字信号和射频模拟信号分开，降低了数字信号和射频模拟信号之间的相互干扰，提高了信号质量，满足了使用需求。
【附图说明】
为进一步揭示本案之具体技术内容，首先请参阅附图，其中：
图1为本发明一实施例提供的一种信号转换装置的结构示意图；
图2为图1所示信号转换装置的PCB顶层的平面示意图；
图3为图1所示信号转换装置的PCB底层的平面示意图。
符号说明：
PCB顶层 10 第一部分 11
第二部分 12
PCB底层 20
主控制模块 41 内存储器 42
FLASH存储器 43 时钟模块 44
PHY芯片 45 网口 46
电源模块 47 光口模块 48
电源接口 49 第一低噪放大链路 51
第一隔离条 511
第二低噪放大链路 52 第二隔离条 521
AISG模块 53
第一功放座子 54 第二功放座子 55
射频收发器 61 第一TX接头 62
第二TX接头 63 第一RX接头 64
第二RX接头 65 第一功放管 66
第二功放管 67
屏蔽件 80
【具体实施方式】
请参阅图1，本实施例提供一种信号转换装置，为一种用于多频段信号转换的信号转换装置，主要应用于基站的射频拉远单元(RRU)。
该信号转换装置包括PCB顶层10、PCB底层20、数字电路和射频模拟电路。PCB顶层10设置到PCB底层20。
请参阅图2，数字电路包括设置到PCB顶层10的第一部分11的FLASH存储器43、时钟模块44、PHY(Physical，端口物理层)芯片45、网口46、电源模块47、电源接口49、AISG(antenna interface standards group，天线接口标准组织)模块53。射频模拟电路包括设置到PCB顶层10的第二部分12的第一TX(transport，发送)接头62、第二TX接头63、第一RX(receive，接收)接头64、第二RX接头65、第一功放管66和第二功放管67。第一部分11和第二部分12之间设有屏蔽件80。通过该种结构，本发明的PCB顶层10的数字电路和射频模拟电路分别在第一部分11和第二部分12，且第一部分11和第二部分12之间通过屏蔽件80隔开，从而实现将数字信号和射频模拟信号分开，降低了数字信号和射频模拟信号之间的相互干扰，提高了信号质量，满足了使用需求。
本实施例中，屏蔽件80为一铝件。
请参阅图2和图3，数字电路还包括设置到PCB底层20的与第一部分11对应的主控制模块41、内存储器42和光口模块48。射频模拟电路还包括设置到PCB底层20的与第二部分12对应的射频收发器61。FLASH存储器43、时钟模块44、PHY芯片45、电源模块47、AISG模块53、内存储器42、光口模块48和射频收发器61分别与主控制模块41连接。电源接口49与电源模块47连接。网口46与PHY芯片45连接。第一功放管66、第二功放管67、第一TX接头62和第二TX接头63分别与射频收发器61连接。第一RX接头64和第二RX接头65分别与第一功放管66、第二功放管67连接。
射频模拟电路还包括设置到PCB顶层10的第一部分11的第一低噪放大链路51和第二低噪放大链路52。第一低噪放大链路51和第二低噪放大链路52分别与射频收发器61连接。
数字电路还包括设置到PCB顶层10的第一部分11的第一功放座子54和第二功放座子55.第一功放座子54和第二功放座子55分别与电源接口49连接。
主控制模块41包括集成在一起的FPGA(Fine-Pitch Ball Grid Array，细间距球栅阵列)模块和SOC(System on chip，片上系统)模块，用于基带数字信号处理通信协议的CPRI(Common Public Radio Interface，通用公共无线电接口)实现以及对各个模块进行控制。
内存储器42为DDR(Double Data Rate，双倍数据速率)颗粒。在实际应用时，主控制模块41把运算的数据调入DDR颗粒中进行运算，运算完成后主控制模块41将运算结果传送给相应的模块。内存储器42优选采用型号为MT40A512M16LY-062E、内存为512M16的DDR颗粒，具有高传输特性。
FLASH存储器43为主控制模块41的闪存存储器。
时钟模块44优选采用型号为Si5386A-E-GM输出基准频率为122.88MHZ(兆赫兹)的时钟模块。在实际应用时，时钟模块44通过外部接口接收时钟频率10MHZ后，给主控制模块41提供频率为122.88MHZ的时钟信号配置以及给射频收发器61提供频率为266.66MHZ的时钟信号配置，以实现同步功能。
PHY芯片45为双向收发器，用于通过网口46实现接收外部PC端的数据并将接收的数据传送给主控制模块41以及用于接收主控制模块41传送的数据并将接收的数据通过网口46传送给外部PC端，该数据例如为外部PC端配置主控制模块41的数据，用来下载、调试等作用。在实际应用时，从网口46传送过来的数据通常为模拟信号，PHY芯片45在接收到网口46传送过来的数据时，先对数据进行解调和A/D模数转换从而形成数字信号，然后才将数字信号发送给主控制模块41进行处理，从主控制模块41传送过来的数据通常为数字信号，PHY芯片45在接收到主控制模块41传送过来的数据时，先将数据转化为串流行数据，然后按物理层的编码规则把数据进行编码，再将编码后的数据进行D/A数模转换从而形成模拟信号，最后再将模拟信号通过网口46传送给外部PC端进行处理。网口46优选为千兆网口。
电源接口49从外部接入电源例如48V、28V和5.6V等等，一部分供给第一功放座子54和第二功放座子55以实现给外接的功放板供电，一部分通过电源模块47转换成例如5V、3.3V、1.8V、1.3V、1.0V、0.95V等等，给主控制模块41等进行供电。
光口模块48用于接收主控制模块41传送过来的数字信号并将数字信号传送给基站的扩展单元(HUB)进行处理。光口模块48优选为10G光口模块。
AISG模块53用于与外部电调天线控制装置连接以实现对外部天线下倾角的控制，从而可实现调整天线的覆盖范围。
第一功放座子54、第二功放座子55为外接功放板的电源插座，用于与外接功放板连接以实现给外接功放板供电。
第一TX接头62、第二TX接头63、第一RX接头64、第二RX接头65都为SMA(Small AType，微波高频连接器)接头。
第一RX接头64和第二RX接头65为射频接收通道，用于接收天线传送过来的射频模拟信号并将射频模拟信号传送到第一功放管66和第二功放管67。第一功放管66和第二功放管67用于对射频模拟信号进行功率放大并将功率放大的射频模拟信号传送到射频收发器61。射频收发器61用于采用零中频技术对功率放大的射频模拟信号进行下变频处理以及进行ADC(Analog-to-Digital Converter，模拟/数字转换器)模数转换从而形成基带IQ(I是In-Phase，Q是Quadrature(相移90度)，即代表两路相位相差90度的信号)信号，并将基带IQ信号传送给主控制模块41，主控制模块41用于将接收到的基带IQ信号通过光口模块48传送给基站的扩展单元(HUB)进行处理。
第一TX接头62、第二TX接头63为发射通道，用于接收基站的扩展单元(HUB)传送的基带IQ信号并将基带IQ信号传送给射频收发器61。射频收发器61用于将接收的基带IQ信号进行DAC(Digital to analog converter，数字/模拟转换器)从而形成射频模拟信号以及采用零中频技术将射频模拟信号进行上变频处理以调制到发射频段，并将调制到发射频段的射频模拟信号传送到第一低噪放大链路51、第二低噪放大链路52，第一低噪放大链路51和第二低噪放大链路52用于对接收到的射频模拟信号进行低噪放大处理并将处理后的射频模拟信号传送到天线以通过天线发射。
本实施例中，主控制模块41位于PCB底层20的与第一部分11的中间对应的位置。内存储器42位于主控制模块41的前侧。FLASH存储器43、时钟模块44和PHY芯片45分别位于PCB顶层10的第一部分11的与主控制模块41的后侧、左侧和右侧对应的位置，可使得内存储器42、FLASH存储器43、时钟模块44和PHY芯片45与主控制模块41之间分别具有较短的电路回路，可提高信号质量。网口46与PHY芯片45对应并位于PCB顶层10的第一部分11的右侧，方便与外部PC端建立网络连接。
光口模块48位于PCB底层20的与第一部分11的后侧对应的位置。电源接口49和AISG模块53位于PCB顶层10的后侧并按从左至右的方向依次排列。光口模块48对应位于电源接口49的左侧，方便光口模块48与基站的扩展单元(HUB)连接、电源接口49与外部电源连接以及AISG模块43与外部电调天线控制装置连接。
第一低噪放大链路51和第二低噪放大链路52分别位于PCB顶层10的第一部分11的左侧、右侧，方便与天线连接。FLASH存储器43位于第一低噪放大链路51和第二低噪放大链路52之间，电源模块47、第一功放座子54依次位于第一低噪放大链路51和FLASH存储器43之间，第二功放座子55位于FLASH存储器43和第二低噪放大链路52之间。
射频收发器61位于PCB底层20的与第二部分12的中间对应的位置，方便射频收发器61和主控制模块41之间的数据传输，并可提高信号质量。
第一RX接头64、第一TX接头62、第二RX接头65和第二TX接头63位于PCB顶层10的第二部分12的前侧位置并按从左到右的方向依次排列，方便与天线以及基站的扩展单元(HUB)连接。第一功放管66和第二功放管67分别为两个，两个第一功放管66分别与第一RX接头64、第一TX接头62对应并分别位于第一RX接头64和射频收发器61之间、第一TX接头62和射频收发器61之间，两个第二功放管67分别与第二RX接头65、第二TX接头63对应并分别位于第二RX接头65和射频收发器61之间、第二TX接头63和射频收发器61之间，方便第一RX接头64、第二RX接头65与第一功放管66、第二功放管67之间的数据传输，以及方便第一功放管66、第二功放管67和射频收发器61之间的数据传输。
PCB底层20的各模块和PCB顶层10的各模块通过上述的排布方式，布局合理，并方便各模块之间的布线连接。
进一步地，PCB底层20上除了主控制模块41、内存储器42、光口模块48和射频收发器61所在的区域外，其余区域用于开窗漏铜以实现散热，即在PCB底层20上未设置模块的区域采用盲埋孔技术进行开窗漏铜设计，便于各模块的散热。
进一步地，第一低噪放大链路51的外围设有第一隔离条511，第二低噪放大链路52的外围设有第二隔离条521。设置的第一隔离条511和第二隔离条521，可进一步实现将数字信号和射频模拟信号分开，进一步降低了数字信号和射频模拟信号之间的相互干扰。本实施例中，第一低噪放大链路51的近PCB顶层10的第一部分11的左侧的一侧、第二低噪放大链路52的近PCB顶层10的第一部分11的右侧的一侧未设置隔离条。第一隔离条511和第二隔离条521都包括三个相互连接的子部分。
优选地，第一隔离条511和第二隔离条521的材质都为铝。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种信号转换装置，其特征在于，包括PCB组件，所述PCB组件包括PCB顶层、数字电路和射频模拟电路；所述数字电路包括设置到所述PCB顶层的第一部分的FLASH存储器、时钟模块、PHY芯片、网口、电源模块、电源接口和AISG模块；所述射频模拟电路包括设置到所述PCB顶层的第二部分的第一TX接头、第二TX接头、第一RX接头、第二RX接头、第一功放管和第二功放管；所述第一部分和第二部分之间设有屏蔽件。
2.根据权利要求1所述的信号转换装置，其特征在于，所述PCB组件还包括PCB底层，所述数字电路还包括设置到所述PCB底层的与所述第一部分对应的主控制模块、内存储器和光口模块，所述射频模拟电路还包括设置到所述PCB底层的与所述第二部分对应的射频收发器；所述FLASH存储器、时钟模块、PHY芯片、电源模块、AISG模块、内存储器、光口模块和射频收发器分别与所述主控制模块连接，所述电源接口与所述电源模块连接，所述网口与所述PHY芯片连接，所述第一功放管、第二功放管、第一TX接头和第二TX接头分别与所述射频收发器连接，所述第一RX接头和第二RX接头分别与所述第一功放管、第二功放管连接。
3.根据权利要求2所述的信号转换装置，其特征在于，所述PCB底层上除了所述主控制模块、内存储器、光口模块和射频收发器所在的区域外，其余区域用于开窗漏铜以实现散热。
4.根据权利要求2所述的信号转换装置，其特征在于，所述射频模拟电路还包括设置到所述PCB顶层的第一部分的第一低噪放大链路和第二低噪放大链路，所述第一低噪放大链路和第二低噪放大链路分别与所述射频收发器连接。
5.根据权利要求4所述的信号转换装置，其特征在于，所述数字电路还包括设置到所述PCB顶层的第一部分的第一功放座子和第二功放座子，所述第一功放座子和第二功放座子分别与所述电源接口连接。
6.根据权利要求5所述的信号转换装置，其特征在于，所述主控制模块位于所述PCB底层的与所述第一部分的中间对应的位置，所述内存储器位于所述主控制模块的前侧，所述FLASH存储器、时钟模块和PHY芯片分别位于所述PCB顶层的第一部分的与所述主控制模块的后侧、左侧和右侧对应的位置，所述网口与所述PHY芯片对应并位于所述PCB顶层的第一部分的右侧，所述电源接口和AISG模块位于所述PCB顶层的第一部分的后侧，所述光口模块位于所述PCB底层的与所述第一部分的后侧对应的位置。
7.根据权利要求6所述的信号转换装置，其特征在于，所述第一低噪放大链路和第二低噪放大链路分别位于所述PCB顶层的第一部分的左侧、右侧，所述FLASH存储器位于所述第一低噪放大链路和第二低噪放大链路之间，所述电源模块、第一功放座子依次位于所述第一低噪放大链路和FLASH存储器之间，所述第二功放座子位于所述FLASH存储器和所述第二低噪放大链路之间。
8.根据权利要求7所述的信号转换装置，其特征在于，所述第一低噪放大链路的外围设有第一隔离条，所述第二低噪放大链路的外围设有第二隔离条。
9.根据权利要求7所述的信号转换装置，其特征在于，所述射频收发器位于所述PCB底层的与所述第二部分的中间对应的位置；所述第一RX接头、第一TX接头、第二RX接头和第二TX接头位于所述PCB顶层的第二部分的前侧位置并按从左到右的方向依次排列；所述第一功放管和第二功放管分别为两个，两个第一功放管分别与所述第一RX接头、第一TX接头对应并分别位于所述第一RX接头和射频收发器之间、第一TX接头和射频收发器之间，两个第二功放管分别与所述第二RX接头、第二TX接头对应并分别位于所述第二RX接头和射频收发器之间、第二TX接头和射频收发器之间。
10.根据权利要求2所述的信号转换装置，其特征在于，所述主控制模块包括集成在一起的FPGA模块和SOC模块，所述内存储器为DDR颗粒。
CN202011253829.4A 2020-11-11 2020-11-11 一种信号转换装置 Pending CN112422114A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011253829.4A CN112422114A (zh) 2020-11-11 2020-11-11 一种信号转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011253829.4A CN112422114A (zh) 2020-11-11 2020-11-11 一种信号转换装置

Publications (1)

Publication Number Publication Date
CN112422114A true CN112422114A (zh) 2021-02-26

Family

ID=74781073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011253829.4A Pending CN112422114A (zh) 2020-11-11 2020-11-11 一种信号转换装置

Country Status (1)

Country Link
CN (1) CN112422114A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614325B1 (en) * 2000-08-31 2003-09-02 Northrop Grumman Corporation RF/IF signal distribution network utilizing broadside coupled stripline
CN1705429A (zh) * 2004-06-03 2005-12-07 大同股份有限公司 低杂讯的印刷电路板
US20060090930A1 (en) * 2004-11-03 2006-05-04 Tatung Co., Ltd. Multi-layer printed circuit with low noise
CN201115282Y (zh) * 2007-10-22 2008-09-10 深圳Tcl新技术有限公司 一种数字处理电路板防止共模干扰传播的结构
CN204090301U (zh) * 2014-07-11 2015-01-07 邯郸美的制冷设备有限公司 抗干扰pcb板及空调设备
CN104639474A (zh) * 2015-02-06 2015-05-20 东南大学 一种用于毫米波通信系统的超宽带模拟基带处理单元
CN109861717A (zh) * 2019-03-13 2019-06-07 西安玄黄通信技术有限公司 一种基于fpga的无线通信信号处理系统及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614325B1 (en) * 2000-08-31 2003-09-02 Northrop Grumman Corporation RF/IF signal distribution network utilizing broadside coupled stripline
CN1705429A (zh) * 2004-06-03 2005-12-07 大同股份有限公司 低杂讯的印刷电路板
US20060090930A1 (en) * 2004-11-03 2006-05-04 Tatung Co., Ltd. Multi-layer printed circuit with low noise
CN201115282Y (zh) * 2007-10-22 2008-09-10 深圳Tcl新技术有限公司 一种数字处理电路板防止共模干扰传播的结构
CN204090301U (zh) * 2014-07-11 2015-01-07 邯郸美的制冷设备有限公司 抗干扰pcb板及空调设备
CN104639474A (zh) * 2015-02-06 2015-05-20 东南大学 一种用于毫米波通信系统的超宽带模拟基带处理单元
CN109861717A (zh) * 2019-03-13 2019-06-07 西安玄黄通信技术有限公司 一种基于fpga的无线通信信号处理系统及方法

Similar Documents

Publication Publication Date Title
US10601378B2 (en) Distributed antenna system architectures
CN106712851B (zh) 一种分布式无线信号覆盖系统
CN101841935B (zh) 一种单天线射频拉远单元
CN1719756B (zh) 移动通信数字光纤直放站系统的实现方法
WO2016177115A1 (zh) 基站
EP3396969B1 (en) Multi-chip connection circuit
CN102457458B (zh) 一种基站数字预失真的实现方法和装置
US9871593B2 (en) Remote radio head
US20100067585A1 (en) A wireless communication apparatus and the configuration method thereof
WO2021104169A1 (zh) 适用于5g的零中频的硬件平台系统和射频拉远单元
Glisic et al. Fully integrated 60 GHz transceiver in SiGe BiCMOS, RF modules, and 3.6 Gbit/s OFDM data transmission
CN112422114A (zh) 一种信号转换装置
WO2018001029A1 (zh) 一种射频拉远单元和大规模多输入多输出射频拉远单元
CN207251620U (zh) 一种基于对流层散射的远距离扩频数据传输系统
CN216414597U (zh) 微型远端射频模块和室内分布系统
CN201188676Y (zh) Rf信号数字化远程恢复仪
CN213426496U (zh) 5g基站的射频拉远单元板
CN211457117U (zh) 一种基于软件无线电的ism频段通信主站
CN201282562Y (zh) 一种时分双工系统中的功率检测系统
CN210327583U (zh) 一种5g基站扩展延伸光分布系统
CN210093199U (zh) 一种卫星通信l波段上下变频分离式中频板结构
CN218416382U (zh) 一种宽带卫星信号接收和发射的装置
CN214205534U (zh) 一种卫星测控数传射频通道交叉备份装置及卫星
WO2023124445A1 (zh) 控制展频的方法和装置
CN213461753U (zh) 用于固定卫星通信设备的中频pcba板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination