CN112350795B - 数据的传输方法和装置、存储介质、电子装置 - Google Patents

数据的传输方法和装置、存储介质、电子装置 Download PDF

Info

Publication number
CN112350795B
CN112350795B CN202011150231.2A CN202011150231A CN112350795B CN 112350795 B CN112350795 B CN 112350795B CN 202011150231 A CN202011150231 A CN 202011150231A CN 112350795 B CN112350795 B CN 112350795B
Authority
CN
China
Prior art keywords
data
transmission
sck
clock
shf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011150231.2A
Other languages
English (en)
Other versions
CN112350795A (zh
Inventor
王炳全
温浪明
谭鑫
陈恒
肖梁山
陈定昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202011150231.2A priority Critical patent/CN112350795B/zh
Publication of CN112350795A publication Critical patent/CN112350795A/zh
Application granted granted Critical
Publication of CN112350795B publication Critical patent/CN112350795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请公开了一种数据的传输方法和装置、存储介质、电子装置。其中，该方法包括：确定数据的传输方式；采用所述传输方式对应的寄存器和异步通信时钟进行数据传输。本申请解决了相关技术中由于延迟而造成的传输速度限制的技术问题。

Description

数据的传输方法和装置、存储介质、电子装置
技术领域
本申请涉及通信领域，具体而言，涉及一种数据的传输方法和装置、存储介质、电子装置。
背景技术
SPI(Serial Peripheral Interface)是一种串行外设接口，它是一种高速通信总线，支持全双工通信，在芯片上仅占用四个pin脚即可完成通信，节约芯片pin脚的使用，并且在PCB板上布局也同样简便。现在众多芯片上均有对SPI协议的使用，常见的有FLASH，ADC转换器，OLED屏等。
不同公司针对SPI接口有不同的协议标准，如Motorola公司推出的SPI协议，TI公司推出的SSI协议，美国国家半导体推出的Mircowire总线协议。
SPI串口通信协议中是通过同步时钟信号SCK完成主机与从机的数据交互。当主机端需要从从机端读取数据，基本的工作流程是：根据SPI的协议，同步时钟信号SCK由主机端产生并输出至从机端，从机端根据SCK的下降沿(以SPI模式0为例)触发其内部从MISO输出数据，主机端则根据SCK的上升沿进行数据采集。
以上方案存在由于IOPAD及外部走线延迟而造成的传输速度限制问题、主机及从机模式异步SPI数据发送模块时钟复杂，综合时constrain复杂度高的问题。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本申请实施例提供了一种数据的传输方法和装置、存储介质、电子装置，以至少解决相关技术中由于延迟而造成的传输速度限制的技术问题。
根据本申请实施例的一个方面，提供了一种数据的传输方法，包括：确定数据的传输方式；采用所述传输方式对应的寄存器和异步通信时钟进行数据传输。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为主发送的情况下，将时钟生成逻辑单元SCK_GEN生成的时钟信号SCK_M作为主发送时的时钟源；主机发送移位寄存器MAS_TX_SHF按照时钟源SCK_M进行数据发送，其中，待发送的数据是从发送数据缓冲TX_FIFO同步至主机发送移位寄存器MAS_TX_SHF的。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为主接收的情况下，将生成逻辑单元SCK_GEN生成的时钟信号SCK在IOPAD接口上兜回的SCK_IN信号作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN对数据进行接收，其中，接收到的数据由接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为从发送的情况下，使用主机发送过来的信号SCK_IN作为时钟源；从机发送移位寄存器SLV_TX_SHF按照时钟源SCK_IN发送数据。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，将待发送的数据从发送数据缓冲TX_FIFO同步至从机发送移位寄存器SLV_TX_SHF。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为从接收的情况下，使用主机发送过来的信号SCK_IN作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN接收数据。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，将接收到的数据从接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO。
根据本申请实施例的另一方面，还提供了一种数据的传输装置，包括：确定单元，用于确定数据的传输方式；传输单元，用于采用所述传输方式对应的寄存器和异步通信时钟进行数据传输。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为主发送的情况下，将时钟生成逻辑单元SCK_GEN生成的时钟信号SCK_M作为主发送时的时钟源；主机发送移位寄存器MAS_TX_SHF按照时钟源SCK_M进行数据发送，其中，待发送的数据是从发送数据缓冲TX_FIFO同步至主机发送移位寄存器MAS_TX_SHF的。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为主接收的情况下，将生成逻辑单元SCK_GEN生成的时钟信号SCK在IOPAD接口上兜回的SCK_IN信号作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN对数据进行接收，其中，接收到的数据由接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为从发送的情况下，使用主机发送过来的信号SCK_IN作为时钟源；从机发送移位寄存器SLV_TX_SHF按照时钟源SCK_IN发送数据。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，将待发送的数据从发送数据缓冲TX_FIFO同步至从机发送移位寄存器SLV_TX_SHF。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为从接收的情况下，使用主机发送过来的信号SCK_IN作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN接收数据。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，将接收到的数据从接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO。
根据本申请实施例的另一方面，还提供了一种存储介质，该存储介质包括存储的程序，程序运行时执行上述的方法。
根据本申请实施例的另一方面，还提供了一种电子装置，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器通过计算机程序执行上述的方法。
在本申请实施例中，针对发送及接收移位寄存器进行异步设计，使用异步通信时钟对数据进行发送与接收；主机及从机两种模式采用两套发送移位寄存器进行数据发送，该架构适用于SSI协议、SPI协议及Microwire等协议，可以解决相关技术中由于延迟而造成的传输速度限制的技术问题。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是根据本申请实施例的一种可选的数据的传输方法的流程图；
图2是根据本申请实施例的一种可选的数据传输电路的示意图；
图3是根据本申请实施例的一种可选的数据传输电路的示意图；
图4是根据本申请实施例的一种可选的数据的传输装置的示意图；
以及
图5是根据本申请实施例的一种终端的结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了消除IO上及外部连线对信号延迟的影响，可使用异步时钟对数据进行数据发送与接收，实现SPI通信。本方案的异步SPI处理方案不仅可在数据接收方面采用异步数据接收，还可在发送接收采用异步处理，并针对异步SPI内部仍存在IP内部时钟域复杂，电路综合约束困难的问题，提供了一种针对异步SPI更利于工具综合的电路架构方案。
根据本申请实施例的一方面，提供了一种数据的传输方法的方法实施例。图1是根据本申请实施例的一种可选的数据的传输方法的流程图，如图1所示，该方法可以包括以下步骤：
步骤S1，确定数据的传输方式。
步骤S2，采用所述传输方式对应的寄存器和异步通信时钟进行数据传输。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为主发送的情况下，将时钟生成逻辑单元SCK_GEN生成的时钟信号SCK_M作为主发送时的时钟源；主机发送移位寄存器MAS_TX_SHF按照时钟源SCK_M进行数据发送，其中，待发送的数据是从发送数据缓冲TX_FIFO同步至主机发送移位寄存器MAS_TX_SHF的。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为主接收的情况下，将生成逻辑单元SCK_GEN生成的时钟信号SCK在IOPAD接口上兜回的SCK_IN信号作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN对数据进行接收，其中，接收到的数据由接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为从发送的情况下，使用主机发送过来的信号SCK_IN作为时钟源；从机发送移位寄存器SLV_TX_SHF按照时钟源SCK_IN发送数据。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，将待发送的数据从发送数据缓冲TX_FIFO同步至从机发送移位寄存器SLV_TX_SHF。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为从接收的情况下，使用主机发送过来的信号SCK_IN作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN接收数据。
可选地，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，将接收到的数据从接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO。
通过上述步骤，针对发送及接收移位寄存器进行异步设计，使用异步通信时钟对数据进行发送与接收；主机及从机两种模式采用两套发送移位寄存器进行数据发送，该架构适用于SSI协议、SPI协议及Microwire等协议，可以解决相关技术中由于延迟而造成的传输速度限制的技术问题。
作为一种可选的实施例，下文结合具体的实施方式进一步详述本申请的技术方案。图2所示为电路原理结构图，图3所示为异步时钟生成的方案。
在图2和图3中，CS表示从设备选择端口；SCK表示SPI同步通信时钟；MOSI表示数据端口，master发送端slave接收端；MISO表示数据端口，master接收端slave发送端；SCK_M表示作为master时内部生成的SCK；SCK_IN表示从IOPAD上兜回的SCK；CS_M表示作为master时内部生成的CS；CS_IN表示从IOPAD上兜回的CS；IP_CLK表示SPI IP时钟；SCK_GEN表示SCK生成逻辑单元；BUS表示总线；CONTROL表示IP总控制单元；TX_FIFO表示发送数据缓冲FIFO；RX_FIFO表示接收数据缓冲FIFO；SYNC表示同步模块单元；MAS_TX_SHF表示主机发送移位寄存器；SLV_TX_SHF表示从机发送移位寄存器；RX_SHF表示接收移位寄存器；SPAD表示IOPAD；SYNC_CLK_GEN表示异步时钟生成模块。
SPI设备在进行通信时由主机与从机构成，时钟SCK及片选CS由主机发出，主机从机通过MOSI及MISO进行数据交互。通信过程需要发送的数据可提前存放在TX_FIFO中用于缓存，同理接收到的数据可以放在RX_FIFO中缓存，等待被读走。
发送模块采用两套移位寄存器，分别用于主机及从机模式发送数据，模块时钟来源分别为内部生成SCK_M及外部主机送入的SCK_IN，接收模块均采用IOPAD上的SCK_IN进行数据采样，具体发送接收时钟源如下：
Master mode发送：当SPI作为master发送时，采用MAS_TX_SHF进行数据发送，使用SCK_GEN生成的SCK_M信号作为模块时钟源，将发送数据推出；发送数据由TX_FIFO同步至MAS_TX_SHF。
Master mode接收：当SPI作为master接收时，RX_SHF使用内部SCK_GEN生成的SCK在IOPAD上兜回的SCK_IN信号作为模块时钟源，对数据进行采集；接收数据由RX_SHF同步至RX_FIFO。
Slave mode发送：当SPI作为slave发送时，采用SLV_TX_SHF进行数据发送，使用由master发送过来的SCK_IN信号作为模块时钟源，将发送数据推出；发送数据由TX_FIFO同步至SLV_TX_SHF。
Slave mode接收：当SPI作为slave接收时，RX_SHF使用由master发送过来的SCK_IN信号作为模块时钟源，将发送数据推出；接收数据由RX_SHF同步至RX_FIFO。
如上文所述，各个模块的时钟更加清晰，工具综合电路实现难度更低。并且适用于SPI(mode0～3)/SSI/Mircowire协议。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。
根据本申请实施例的另一个方面，还提供了一种用于实施上述数据的传输方法的数据的传输装置。图4是根据本申请实施例的一种可选的数据的传输装置的示意图，如图4所示，该装置可以包括：
确定单元41，用于确定数据的传输方式；传输单元43，用于采用所述传输方式对应的寄存器和异步通信时钟进行数据传输。
需要说明的是，该实施例中的确定单元41可以用于执行本申请实施例中的步骤S1，该实施例中的传输单元43可以用于执行本申请实施例中的步骤S2。
通过上述模块，本方案提供了一种异步SPI的电路架构，可以减少线路上延迟对传输速度的限制，并利用工具在电路实现上更加简单容易。本方案针对发送及接收移位寄存器进行异步设计，使用异步通信时钟对数据进行发送与接收；主机及从机两种模式采用两套发送移位寄存器进行数据发送，该架构适用于SSI协议、SPI协议及Microwire等协议，可以解决相关技术中由于延迟而造成的传输速度限制的技术问题。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为主发送的情况下，将时钟生成逻辑单元SCK_GEN生成的时钟信号SCK_M作为主发送时的时钟源；主机发送移位寄存器MAS_TX_SHF按照时钟源SCK_M进行数据发送，其中，待发送的数据是从发送数据缓冲TX_FIFO同步至主机发送移位寄存器MAS_TX_SHF的。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为主接收的情况下，将生成逻辑单元SCK_GEN生成的时钟信号SCK在IOPAD接口上兜回的SCK_IN信号作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN对数据进行接收，其中，接收到的数据由接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为从发送的情况下，使用主机发送过来的信号SCK_IN作为时钟源；从机发送移位寄存器SLV_TX_SHF按照时钟源SCK_IN发送数据。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，将待发送的数据从发送数据缓冲TX_FIFO同步至从机发送移位寄存器SLV_TX_SHF。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，在所述传输方式为从接收的情况下，使用主机发送过来的信号SCK_IN作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN接收数据。
可选地，传输单元还用于在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输时，将接收到的数据从接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO。
此处需要说明的是，上述模块与对应的步骤所实现的示例和应用场景相同，但不限于上述实施例所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在相应的硬件环境中，可以通过软件实现，也可以通过硬件实现，其中，硬件环境包括网络环境。
根据本申请实施例的另一个方面，还提供了一种用于实施上述数据的传输方法的服务器或终端。
图5是根据本申请实施例的一种终端的结构框图，如图5所示，该终端可以包括：一个或多个(仅示出一个)处理器201、存储器203、以及传输装置205，如图5所示，该终端还可以包括输入输出设备207。
其中，存储器203可用于存储软件程序以及模块，如本申请实施例中的数据的传输方法和装置对应的程序指令/模块，处理器201通过运行存储在存储器203内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的数据的传输方法。存储器203可包括高速随机存储器，还可以包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器203可进一步包括相对于处理器201远程设置的存储器，这些远程存储器可以通过网络连接至终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
上述的传输装置205用于经由一个网络接收或者发送数据，还可以用于处理器与存储器之间的数据传输。上述的网络具体实例可包括有线网络及无线网络。在一个实例中，传输装置205包括一个网络适配器(Network Interface Controller，NIC)，其可通过网线与其他网络设备与路由器相连从而可与互联网或局域网进行通讯。在一个实例中，传输装置205为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
其中，具体地，存储器203用于存储应用程序。
处理器201可以通过传输装置205调用存储器203存储的应用程序，以执行下述步骤：
确定数据的传输方式；
采用所述传输方式对应的寄存器和异步通信时钟进行数据传输。
处理器201还用于执行下述步骤：
在所述传输方式为主发送的情况下，将时钟生成逻辑单元SCK_GEN生成的时钟信号SCK_M作为主发送时的时钟源；
主机发送移位寄存器MAS_TX_SHF按照时钟源SCK_M进行数据发送，其中，待发送的数据是从发送数据缓冲TX_FIFO同步至主机发送移位寄存器MAS_TX_SHF的。
采用本申请实施例，本方案提供了一种异步SPI的电路架构，可以减少线路上延迟对传输速度的限制，并利用工具在电路实现上更加简单容易。本方案针对发送及接收移位寄存器进行异步设计，使用异步通信时钟对数据进行发送与接收；主机及从机两种模式采用两套发送移位寄存器进行数据发送，该架构适用于SSI协议、SPI协议及Microwire等协议，可以解决相关技术中由于延迟而造成的传输速度限制的技术问题。
可选地，本实施例中的具体示例可以参考上述实施例中所描述的示例，本实施例在此不再赘述。
本领域普通技术人员可以理解，图5所示的结构仅为示意，终端可以是智能手机(如Android手机、iOS手机等)、平板电脑、掌上电脑以及移动互联网设备(Mobile InternetDevices，MID)、PAD等终端设备。图5其并不对上述电子装置的结构造成限定。例如，终端还可包括比图5中所示更多或者更少的组件(如网络接口、显示装置等)，或者具有与图5所示不同的配置。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令终端设备相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：闪存盘、只读存储器(Read-Only Memory，ROM)、随机存取器(RandomAccess Memory，RAM)、磁盘或光盘等。
本申请的实施例还提供了一种存储介质。可选地，在本实施例中，上述存储介质可以用于执行数据的传输方法的程序代码。
可选地，在本实施例中，上述存储介质可以位于上述实施例所示的网络中的多个网络设备中的至少一个网络设备上。
可选地，在本实施例中，存储介质被设置为存储用于执行以下步骤的程序代码：
确定数据的传输方式；
采用所述传输方式对应的寄存器和异步通信时钟进行数据传输。
可选地，存储介质还被设置为存储用于执行以下步骤的程序代码：
在所述传输方式为主发送的情况下，将时钟生成逻辑单元SCK_GEN生成的时钟信号SCK_M作为主发送时的时钟源；
主机发送移位寄存器MAS_TX_SHF按照时钟源SCK_M进行数据发送，其中，待发送的数据是从发送数据缓冲TX_FIFO同步至主机发送移位寄存器MAS_TX_SHF的。
可选地，本实施例中的具体示例可以参考上述实施例中所描述的示例，本实施例在此不再赘述。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
上述实施例中的集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在上述计算机可读取的存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在存储介质中，包括若干指令用以使得一台或多台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。
在本申请的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的客户端，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (6)

1.一种数据的传输方法，其特征在于，包括：
确定数据的传输方式；
采用所述传输方式对应的寄存器和异步通信时钟进行数据传输；
所述采用所述传输方式对应的寄存器和异步通信时钟进行数据传输包括：
在所述传输方式为主发送的情况下，将时钟生成逻辑单元SCK_GEN生成的时钟信号SCK_M作为主发送时的时钟源；主机发送移位寄存器MAS_TX_SHF按照时钟源SCK_M进行数据发送，其中，待发送的数据是从发送数据缓冲TX_FIFO同步至主机发送移位寄存器MAS_TX_SHF的；
在所述传输方式为主接收的情况下，将生成逻辑单元SCK_GEN生成的时钟信号SCK在IOPAD接口上兜回的SCK_IN信号作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN对数据进行接收，其中，接收到的数据由接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO；
在所述传输方式为从发送的情况下，使用主机发送过来的信号SCK_IN作为时钟源；从机发送移位寄存器SLV_TX_SHF按照时钟源SCK_IN发送数据；
在所述传输方式为从接收的情况下，使用主机发送过来的信号SCK_IN作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN接收数据。
2.根据权利要求1所述的方法，其特征在于，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输的过程中，所述方法还包括：
将待发送的数据从发送数据缓冲TX_FIFO同步至从机发送移位寄存器SLV_TX_SHF。
3.根据权利要求1所述的方法，其特征在于，在采用所述传输方式对应的寄存器和异步通信时钟进行数据传输的过程中，所述方法还包括：
将接收到的数据从接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO。
4.一种数据的传输装置，其特征在于，包括：
确定单元，用于确定数据的传输方式；
传输单元，用于采用所述传输方式对应的寄存器和异步通信时钟进行数据传输；所述采用所述传输方式对应的寄存器和异步通信时钟进行数据传输包括：
在所述传输方式为主发送的情况下，将时钟生成逻辑单元SCK_GEN生成的时钟信号SCK_M作为主发送时的时钟源；主机发送移位寄存器MAS_TX_SHF按照时钟源SCK_M进行数据发送，其中，待发送的数据是从发送数据缓冲TX_FIFO同步至主机发送移位寄存器MAS_TX_SHF的；
在所述传输方式为主接收的情况下，将生成逻辑单元SCK_GEN生成的时钟信号SCK在IOPAD接口上兜回的SCK_IN信号作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN对数据进行接收，其中，接收到的数据由接收移位寄存器RX_SHF同步至接收数据缓冲RX_FIFO；
在所述传输方式为从发送的情况下，使用主机发送过来的信号SCK_IN作为时钟源；从机发送移位寄存器SLV_TX_SHF按照时钟源SCK_IN发送数据；
在所述传输方式为从接收的情况下，使用主机发送过来的信号SCK_IN作为时钟源；接收移位寄存器RX_SHF按照时钟源SCK_IN接收数据。
5.一种存储介质，其特征在于，所述存储介质存储有程序，其中，所述程序由处理器运行时执行上述权利要求1至3任一项中所述的方法。
6.一种电子装置，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器通过所述计算机程序执行上述权利要求1至3任一项中所述的方法。
CN202011150231.2A 2020-10-23 2020-10-23 数据的传输方法和装置、存储介质、电子装置 Active CN112350795B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011150231.2A CN112350795B (zh) 2020-10-23 2020-10-23 数据的传输方法和装置、存储介质、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011150231.2A CN112350795B (zh) 2020-10-23 2020-10-23 数据的传输方法和装置、存储介质、电子装置

Publications (2)

Publication Number Publication Date
CN112350795A CN112350795A (zh) 2021-02-09
CN112350795B true CN112350795B (zh) 2021-10-22

Family

ID=74360152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011150231.2A Active CN112350795B (zh) 2020-10-23 2020-10-23 数据的传输方法和装置、存储介质、电子装置

Country Status (1)

Country Link
CN (1) CN112350795B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114443524A (zh) * 2022-01-28 2022-05-06 山东云海国创云计算装备产业创新中心有限公司 一种数据传输方法、系统、存储介质及设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105824777A (zh) * 2016-03-18 2016-08-03 烽火通信科技股份有限公司 一种spi总线在ipran设备中的实现方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231143A (zh) * 2011-07-04 2011-11-02 浙江大学 一种安全可复用spi外围接口电路
CN107015936A (zh) * 2017-03-13 2017-08-04 北京海尔集成电路设计有限公司 一种SPISlave通讯模块
CN110673524B (zh) * 2019-09-27 2020-09-22 安凯(广州)微电子技术有限公司 一种高速spi主模式控制器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105824777A (zh) * 2016-03-18 2016-08-03 烽火通信科技股份有限公司 一种spi总线在ipran设备中的实现方法

Also Published As

Publication number Publication date
CN112350795A (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
CN110334044B (zh) 一种mipi dphy发送电路及设备
CN108628784B (zh) 串行通信器及串行通信系统
CN112350795B (zh) 数据的传输方法和装置、存储介质、电子装置
CN112084736B (zh) 一种基于fpga的usb3.0物理层收发装置
CN114826542B (zh) 基于异步串行通信的数据传输方法、装置、设备及介质
WO2014134947A1 (zh) 控制信息的收发装置和方法
CN106339348B (zh) 基于移动终端接口扩展的数据传输方法和装置
CN112445740A (zh) 一种数据异步采集方法、系统和设备
CN117056249B (zh) 一种mdio到ahb的转换方法、系统、设备及介质
CN113641610A (zh) 处理器接口电路及处理器接口分时复用方法、电子设备
US8510485B2 (en) Low power digital interface
CN114765628A (zh) 数据转换方法和装置、存储介质及电子装置
US10338921B2 (en) Asynchronous instruction execution apparatus with execution modules invoking external calculation resources
CN101577598A (zh) 多路信号复用、解复用的方法、装置和系统
CN111274182B (zh) 一种总线地址拓展的方法及装置
CN113051212A (zh) 图形处理器、数据传输方法、装置、电子设备和存储介质
CN113534888A (zh) 一种基于fpga的多张vpx板卡时间同步方法和装置
EP3739443A1 (en) Method and device for configuring controller in master control chip
CN110601784B (zh) Tdm接口扩展方法及装置、设备、可读存储介质
US20090268794A1 (en) Communication system and method for operating a communication system
CN114281739A (zh) 一种数据交换系统及方法
CN107276620B (zh) 耳机数据传输的方法、终端设备及计算机可读存储介质
CN110825684A (zh) 串行端口接口整合输出系统
CN217428141U (zh) 网卡、通信设备及网络安全系统
CN211044240U (zh) 能够启动PCIe模块的处理电路与电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant