CN113534888A - 一种基于fpga的多张vpx板卡时间同步方法和装置 - Google Patents

一种基于fpga的多张vpx板卡时间同步方法和装置 Download PDF

Info

Publication number
CN113534888A
CN113534888A CN202110838382.5A CN202110838382A CN113534888A CN 113534888 A CN113534888 A CN 113534888A CN 202110838382 A CN202110838382 A CN 202110838382A CN 113534888 A CN113534888 A CN 113534888A
Authority
CN
China
Prior art keywords
time information
chip
differential
card
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110838382.5A
Other languages
English (en)
Other versions
CN113534888B (zh
Inventor
卢峥
邵雨新
张自圃
徐碧辉
陈航
李中
吴昌昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China South Industries Group Automation Research Institute
Original Assignee
China South Industries Group Automation Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China South Industries Group Automation Research Institute filed Critical China South Industries Group Automation Research Institute
Priority to CN202110838382.5A priority Critical patent/CN113534888B/zh
Publication of CN113534888A publication Critical patent/CN113534888A/zh
Application granted granted Critical
Publication of CN113534888B publication Critical patent/CN113534888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17325—Synchronisation; Hardware support therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种基于FPGA的多张VPX板卡时间同步方法和装置，所述方法包括以下步骤：S1：从以太网芯片中获取时间信息，并把时间信息上传到主卡处理器；在同一时间内，进行同步计时，获得同步时钟；S2：将时间信息和同步时钟通过单端转差分芯片分别转换成差分时间信息和差分同步时钟，再将差分时间信息和差分同步时钟分别转换成第二时间信息和第二同步时钟，再通过本地总线将第二时间信息和第二同步时钟上传给从卡处理器。本发明系统由全国产化器件组成，时间信息的串行传输协议是自主设计的，能够做到传输参数可控；时间信息和同步时钟为差分传输，抗干扰性强；时间信息传输协议为串行传输，可以节约FPGA可用端口。

Description

一种基于FPGA的多张VPX板卡时间同步方法和装置
技术领域
本发明涉及通信领域，具体涉及一种基于FPGA的多张VPX板卡时间同步方法和装置。
背景技术
现有技术中，板卡时间信息来源于处理器，通过某些常见固定协议下发时间信息，时间信息和同步时钟传输过程中为单端传输，时间同步系统非全国产化设计，时间信息的精度普遍不高。现有技术具体存在以下缺点：处理器获取时间信息后再下发给FPGA，会增加传输延时，降低时间信息的传输精度；板间时间信息和同步时钟的传输通常是通过每张板卡上的FPGA的GPIO直连实现的，是单端传输，抗干扰能力比较差；现有系统使用外国元器件完成系统设计，容易受限以及现有系统的时间信息精度不高，通常只有0.01秒。
发明内容
本发明所要解决的技术问题是现有的VPX板卡处理器获取时间信息后再下发给FPGA，会增加传输延时，降低时间信息的传输精度以及板卡间时间信息和同步时钟的传输通常是通过每张板卡上的FPGA的GPIO直连实现的，是单端传输，抗干扰能力比较差的问题，目的在于提供一种基于FPGA的多张VPX板卡时间同步方法和装置，解决上述的问题。
本发明通过下述技术方案实现：
一种基于FPGA的多张VPX板卡时间同步方法，包括以下步骤：
S1：采用主卡FPGA芯片从以太网芯片中获取时间信息，并把时间信息上传到主卡处理器；在同一时间内，主卡FPGA芯片进行同步计时，获得同步时钟；
S2：主卡FPGA芯片将时间信息和同步时钟通过单端转差分芯片分别转换成差分时间信息和差分同步时钟，再将差分时间信息和差分同步时钟传输给从卡FPGA芯片；
S3：从卡FPGA芯片通过差分转单端芯片将差分时间信息和差分同步时钟分别转换成第二时间信息和第二同步时钟，再通过本地总线将第二时间信息和第二同步时钟上传给从卡处理器。
本发明工作原理：本发明主卡FPGA芯片直接通过管理数据输入/输出接口MDIO从以太网芯片ar8031中直接获取时间信息；时间信息和同步时钟通过主卡FPGA芯片上的单端转差分芯片转换成差分信号，差分信号到达其余从卡FPGA芯片后通过差分转单端芯片转换成单端信号供从卡FPGA芯片使用。
进一步地，所述主卡FPGA芯片数量为1；所述从卡FPGA芯片数量为N，且N为大于或者等于2的整数。本发明的每张VPX板卡都可以选择充当主卡或是从卡，时间同步系统中只能有一张主卡，但是从卡可以有N张。
进一步地，步骤S1之前，还包括以太网芯片从网络中获取时间信息并将时间信息存储在以太网芯片的寄存器当中。
进一步地，步骤S1中，所述采用主卡FPGA芯片从以太网芯片中获取时间信息，并把时间信息上传到主卡处理器具体为：采用主卡FPGA芯片通过秒脉冲信号和MDIO接口从以太网芯片中获取时间信息，并且通过本地总线协议把时间信息上传到主卡处理器。
进一步地，所述主卡FPGA芯片和从卡FPGA芯片均为2V1000可编程门阵列。
进一步地，所述以太网芯片为AR8031芯片。
进一步地，所述主卡处理器和从卡处理器均为LSOCAM0201双核ARM处理器。
一种基于FPGA的多张VPX板卡时间同步装置，包括：一张主卡VPX板卡和N张从卡VPX板卡，N为大于或者等于2的整数；
所述主卡VPX板上设有包括主卡AR8031芯片、主卡FPGA芯片、主卡ARM处理器和单端转差分芯片；
所述从卡VPX板卡上设有包括从卡FPGA芯片、从卡ARM处理器和差分转单端芯片；
所述主卡AR8031芯片用于从网络中获取时间信息并将时间信息存储于主卡AR8031芯片的寄存器中；
所述主卡FPGA芯片用于从主卡AR8031芯片的寄存器中获取时间信息，并且通过本地总线协议把时间信息上传到主卡ARM处理器；所述主卡FPGA芯片还用于同步计时，获得同步时钟；
所述单端转差分芯片用于将时间信息和同步时钟分别转换成差分时间信息和差分同步时钟，再将差分时间信息和差分同步时钟传输给差分转单端芯片；
所述差分转单端芯片用于将差分时间信息和差分同步时钟分别转换成第二时间信息和第二同步时钟；
所述从卡FPGA芯片用于通过本地总线将第二时间信息和第二同步时钟上传给从卡ARM处理器。
本发明与现有技术相比，具有如下的优点和有益效果：
1、本发明提供的一种基于FPGA的多张VPX板卡时间同步方法和装置，主卡FPGA芯片直接通过管理数据输入/输出接口MDIO从以太网芯片ar8031中直接获取时间信息；时间信息和同步时钟通过主卡FPGA芯片上的单端转差分芯片转换成差分信号，差分信号到达其余从卡FPGA芯片后通过差分转单端芯片转换成单端信号供从卡FPGA芯片使用。
2、本发明提供的一种基于FPGA的多张VPX板卡时间同步方法和装置，系统由全国产化器件组成，时间信息的串行传输协议是自主设计的，能够做到传输参数可控。
3、本发明提供的一种基于FPGA的多张VPX板卡时间同步方法和装置，时间信息和同步时钟为差分传输，抗干扰性强。
4、本发明提供的一种基于FPGA的多张VPX板卡时间同步方法和装置，时间信息传输协议为串行传输，节约FPGA可用端口。
附图说明
为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：
图1为本发明基于FPGA的VPX板卡时间同步技术设计流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例
如图1所示，一种基于FPGA的多张VPX板卡时间同步方法，包括以下步骤：
S1：以太网芯片从网络中获取时间信息并将时间信息存储在以太网芯片的寄存器当中；采用主卡FPGA芯片通过秒脉冲信号和MDIO接口从以太网芯片中获取时间信息，并且通过本地总线协议把时间信息上传到主卡处理器；在同一时间内，主卡FPGA芯片进行同步计时，获得同步时钟；
S2：主卡FPGA芯片将时间信息和同步时钟通过单端转差分芯片分别转换成差分时间信息和差分同步时钟，再将差分时间信息和差分同步时钟传输给从卡FPGA芯片；
S3：从卡FPGA芯片通过差分转单端芯片将差分时间信息和差分同步时钟分别转换成第二时间信息和第二同步时钟，再通过本地总线将第二时间信息和第二同步时钟上传给从卡处理器。
所述主卡FPGA芯片数量为1；所述从卡FPGA芯片数量为N，且N为大于或者等于2的整数。
在本实施例中，主卡FPGA芯片和从卡FPGA芯片均采用国微的2V1000可编程门阵列。以太网芯片采用中电科三十二所的AR8031芯片。主卡处理器和从卡处理器均采用西安微电子研究所的LSOCAM0201双核ARM处理器。
一种基于FPGA的多张VPX板卡时间同步装置，包括：一张主卡VPX板卡和N张从卡VPX板卡，N为大于或者等于2的整数；
所述主卡VPX板上设有包括主卡AR8031芯片、主卡FPGA芯片、主卡ARM处理器和单端转差分芯片；
所述从卡VPX板卡上设有包括从卡FPGA芯片、从卡ARM处理器和差分转单端芯片；
所述主卡AR8031芯片用于从网络中获取时间信息并将时间信息存储于主卡AR8031芯片的寄存器中；
所述主卡FPGA芯片用于从主卡AR8031芯片的寄存器中获取时间信息，并且通过本地总线协议把时间信息上传到主卡ARM处理器；所述主卡FPGA芯片还用于同步计时，获得同步时钟；
所述单端转差分芯片用于将时间信息和同步时钟分别转换成差分时间信息和差分同步时钟，再将差分时间信息和差分同步时钟传输给差分转单端芯片；
所述差分转单端芯片用于将差分时间信息和差分同步时钟分别转换成第二时间信息和第二同步时钟；
所述从卡FPGA芯片用于通过本地总线将第二时间信息和第二同步时钟上传给从卡ARM处理器。
本发明定义的系统工作流程：主卡上的AR8031从网络中获取时间信息，此时间信息精确到ns级，存储在AR8031的寄存器当中，主卡上的2V1000可编程门阵列通过秒脉冲信号(以下称为PPS)和MDIO接口从AR8031中获取时间信息，并且通过本地总线协议把时间信息上传到主卡ARM处理器，在同一时间内，主卡上的2V1000可编程门阵列通过时间信息发送协议把时间信息发给其余从卡并且在本地进行同步计时(计时精度10ns，下同)，时间信息和同步时钟通过主卡上的GPIO输出，经过单端转差分芯片转换成差分传输，提高传输的抗干扰性，从卡收到差分信号后，经过差分转单端芯片转换成单端信号，从卡上的2V1000可编程门阵列接收到单端信号后，通过时间信息接收协议的解析，得到时间信息并使用同步时钟进行同步计时，在同一时间，从卡通过本地总线把时间信息上传给处理器使用。本发明中的主卡只有一张，从卡可以有N张，并且每张卡既可以当主卡又能当从卡。设计流程图如图1所示。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于FPGA的多张VPX板卡时间同步方法，包括以下步骤：
S1：采用主卡FPGA芯片从以太网芯片中获取时间信息，并把时间信息上传到主卡处理器；在同一时间内，主卡FPGA芯片进行同步计时，获得同步时钟；
S2：主卡FPGA芯片将时间信息和同步时钟通过单端转差分芯片分别转换成差分时间信息和差分同步时钟，再将差分时间信息和差分同步时钟传输给从卡FPGA芯片；
S3：从卡FPGA芯片通过差分转单端芯片将差分时间信息和差分同步时钟分别转换成第二时间信息和第二同步时钟，再通过本地总线将第二时间信息和第二同步时钟上传给从卡处理器。
2.根据权利要求1所述的一种基于FPGA的多张VPX板卡时间同步方法，其特征在于，所述主卡FPGA芯片数量为1；所述从卡FPGA芯片数量为N，且N为大于或者等于2的整数。
3.根据权利要求1所述的一种基于FPGA的多张VPX板卡时间同步方法，其特征在于，步骤S1之前，还包括以太网芯片从网络中获取时间信息并将时间信息存储在以太网芯片的寄存器当中。
4.根据权利要求1所述的一种基于FPGA的多张VPX板卡时间同步方法，其特征在于，步骤S1中，所述采用主卡FPGA芯片从以太网芯片中获取时间信息，并把时间信息上传到主卡处理器具体为：采用主卡FPGA芯片通过秒脉冲信号和MDIO接口从以太网芯片中获取时间信息，并且通过本地总线协议把时间信息上传到主卡处理器。
5.根据权利要求1～4任一项所述的一种基于FPGA的多张VPX板卡时间同步方法，其特征在于，所述主卡FPGA芯片和从卡FPGA芯片均为2V1000可编程门阵列。
6.根据权利要求1～4任一项所述的一种基于FPGA的多张VPX板卡时间同步方法，其特征在于，所述以太网芯片为AR8031芯片。
7.根据权利要求1～4任一项所述的一种基于FPGA的多张VPX板卡时间同步方法，其特征在于，所述主卡处理器和从卡处理器均为LSOCAM0201双核ARM处理器。
8.一种基于FPGA的多张VPX板卡时间同步装置，基于权利要1～4任一项所述的一种基于FPGA的多张VPX板卡时间同步方法，其特征在于，包括：一张主卡VPX板卡和N张从卡VPX板卡，N为大于或者等于2的整数；
所述主卡VPX板上设有包括主卡AR8031芯片、主卡FPGA芯片、主卡ARM处理器和单端转差分芯片；
所述从卡VPX板卡上设有包括从卡FPGA芯片、从卡ARM处理器和差分转单端芯片；
所述主卡AR8031芯片用于从网络中获取时间信息并将时间信息存储于主卡AR8031芯片的寄存器中；
所述主卡FPGA芯片用于从主卡AR8031芯片的寄存器中获取时间信息，并且通过本地总线协议把时间信息上传到主卡ARM处理器；所述主卡FPGA芯片还用于同步计时，获得同步时钟；
所述单端转差分芯片用于将时间信息和同步时钟分别转换成差分时间信息和差分同步时钟，再将差分时间信息和差分同步时钟传输给差分转单端芯片；
所述差分转单端芯片用于将差分时间信息和差分同步时钟分别转换成第二时间信息和第二同步时钟；
所述从卡FPGA芯片用于通过本地总线将第二时间信息和第二同步时钟上传给从卡ARM处理器。
CN202110838382.5A 2021-07-23 2021-07-23 一种基于fpga的多张vpx板卡时间同步方法和装置 Active CN113534888B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110838382.5A CN113534888B (zh) 2021-07-23 2021-07-23 一种基于fpga的多张vpx板卡时间同步方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110838382.5A CN113534888B (zh) 2021-07-23 2021-07-23 一种基于fpga的多张vpx板卡时间同步方法和装置

Publications (2)

Publication Number Publication Date
CN113534888A true CN113534888A (zh) 2021-10-22
CN113534888B CN113534888B (zh) 2024-02-06

Family

ID=78120984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110838382.5A Active CN113534888B (zh) 2021-07-23 2021-07-23 一种基于fpga的多张vpx板卡时间同步方法和装置

Country Status (1)

Country Link
CN (1) CN113534888B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114281752A (zh) * 2021-12-08 2022-04-05 中国兵器装备集团自动化研究所有限公司 一种基于龙芯2h的自主可控计算机模块和主板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009037550A (ja) * 2007-08-03 2009-02-19 Delta Electronics Inc マスタースレーブカードシステムとその処理方法
CN101610095A (zh) * 2009-05-12 2009-12-23 北京航空航天大学 一种基于fpga的超宽带射频数字接收机装置及其实现方法
KR101260325B1 (ko) * 2011-10-25 2013-05-06 국방과학연구소 Ｖｐｘ 버스 표준 및 ｆｐｇａ ｉｐ 코어 기술을 적용한 컴퓨터의 입출력 제어 방법 및 장치
EP2660761A1 (en) * 2012-05-03 2013-11-06 Samsung Electronics Co., Ltd Timestamp management method for data synchronization and terminal therefor
CN104993982A (zh) * 2015-05-19 2015-10-21 南京国电南自电网自动化有限公司 一种fpga芯片内置phy收发器功能的以太网实现系统
CN105573949A (zh) * 2015-12-09 2016-05-11 熊猫电子集团有限公司 Vpx架构具有jesd204b接口的采集处理电路
CN106708169A (zh) * 2016-12-31 2017-05-24 中国舰船研究设计中心 一种基于vpx架构的多计算机系统时间同步方法与装置
CN110781129A (zh) * 2019-09-12 2020-02-11 苏州浪潮智能科技有限公司 一种fpga异构加速卡集群中的资源调度方法、设备及介质
CN111736517A (zh) * 2020-08-07 2020-10-02 成都谱信通科技有限公司 一种基于多通道adc和fpga的同步采集处理卡系统
CN112994823A (zh) * 2021-03-02 2021-06-18 江苏和正特种装备有限公司 基于vpx的高精度时钟源系统及时钟纠偏方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009037550A (ja) * 2007-08-03 2009-02-19 Delta Electronics Inc マスタースレーブカードシステムとその処理方法
CN101610095A (zh) * 2009-05-12 2009-12-23 北京航空航天大学 一种基于fpga的超宽带射频数字接收机装置及其实现方法
KR101260325B1 (ko) * 2011-10-25 2013-05-06 국방과학연구소 Ｖｐｘ 버스 표준 및 ｆｐｇａ ｉｐ 코어 기술을 적용한 컴퓨터의 입출력 제어 방법 및 장치
EP2660761A1 (en) * 2012-05-03 2013-11-06 Samsung Electronics Co., Ltd Timestamp management method for data synchronization and terminal therefor
CN104993982A (zh) * 2015-05-19 2015-10-21 南京国电南自电网自动化有限公司 一种fpga芯片内置phy收发器功能的以太网实现系统
CN105573949A (zh) * 2015-12-09 2016-05-11 熊猫电子集团有限公司 Vpx架构具有jesd204b接口的采集处理电路
CN106708169A (zh) * 2016-12-31 2017-05-24 中国舰船研究设计中心 一种基于vpx架构的多计算机系统时间同步方法与装置
CN110781129A (zh) * 2019-09-12 2020-02-11 苏州浪潮智能科技有限公司 一种fpga异构加速卡集群中的资源调度方法、设备及介质
CN111736517A (zh) * 2020-08-07 2020-10-02 成都谱信通科技有限公司 一种基于多通道adc和fpga的同步采集处理卡系统
CN112994823A (zh) * 2021-03-02 2021-06-18 江苏和正特种装备有限公司 基于vpx的高精度时钟源系统及时钟纠偏方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王振;李建宏;张大松;王肖楠;黄毅龙;: "基于FPGA的VPX时间统一系统设计", 电子技术应用, no. 01 *
董伯麟;龚强;王治森;: "基于FPGA的数控系统现场总线时钟同步技术", 组合机床与自动化加工技术, no. 07 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114281752A (zh) * 2021-12-08 2022-04-05 中国兵器装备集团自动化研究所有限公司 一种基于龙芯2h的自主可控计算机模块和主板

Also Published As

Publication number Publication date
CN113534888B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
CN111736517A (zh) 一种基于多通道adc和fpga的同步采集处理卡系统
US11902015B2 (en) Multi-channel signal synchronization system, circuit, and method
CN111193891A (zh) 一种基于FPGA的Camera Link数据接收系统及传输方法
CN113534888B (zh) 一种基于fpga的多张vpx板卡时间同步方法和装置
WO2018130045A1 (zh) 数据传输装置及方法、喷墨打印系统
CN115963891A (zh) 同步串行通信延迟补偿的方法、装置、存储介质及设备
CN116506524B (zh) 一种毫米波雷达数据采集卡及其数据采集控制方法
CN113960682A (zh) 一种基于fpga的多通道数字相关器及其相关方法
CN112306932B (zh) 一种接口协议复用的方法及芯片
TW201324169A (zh) 訊號採集系統及方法
CN103684647A (zh) Ptp数据包在以太网与e1协议间转换的时延消除方法及装置
CN210518362U (zh) 一种单线通信电路及通信系统
CN112350795A (zh) 数据的传输方法和装置、存储介质、电子装置
CN116795758A (zh) 一种基于FPGA的多路同步Biss-C协议解码传输装置
CN110768778A (zh) 一种单线通信电路、通信方法及通信系统
CN100533335C (zh) 用于串行数据源的数据采样的方法和电路
CN210225427U (zh) Olt设备
CN211956461U (zh) 串行数据通信电路及系统
CN105389155B (zh) 一种利用spi接口实现tdm音频数据接收的方法及系统
WO2022193444A1 (zh) 一种通信系统和方法
CN110445569B (zh) 一种具有定时与指令同步功能的集成系统
CN104348692A (zh) 数据采集和控制设备基于以太网的同步并发板间通信方法
CN203722651U (zh) 基于零延时的串行报文授时系统
CN218276683U (zh) 一种基于fpga的传感器多端口收发器
CN202663428U (zh) 中继卡和中继系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant