CN211956461U - 串行数据通信电路及系统 - Google Patents
串行数据通信电路及系统 Download PDFInfo
- Publication number
- CN211956461U CN211956461U CN202020974690.1U CN202020974690U CN211956461U CN 211956461 U CN211956461 U CN 211956461U CN 202020974690 U CN202020974690 U CN 202020974690U CN 211956461 U CN211956461 U CN 211956461U
- Authority
- CN
- China
- Prior art keywords
- circuit
- serial data
- signal
- address
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型涉及通信技术领域,具体涉及串行数据通信电路及系统,其中电路包括地址选通单元,具有第一地址选通端;其中,所述第一地址选通端用于输出选通的地址信号;多路复用单元,具有信号端以及第二地址选通端;其中,所述第二地址选通端与所述第一地址选通端连接,所述信号端基于所述地址信号选通一路进行串行数据的通信。利用多路复用单元实现多路串行数据的复用,再结合地址选通单元从多路串行数据中选通一路串行数据,即可实现串行数据的通信;因此,通过多路复用单元与地址选通单元的结合,在元器件有限的前提下可实现多路串行数据的分时接收,减少了芯片的使用,可靠性较高;且通过多路复用单元的设置就可以实现串行数据的扩展。
Description
技术领域
本实用新型涉及通信技术领域,具体涉及串行数据通信电路及系统。
背景技术
串行通信技术,是指通信双方按位进行,遵守时序的一种通信方式。串行通信中,将数据按位依次传输,每位数据占据固定的时间长度,即可使用少数几条通信线路就可以完成系统间交换信息,特别适用于计算机与计算机、计算机与外设之间的远距离通信。
现有的微处理器不能同时接收多路串行数据,包括两线制IIC、SSI、SCI等串行数据。但是,现有的多传感器测量电路串行接口居多,集成在测量系统中,因此,为了实现多传感器测量电路与微处理器的连接,目前最多的办法是利用如图1所示的FPGA进行多个串口的解码。具体地,每路串行数据均通过max485接口芯片与FPGA连接,再利用FPGA对多个串口的数据进行解码,这就带来了扩展性与可靠性较低等问题。
实用新型内容
有鉴于此,本实用新型实施例提供了一种串行数据通信电路及系统,以解决现有串行数据通信电路的扩展性与可靠性较低的问题。
根据第一方面,本实用新型实施例提供了一种串行数据通信电路,包括:
地址选通单元,具有第一地址选通端;其中,所述第一地址选通端用于输出选通的地址信号;
多路复用单元,具有信号端以及第二地址选通端;其中,所述第二地址选通端与所述第一地址选通端连接,所述信号端基于所述地址信号选通一路进行串行数据的通信。
本实用新型实施例提供的串行数据通信电路,利用多路复用单元实现多路串行数据的复用,再结合地址选通单元从多路串行数据中选通一路串行数据,即可实现串行数据的通信;因此,通过多路复用单元与地址选通单元的结合,在元器件有限的前提下可实现多路串行数据的分时接收,减少了芯片的使用,可靠性较高;且通过多路复用单元的设置就可以实现串行数据的扩展。
结合第一方面,在第一方面第一实施方式中,所述地址选通单元包括:
时钟电路以及计数器电路;其中,所述计数器电路具有所述第一地址选通端,所述计数器电路的时钟信号输入端与所述时钟电路的输出端连接。
本实用新型实施例提供的串行数据通信电路,通过时钟电路与计数器电路的配合实现地址选通,由于计数器电路对时钟电路进行记时,输出到多路复用的单元的第二地址选通端,可以实现串行数据更具固定时间切换通道,保证了该通信电路的可靠性。
结合第一方面第一实施方式,在第一方面第二实施方式中,所述时钟电路为时钟芯片;其中,所述时钟芯片的输出端与所述计数器电路的时钟信号输入端连接;
或,
所述时钟电路包括至少两种频率的晶振电路;其中,各个所述晶振电路的输出端与所述计数器电路的时钟信号输入端连接。
结合第一方面第一实施方式,在第一方面第三实施方式中,所述计数器电路为计数器芯片。
结合第一方面,在第一方面第四实施方式中,所述地址选通单元包括:
控制芯片,具有所述第一地址选通端。
本实用新型实施例提供的串行数据通信电路,利用控制芯片作为地址选通单元,省却了其他电路元器件的使用,简化了电路,节约成本,可以保证该通信电路的可靠性。
结合第一方面,在第一方面第五实施方式中,所述多路复用单元包括:
至少一个多路复用器,各个所述多路复用器分别具有所述信号端以及所述第二地址选通端。
结合第一方面第五实施方式,在第一方面第六实施方式中,所述多路复用单元包括:
第一多路复用器以及第二多路复用器;其中,所述第一多路复用器的信号端分别接入串行片选信号以及串行时钟信号;所述第二多路复用器的信号端分别接入串行数据输入信号以及串行数据输出信号。
本实用新型实施例提供的串行数据通信电路,通过两路多路复用器即可实现四路SPI通信,电路结构简单,易于实现。
结合第一方面,或第一实施方式至第六实施方式中任一项,在第一方面第七实施方式中,所述电路还包括:
接口芯片,一端与所述信号端连接,另一端用于输入或输出串行数据。
结合第一方面第七实施方式,在第一方面第八实施方式中,所述电路还包括:
光耦电路,所述光耦电路的一端与所述接口芯片的另一端连接,所述光耦电路的另一端用于输入或输出所述串行数据。
本实用新型实施例提供的串行数据通信电路,利用光耦电路实现串行信号的光电隔离,保证了串行信号传输的可靠性。
根据第二方面,本实用新型实施例还提供了一种串行数据通信系统,所述系统包括:
本实用新型第一方面,或第一方面任一项实施方式中所述的串行数据通信电路;
第一通信单元,所述第一通信单元的输出端与所述多路复用单元的第一信号端连接;
第二通信单元,所述第二通信单元的输入端与所述多路复用单元的第二信号端连接。
本实用新型实施例提供的串行数据通信系统,利用多路复用单元实现多路串行数据的复用,再结合地址选通单元从多路串行数据中选通一路串行数据,即可实现串行数据的通信;因此,通过多路复用单元与地址选通单元的结合,在元器件有限的前提下可实现多路串行数据的分时接收,减少了芯片的使用,可靠性较高;且通过多路复用单元的设置就可以实现串行数据的扩展。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中串行数据通信电路的硬件结构示意图;
图2是根据本实用新型实施例的串行数据通信电路的硬件结构示意图;
图3是根据本实用新型实施例的串行数据通信电路的硬件结构示意图;
图4是根据本实用新型实施例的串行数据通信电路的硬件结构示意图;
图5是根据本实用新型实施例的串行数据通信系统的硬件结构示意图;。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在实用新型的描述中,需要说明的是,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本实用新型实施例提供的串行数据通信电路,可以用在任意需要进行串行数据通信的场景中。所述的数据通信可以是单向通信,也可以是双向通信。在各个应用场景中,只需要对该串行数据通信电路的信号端进行适应性连接即可,在此对具体的应用场景并不做任何限制,可以根据实际情况进行适应性连接。
本实用新型实施例提供的串行数据通信电路,如图2所示,包括地址选通单元10以及多路复用单元20。其中,多路复用单元20用于多路串行数据的复用,地址选通单元10用于在同一时刻选择多路复用单元20中的一路进行串行数据的通信。
如图2所示,地址选通单元10具有第一地址选通端11,所述的第一地址选通端11用于输出选通的地址信号。其中,地址选通单元10可以为可编程逻辑器件(例如,单片机),或其他地址选通电路,用于实现多路复用单元20各路的分时选通。
多路复用单元20具有信号端21以及第二地址选通端22,其中,第二地址选通端22与第一地址选通端11连接。地址选通单元10通过第一地址选通端11将选通的地址信号发送至多路复用单元20的第二地址选通端22。多路复用单元20的第二地址选通端22在接收到地址信号之后,与地址信号对应的那一路被选通,用于进行串行数据的通信。
例如,多路复用单元20的信号端21具有4路通道,分别为通道A、通道B、通道C以及通道D;若在t1时刻,第一地址选通端11发送至第二地址选通端22的地址信号表示通道A被选通,那么此时通道A用于串行数据的通信;若在t2时刻,第一地址选通端11发送至第二地址选通端22的地址信号表示通道B被选通,那么此时通道B用于串行数据的通信。
其中,地址选通单元10可以是依次选通多路复用单元20的各个通道,例如,依次选通通道A、通道B、通道C、通道D以及通道A,依次类推;也可以是按照实际需求选通各个通道。在本实施例中,对多路复用单元20的各个通道的选通方式并不做任何限制。
本实施例提供的串行数据通信电路,利用多路复用单元实现多路串行数据的复用,再结合地址选通单元从多路串行数据中选通一路串行数据,即可实现串行数据的通信;因此,通过多路复用单元与地址选通单元的结合,在元器件有限的前提下可实现多路串行数据的分时接收,减少了芯片的使用,可靠性较高;且通过多路复用单元的设置就可以实现串行数据的扩展。
作为本实施例的一种可选实施方式,所述的地址选通单元10包括时钟电路以及计数器电路。其中,计数器电路具有第一地址选通端11,计数器电路的时钟信号输入端与时钟电路的输出端连接。
具体地,时钟电路用于产生时钟信号,例如,产生不同类型的时钟信号。时钟电路的输出端与计数器电路的时钟信号输入端连接,用于向计数器电路提供时钟信号。计数器电路对不同类型的时钟信号进行计数,以向多路复用单元20发送地址信号。
作为本实施例的一个具体应用实施例,图3示出了RS485的通信。如图3所示,U1为多路复用单元,U5为计数器电路,U6为时钟电路。其中,该串行数据通信电路用于实现2路串行数据的分时复用。
时钟电路U6的输出端OUT与计数器电路U5的时钟信号输入端CLK连接,用于向计数器电路U5提供时钟信号。计数器电路U5的第一地址选通端(对应于图3中U5的Q1、Qm以及Qn三个引脚)与多路复用单元U1的第二地址选通端(对应于图3中U1的A2、A1以及A0三个引脚)连接。
具体地,时钟电路U6用于分时产生不同频率的时钟信号,在U5中的三个频率的作用按照一定规律进行地址选择,U5是计数器(可理解为分频器)。计数器电路U5在工作时,根据U5的Q1、Qm以及Qn三个引脚的状态所选通的通道可以采用如下表所示:
表1地址选通
QnQmQ1 | A2A1A0 | 通道 |
000 | 000 | 第一通道 |
001 | 001 | 第二通道 |
010 | 010 | 第三通道 |
……… | ……… | ……… |
例如,当第一地址选通端输出的地址信号为000,那么可以认为多路复用单元U1的第一通道(对应于图3中的S1A-S8A以及DA)被选通;当第一地址选通端输出的地址信号为001,那么可以认为多路复用单元U1的第二通道(对应于图3中的S1B-S8B以及DB)被选通。
在需要对串行数据的通道数进行扩展时,可以选用不同型号的多路复用单元,也可以采用至少一个多路复用单元等等。因此,在实际应用时,可以根据实际情况选择多路复用单元的型号以及数量。
在图3中,时钟电路为时钟芯片,但是本实用新型的保护范围并不限于此,时钟电路也可以晶振电路。相应地,为了输出不同频率的时钟信号,那么时钟电路可以包括至少两种频率的晶振电路,各个晶振电路的输出端与计数器电路的时钟信号输入端连接。在图3中,计数器电路为计数器芯片,但是本实用新型的保护范围并不限于此,计数器电路还可以为其他元器件形成的硬件电路等等。
图3示出了地址选通单元的一个可选实施方式,即采用时钟电路与计数器电路配合的方式实现。通过时钟电路与计数器电路的配合实现地址选通,由于计数器电路对时钟电路进行记时,输出到多路复用的单元的第二地址选通端,可以实现串行数据更具固定时间切换通道,保证了该通信电路的可靠性。
在本实用新型的另一些可选实施方式中,地址选通单元还可以采用控制芯片实现,所述的控制芯片具有所述的第一地址选通端。利用控制芯片作为地址选通单元,省却了其他电路元器件的使用,简化了电路,节约成本,可以保证该通信电路的可靠性。
作为本实施例的一个具体应用实施例,图4示出了SPI的通信。如图4所示,U1、U2为多路复用单元;U8为地址选通单元,同时串行数据的输入输出均是通过U8实现的。
具体地,在图4所示实施例中,所述的串行数据通信电路具有两个多路复用单元。为下文描述方便,将多路复用单元U1称之为第一多路复用单元,将多路复用单元U2称之为第二多路复用单元。其中,第一多路复用单元的信号端分别接入串行片选信号以及串行时钟信号,第二多路复用单元的信号端分别接入串行数据输入信号以及串行数据输出信号。具体地,用地址选通单元U8选通多路复用单元中的一路进行串行数据的通信,地址选通单元U8为控制芯片,在控制芯片内置有软件控制逻辑,以实现地址选通;地址选通之后,后续的串行数据的输入与输出也是通过U8实现的。其余详细请参见图3所实施例的相关描述,在此不再赘述。
在本实施例中,所述的串行数据通信电路利用控制芯片作为地址选通单元,省却了其他电路元器件的使用,简化了电路,节约成本,可以保证该通信电路的可靠性。
在本实施例的一些可选实施方式中,如图3所示,该串行数据通信电路还包有接口芯片U2以及光耦电路U3。其中,接口芯片U2的一端与多路复用单元的信号端连接,另一端与光耦电路U3的一端连接;光耦电路U3的另一端用于输入或输出串行数据。利用光耦电路实现串行信号的光电隔离,保证了串行信号传输的可靠性。
例如,当需要选通一路串行数据从光耦电路U3的另一端输出时,时钟电路U6产生某一频率的时钟信号并发送至计数器电路U5,计数器电路U5基于该时钟信号向多路复用单元U1发送地址信号,多路复用单元U1基于该地址信号选通相应的通道进行串行数据的通信(例如,选通第一通道DA)。那么,第一通道DA与接口芯片U2的一端连接,接口芯片U2的另一端与光耦电路U3的一端连接,光耦电路U3的另一端输出第一通道的串行数据。
本实用新型实施例还提供了一种串行数据通信系统,如图5所示,该属性数据通信系统包括第一通信单元30、第二通信单元40以及上述实施例中所述的串行数据通信单元。
具体地,第一通信单元30的多路串行数据需要发送至第二通信单元40,那么,第一通信单元30的输出端与多路复用单元20的第一信号端21a连接,第二通信单元40的输入端与多路复用单元20的第二信号端21b连接。其中,第一信号端21a可以理解为多路复用单元20的输入端,第二信号端21b可以理解为多路复用单元20的输出端。
可选地,第一通信单元30可以为多传感器测量电路,第二通信单元40可以为微处理器。当然,第一通信单元30以及第二通信单元40也可以为其他类型的通信单元,在此并不做任何限制。
其中,关于串行数据通信电路的具体结构细节,请参见图2-图4所示实施例的相关描述,在此不再赘述。
本实施例提供的串行数据通信系统,利用多路复用单元实现多路串行数据的复用,再结合地址选通单元从多路串行数据中选通一路串行数据,即可实现串行数据的通信;因此,通过多路复用单元与地址选通单元的结合,在元器件有限的前提下可实现多路串行数据的分时接收,减少了芯片的使用,可靠性较高;且通过多路复用单元的设置就可以实现串行数据的扩展。
虽然结合附图描述了本实用新型的实施例,但是本领域技术人员可以在不脱离本实用新型的精神和范围的情况下做出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (10)
1.一种串行数据通信电路,其特征在于,包括:
地址选通单元,具有第一地址选通端;其中,所述第一地址选通端用于输出选通的地址信号;
多路复用单元,具有信号端以及第二地址选通端;其中,所述第二地址选通端与所述第一地址选通端连接,所述信号端基于所述地址信号选通一路进行串行数据的通信。
2.根据权利要求1所述的电路,其特征在于,所述地址选通单元包括:
时钟电路以及计数器电路;其中,所述计数器电路具有所述第一地址选通端,所述计数器电路的时钟信号输入端与所述时钟电路的输出端连接。
3.根据权利要求2所述的电路,其特征在于,所述时钟电路为时钟芯片;其中,所述时钟芯片的输出端与所述计数器电路的时钟信号输入端连接;
或,
所述时钟电路包括至少两种频率的晶振电路;其中,各个所述晶振电路的输出端与所述计数器电路的时钟信号输入端连接。
4.根据权利要求2所述的电路,其特征在于,所述计数器电路为计数器芯片。
5.根据权利要求1所述的电路,其特征在于,所述地址选通单元包括:
控制芯片,具有所述第一地址选通端。
6.根据权利要求1所述的电路,其特征在于,所述多路复用单元包括:
至少一个多路复用器,各个所述多路复用器分别具有所述信号端以及所述第二地址选通端。
7.根据权利要求6所述的电路,其特征在于,所述多路复用单元包括:
第一多路复用器以及第二多路复用器;其中,所述第一多路复用器的信号端分别接入串行片选信号以及串行时钟信号;所述第二多路复用器的信号端分别接入串行数据输入信号以及串行数据输出信号。
8.根据权利要求1-7中任一项所述的电路,其特征在于,所述电路还包括:
接口芯片,一端与所述信号端连接,另一端用于输入或输出串行数据。
9.根据权利要求8所述的电路,其特征在于,所述电路还包括:
光耦电路,所述光耦电路的一端与所述接口芯片的另一端连接,所述光耦电路的另一端用于输入或输出所述串行数据。
10.一种串行数据通信系统,其特征在于,所述系统包括:
权利要求1-9中任一项所述的串行数据通信电路;
第一通信单元,所述第一通信单元的输出端与所述多路复用单元的第一信号端连接;
第二通信单元,所述第二通信单元的输入端与所述多路复用单元的第二信号端连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020974690.1U CN211956461U (zh) | 2020-06-01 | 2020-06-01 | 串行数据通信电路及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020974690.1U CN211956461U (zh) | 2020-06-01 | 2020-06-01 | 串行数据通信电路及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211956461U true CN211956461U (zh) | 2020-11-17 |
Family
ID=73171273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020974690.1U Active CN211956461U (zh) | 2020-06-01 | 2020-06-01 | 串行数据通信电路及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211956461U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114116566A (zh) * | 2021-11-29 | 2022-03-01 | 厦门市思芯微科技有限公司 | 一种基于多路分组调度算法的串口扩展系统 |
-
2020
- 2020-06-01 CN CN202020974690.1U patent/CN211956461U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114116566A (zh) * | 2021-11-29 | 2022-03-01 | 厦门市思芯微科技有限公司 | 一种基于多路分组调度算法的串口扩展系统 |
CN114116566B (zh) * | 2021-11-29 | 2024-04-19 | 厦门市思芯微科技有限公司 | 一种基于多路分组调度算法的串口扩展系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10198396B2 (en) | Master control board that switches transmission channel to local commissioning serial port of the master control board | |
CN105573949A (zh) | Vpx架构具有jesd204b接口的采集处理电路 | |
CN102801744B (zh) | 一种通信方法及系统 | |
CN203376745U (zh) | 一种基于PXIe总线的多通道射频信号同步采集系统 | |
CN209489030U (zh) | 主控机箱和电力电子控制系统 | |
CN116578528A (zh) | 一种多模混合互连架构的多fpga原型验证平台硬件体系结构 | |
CN211956461U (zh) | 串行数据通信电路及系统 | |
CN1333560C (zh) | 一种适用于强电磁干扰环境下的高性能光纤can通讯系统 | |
CN203643598U (zh) | 雷达数据记录设备 | |
CN109561032B (zh) | 一种交换机模块及包括其的交换机 | |
CN103235767A (zh) | 一种主从mii管理接口串行通信方法 | |
US5648972A (en) | V.35 integrated circuit transceiver with diagnostics loopback | |
CN219227609U (zh) | 基于光纤介质的jesd204b数据传输系统 | |
CN108268416B (zh) | 一种异步接口转同步接口控制电路 | |
Laddha et al. | Implementation of serial communication using UART with configurable baud rate | |
US20060209679A1 (en) | Transceiver, optical transmitter, port-based switching method, program, and storage medium | |
US7746850B2 (en) | Interface card and CTI system applying interface card | |
CN111856246B (zh) | 一种高速同步触发总线电路及同步触发方法 | |
CN104639898A (zh) | 一种基于Rapidio交换网络的多功能业务传输装置 | |
CN105718401A (zh) | 一种多路smii信号到一路mii信号的复用方法及系统 | |
US11169947B2 (en) | Data transmission system capable of transmitting a great amount of data | |
CN113534888A (zh) | 一种基于fpga的多张vpx板卡时间同步方法和装置 | |
CN110912611A (zh) | 一种基于分布式同步授时技术的sfp传输系统 | |
CN116155382A (zh) | 一种基于pcie的光纤数据采集传输系统及方法 | |
CN114003543B (zh) | 一种高速串行总线时钟补偿方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 100045 1-14-214, 2nd floor, 136 Xiwai street, Xicheng District, Beijing Patentee after: Beijing Star glory Space Technology Co.,Ltd. Patentee after: Shaanxi star glory Space Technology Co.,Ltd. Address before: 329, floor 3, building 1, No. 9, Desheng South Street, Daxing Economic and Technological Development Zone, Beijing 100176 Patentee before: BEIJING XINGJIRONGYAO SPACE TECHNOLOGY Co.,Ltd. Patentee before: Shaanxi star glory Space Technology Co.,Ltd. |
|
CP03 | Change of name, title or address |