JP2009037550A - マスタースレーブカードシステムとその処理方法 - Google Patents

マスタースレーブカードシステムとその処理方法 Download PDF

Info

Publication number
JP2009037550A
JP2009037550A JP2007203332A JP2007203332A JP2009037550A JP 2009037550 A JP2009037550 A JP 2009037550A JP 2007203332 A JP2007203332 A JP 2007203332A JP 2007203332 A JP2007203332 A JP 2007203332A JP 2009037550 A JP2009037550 A JP 2009037550A
Authority
JP
Japan
Prior art keywords
card
slave
master
packet
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007203332A
Other languages
English (en)
Inventor
Po-Ming Chen
ポ−ミン チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics Inc
Original Assignee
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Inc filed Critical Delta Electronics Inc
Priority to JP2007203332A priority Critical patent/JP2009037550A/ja
Publication of JP2009037550A publication Critical patent/JP2009037550A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】スレーブカードへのコマンド伝達問合せ機構が採用されるマスタースレーブカードシステムとその処理方法を提供する。
【解決手段】マスタースレーブカードシステムにマスターカードおよびシリアル接続される複数のスレーブカードが含まれる。マスターカードはスレーブカードにステーションナンバー情報付きのコマンドを送信し、選ばれたスレーブカードが応答メッセージを返信する。該応答メッセージにはイニシャルパケット、複数のデータパケットならびにCRCチェックパケットが含れ、マスターカードは正しいイニシャルパケットを特定した後に次のスレーブカードに次のコマンドを送信する。イニシャルパケットが正しくない場合には、マスターカードは受信信号が予め定められた非交信時間の停止が経過するまで次のコマンドの送信を停止する。CRCチェックパケットが正しくない場合は、マスターカードはすべてのデータパケットを外すようにする。
【選択図】図1

Description

本発明はマスタースレーブカードシステムならびにその処理方法、特に、スレーブカードへコマンドを伝達する問い合わせ機構を利用するマスタースレーブカードシステムおよびその処理方法に関する。
従来のマスタースレーブカードシステムは、マスターカードとスレーブカード同士の信号通信用の相互に接続されたデジタル入出力点(DI/O)を利用する。マスタースレーブカードシステムに関連する技術はすべてのデジタル入出力点(DI/O)を単一の回路板に1本化する。しかしながら、多数のデジタル入出力点(DI/O)が同一の回路板に設けられる場合には混乱を引き起こす可能性がある。加えて、デジタル入出力点(DI/O)の配置は回路板の製造当初に予め決定される。従って、デジタル入出力点(DI/O)の数が過度に多くなり過ぎる場合があってコストが上昇する。そうでにない場合には、デジタル入出力点(DI/O)が不十分となることもあってユーザーにとって不都合である。マスタースレーブカードシステムに関連したもうひとつ別の技術は、デジタル入出力点(DI/O)のI/O制御のためにシリアル通信を利用するとともに、半二重機構がその間の通信用に採用される。この半二重機構ではマスターカードとスレーブカードはお互いにその信号を同時には送信できない。従って、望ましくない遅れが生じ、信号はリアルタイムには転送不可能である。
従って、局部マスターカード用遠隔デジタル入出力点(DI/O)に関してより柔軟な接続が提供されるのが望ましい。
本発明の目的はスレーブカードへのコマンド伝達問い合わせ機構が採用されるマスタースレーブカードシステムならびにその処理方法を提供することにある。
従って、本発明はマスタースレーブカードシステムならびにその処理方法を提供するものである。該マスタースレーブカードシステムにはマスターカードならびにシリアル接続される複数のスレーブカードが含まれる。マスターカードはステーションナンバー情報とともにコマンドをスレーブカードに送信する。ステーションナンバー情報によって指定され選ばれたスレーブカードは、応答メッセージに1つのイニシャルパケット、複数のデータパケット、および1つのCRCチェックパケットが含まれる場合に応答メッセージを返信する。マスターカードは、正しいイニシャルパケットを特定した後、次のコマンドを次のスレーブカードに送信する。該イニシャルパケットが正しくない場合は、マスターカードは受信信号の予め決められた非交信時間の停止経過まで次のコマンドの送信を差し止める。マスターカードはデータパケットに関連したCRCチェックパケットが正しくない場合にはすべてのマスターカードを外す。マスターカードはスレーブカードの問い合わせならびにステーションナンバーの指定によるこの処理方法によって自由選択のスレーブカードにアクセス可能である。従って、デジタル入出力接続はマスターカードによって柔軟にアクセス可能である。
新規性があると思われる本発明の構成は添付の請求項の特徴により記載される。一方で、本発明自体については、添付図面と関連付けられる本発明のいくつかの代表的な実施例が説明される以下の本発明に関する詳細説明を参照することによって十分に理解され得る。
図1は本発明の好ましい実施例によるマスタースレーブカードシステムの全体概要図を示す。マスタースレーブカードシステムにはマスターカード10および複数のスレーブカード20A、20Bおよび20Cが含まれ、マスターカード10およびスレーブカードは2本の接続配線40および42によってシリアル接続される。さらに、特に、この本発明の好ましい実施例においては、第1スレーブカード20A、第2スレーブカード20Bならびに第3スレーブカード20Cがある。本発明によるマスタースレーブカードシステムは本発明の範囲から逸脱することなく任意の数のスレーブカードに応用可能である点は注目されるはずである。
接続配線40および42にはマスターカード10のコマンド伝達用のTX接続配線40、ならびに第1スレーブカード20A、第2スレーブカード20Bおよび第3スレーブカード20Cからマスターカード10への応答メッセージ伝達用のRX接続配線42が含まれる。マスターカード10には主としてマスタープロセッサ12およびマスタープロセッサ12に接続されるマスターデジタル入出力点(マスターDI/O)14が含まれる。スレーブカード、例えば、スレーブカード20Aには、第1スレーブプロセッサ22A、第1スレーブプロセッサ22Aに電気接続される第1スレーブデジタル入出力点(第1スレーブDI/O)24A、ならびに第1スレーブプロセッサ22Aに電気接続される第1ステーションナンバースイッチ26Aが含まれる。同様に、第2スレーブカード20Bには第2スレーブプロセッサ22B、第2スレーブプロセッサ22Bに電気接続される第2スレーブデジタル入出力点(第2スレーブDI/O)24B、ならびに第2スレーブプロセッサ22Bに電気接続される第2ステーションナンバースイッチ26Bが含まれる。第3スレーブカード20Cには第3スレーブプロセッサ22C、第3スレーブプロセッサ22Cに電気接続される第3スレーブデジタル入出力点(第3スレーブDI/O)24C、ならびに第3スレーブプロセッサ22Cに電気接続される第3ステーションナンバースイッチ26Cが含まれる。上述のマスタースレーブカードシステムでは、ステーションナンバースイッチ26A〜26Cは、例えば、各スレーブカード用のステーションナンバーを設定するディップスイッチであって良い。スレーブプロセッサ22A〜22Cは、例えば、高速処理のハードおよびメンテナンスの容易なソフトを提供するプログラマブルロジックデバイス(PLD)が良い。第1スレーブDI/O24A、第2スレーブDI/O24Bならびに第3スレーブDI/O24Cはマスターカード10用のリモートDI/Oであると同時にマスターカード10用I/Oナンバーを拡張することが可能である。
上述のマスタースレーブカードシステムでは、マスターカード10は問い合わせするコマンドを、TX接続配線40を通じて第1スレーブカード20A、第2スレーブカード20Bならびに第3スレーブカード20Cまで送信する。マスターカード10は第1スレーブカード20A、第2スレーブカード20Bならびに第3スレーブカード20CからRX接続配線42を通じて応答メッセージを受信する。このように、マスターカード10はリモートDI/Oにアクセス可能である。さらに、各、第1スレーブカード20A、第2スレーブカード20Bおよび第3スレーブカード20Cは、それぞれステーションナンバースイッチ26A〜26Cにより自身のステーションナンバーを設定することが出来る。マスターカード10によって送信されるコマンドにはスレーブカード20A〜20Cのいずれかを指定するステーションナンバーに関する情報も含まれる。従って、スレーブカード20A〜20Cはマスターカード10から送信されたコマンドが自らのものであるかどうかの特定が可能である。
図2はマスターカード10が各、第1スレーブカード20A,第2スレーブカード20B、および第3スレーブカード20Cの問い合わせする方法を説明する概要図である。マスターカード10はTX接続配線40を通じて複数パケットからなるコマンドを、第1スレーブカード20A、第2スレーブカード20B、および第3スレーブカード20Cへそれぞれ送信する。第1スレーブカード20A、第2スレーブカード20B、および第3スレーブカード20Cのそれぞれは、コマンドに含まれるステーションナンバーに応じてコマンドに応答するかあるいはコマンドに応答しないかを決定する。現在アクセスされているスレーブボードからの応答パケットの中で、マスターカード10が現在アクセスされているスレーブボードに関するステーションナンバーを特定できる場合に、マスターカード10は次のスレーブボードにコマンドを送信する。例えば、マスターカード10は最初に関連ステーションナンバー付きのコマンドを第1スレーブカード20A(現在アクセスされたスレーブボード)に送信すると同時に、マスターカード10は、マスターカード10が第1スレーブカード20Aの応答パケットから第1スレーブカード20Aに関する正しいステーションナンバーを特定するまでスレーブカード20B(次のスレーブボード)にコマンドを送信しない。従って、マスターカード10が第1スレーブカード20Aからのパケットの受信を継続する間に、マスターカード10はコマンドを第2スレーブカード20Bへ送信する。このようにして、マスタースレーブカードシステムの転送効率が高められることが可能である。
図3Aはマスターカード10のコマンド用のパケットフォーマットを示す。図3Bはスレーブカードの応答メッセージ用のパケットフォーマットを示す。図3Aを参照すると、マスターカード10のコマンドにはイニシャルパケット50、4つのデータパケット52A〜52DおよびCRCチェックパケット54が含まれる。図3Bを参照すると、スレーブカードの応答メッセージにはイニシャルパケット60、4つのデータパケット62Aから62DおよびCRCチェックパケット64が含まれる。
図4A、図4Bおよび図4Cはイニシャルパケット50ならびにCRCチェックパケット54に関するデータ構成をそれぞれ示す。図4Aに示されるように、イニシャルパケット50はUARTフォーマットと兼用可能なフォーマットを有するとともに、開始ビット500、停止ビット508およびIDコード502(3ビット)、予備コード504(2ビット)およびステーションナンバー情報506(3ビット)が含まれる8つのデータビットが含まれる。図4Bに示されるように、データパケットには開始ビット520、停止ビット524、ならびに8つのメッセージデータビット522が含まれる。図4Cに示されるように、CRCチェックパケット54には開始ビット540、停止ビット544ならびに8つのCRCチェックビット542が含まれる。さらに、スレーブカードからの応答メッセージは、図4Aから図4Cに示されるものと同様なデータ構成を有する。従って、スレーブカードからの応答メッセージのデータ構成に関する詳細説明はここでは詳細には省略される。さらに、コマンドや応答メッセージのパケットは処理の複雑さが無くなると同時に処理効率が高められるよう、同一長さ(ビット数)となっている。
図5はマスターカード10がスレーブカードからの応答メッセージにおいてイニシャルパケットを処理する方法を例示する概要図である。マスターカード10は、スレーブカードからの応答メッセージのイニシャルパケットが正しくない時、例えば、現在アクセスされているスレーブカードからの応答メッセージのイニシャルパケットのステーションナンバー情報が誤っている時には、次のコマンドの送信は停止される。マスターカード10は、マスターカード10が正しい応答メッセージのイニシャルパケットを受信していることを確認するまで次のコマンドの送信を停止する。さもなくは、マスターカード10は、現在アクセスされているスレーブカードからの受信信号の事前に定められた非交信時間の停止経過後まで、次のコマンドの送信を停止する。
図6はマスターカード10がスレーブカードから応答メッセージ中でCRCチェックパケットを処理する方法を例示する概要図である。マスターカード10はCRCチェックが正しくないと判断される場合、CRCチェックパケット64に該当するデータパケット62Aから62Dを外す。この図に示されるように、データパケット62Aから62Dは、例えば、第1スレーブカード20Aから送信されるデータである。その後、マスターカード10はコマンドを別のスレーブカードに送信する。
図7は本発明のマスタースレーブカードシステムの処理に関するフローチャートを示す。マスターカード10はまずスレーブカード(第1スレーブカード20Aのような)にコマンドを送信すると同時にS100段階のスレーブカードからの応答を待つ。マスターカード10が第1スレーブカード20A(102段階)から応答メッセージを受信する時、マスターカード10は第1スレーブカード20Aからの応答メッセージに正しいイニシャルパケットが含まれているか(段階110)どうかを判断する。第1スレーブカード20Aからの応答メッセージに正しいイニシャルパケットが含まれる場合には、マスターカード10は別のコマンドを段階S112の(第2スレーブカード20Bのような)次のスレーブカードに送信する。第1スレーブカード20Aからの応答メッセージのイニシャルパケットが正しくない場合には、マスターカード10は段階S114の第1スレーブカード20Aからのパケットの受信を継続しながら、段階S116の正しいイニシャルパケットを受信しているかどうかをチェックする。イニシャルパケットが段階S116で正しいと判断される場合には、手順が段階112に進み、ここで、マスターカード10は次のスレーブカードに別のコマンドを送信する。あるいは、マスターカード10が次のコマンドの送信を停止するとともに、第1スレーブカード20Aからの受信信号が段階S118で事前に定められる非交信時間の停止が経過したかどうかを判断する。もし、正しくなければ手順はS114段階に進み、残りの手順はS112段階に進む。段階S112の後、マスターカード10は第1スレーブカード20AのCRCチェックパケットが段階S120で正しいかどうかを判断する。CRCチェックパケットが正しくない場合には、マスターカード10は段階S122で第1スレーブカード20Aの応答メッセージを外してから、段階S130で別のスレーブカードの問い合わせを継続する。
本発明の利点は次のようにまとめることができる。
1.デジタル入力/出力点の数は、スレーブカードに関するステーションナンバー情報の設定ならびにマスターカードとスレーブカードのシリアル接続によって柔軟に拡張可能である。
2.マスターカードはスレーブカードの問い合わせを順番に行う。マスターカードは現在アクセスされているスレーブカードの応答メッセージのイニシャルパケットが正しい時にコマンドを次のスレーブカードに送信する。従って、全体システムの問い合わせ時間が削減可能となると同時に転送効率が高まる。
本発明は好ましい実施例を参照して説明されてきたが、本発明はこれらの詳細に限定されないものと理解されよう。前述の説明で、様々な置換および変更が示唆されるだけでなく、通常の専門技術者にとってはその他の場合も起きえよう。従って、このような置換および変更のすべては添付の請求項に定められる本発明の範囲内に包含されるものと意図される。
本発明の好ましい実施例によるマスタースレーブカードシステムの概要図。 マスターカードが各スレーブカードの問い合わせする方法を説明する概要図。 マスターカードのコマンド用パケットフォーマット。 スレーブカードの応答メッセージ用パケットフォーマット。 イニシャルパケットのデータ構成。 データパケットのデータ構成。 CRCチェックパケットのデータ構成。 マスターカードのスレーブカードからの応答メッセージ中にあるイニシャルパケットの処理方法を図示する概要図。 マスターカードのスレーブカードからの応答メッセージにあるCRCチェックパケットの処理方法を図示する概要図。 本発明のマスタースレーブカードシステムの処理フローチャート図。

Claims (10)

  1. マスタープロセッサおよび該マスタープロセッサに電気接続されるマスターデジタル入出力点(マスターDI/O)が含まれるマスターカード、各スレーブカードにスレーブプロセッサ、該スレーブプロセッサに電気接続されるスレーブデジタル入出力点(スレーブDI/O)、ならびに該スレーブプロセッサに電気接続されるステーションナンバースイッチが含まれる複数枚のスレーブカード、ならびにマスターカードの複数のスレーブカードとのシリアル接続用接続配線が2本含まれるマスタースレーブカードシステムにおいて、マスターカードは指定されるスレーブカードに複数のパケットからなるコマンドとステーションナンバー情報からなるコマンドとを送信するように適合され、コマンドによって指定される指定スレーブカードが応答メッセージに返答するよう適合され、該応答メッセージにCRCチェックパケットと複数のデータパケットが含まれると同時に、CRCチェックパケットによって指定スレーブカードのデータパケットが正しいかどうかをマスターカードが知ることを特徴とするシステム。
  2. マスタープロセッサがプログラマブルロジックデバイス(PLD)であることを特徴とする請求項1のマスタースレーブカードシステム。
  3. ステーションナンバースイッチがディップスイッチであることを特徴とする請求項1のマスタースレーブカードシステム。
  4. コマンドにイニシャルパケット、複数のデータパケットならびにCRCチェックパケットが含まれると同時に該イニシャルパケットにステーションナンバー情報が含まれることを特徴とする請求項1のマスタースレーブカードシステム。
  5. 応答メッセージにさらに追加のイニシャルパケットが含まれると同時に、該応答メッセージのイニシャルパケットにもステーションナンバー情報が含まれることを特徴とする請求項1のマスタースレーブカードシステム。
  6. 応答メッセージおよびコマンドのデータ長が同一であることを特徴とする請求項1のマスタースレーブカードシステム。
  7. マスターカードならびにシリアル接続される複数枚のスレーブカードが含まれ、該スレーブカードにイニシャルパケットが含まれるコマンドを送信するマスターカード、複数のデータパケットならびにCRCチェックパケットが含まれるとともに、該イニシャルパケットに指定スレーブカードに対するステーションナンバー情報が含まれ、該指定スレーブカードが応答メッセージでマスターカードに返答するコマンドによって指定されるマスターカードスレーブシステム処理方法において、該応答メッセージにイニシャルパケット、CRCチェックパケットおよび複数のデータパケットが含まれると同時に、該マスターカードが指定スレーブカードのイニシャルパケットを正しいと判断した場合に、該マスターカードが別のコマンドを次のスレーブカードに送信することを特徴とするシステム処理方法。
  8. さらに指定スレーブカードのイニシャルパケットが正しくない場合には指定スレーブカードからパケットを継続して受信するマスターカード、該マスターカードが指定スレーブカードのイニシャルパケットが正しいと判断する場合には、別のコマンドを次のスレーブカードに送信するマスターカード、ならびに指定スレーブカードからの受信信号の事前決定される非交信時間の停止経過後に別のコマンドを次のスレーブカードに送信するマスターカードが含まれる請求項7の方法。
  9. さらに指定スレーブカードからのパケットの受信を継続するマスターカードが含まれると同時に、指定スレーブカードのイニシャルパケットが正しくない場合にはコマンドの送信を差し止める請求項7による方法。
  10. さらに応答メッセージ中のCRCチェックパケットを検査するマスターカードならびに応答メッセージ中のCRCチェックパケットが正しくない場合にはデータパケットを外すマスターカードが含まれる請求項7の方法。
JP2007203332A 2007-08-03 2007-08-03 マスタースレーブカードシステムとその処理方法 Pending JP2009037550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007203332A JP2009037550A (ja) 2007-08-03 2007-08-03 マスタースレーブカードシステムとその処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007203332A JP2009037550A (ja) 2007-08-03 2007-08-03 マスタースレーブカードシステムとその処理方法

Publications (1)

Publication Number Publication Date
JP2009037550A true JP2009037550A (ja) 2009-02-19

Family

ID=40439371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007203332A Pending JP2009037550A (ja) 2007-08-03 2007-08-03 マスタースレーブカードシステムとその処理方法

Country Status (1)

Country Link
JP (1) JP2009037550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113534888A (zh) * 2021-07-23 2021-10-22 中国兵器装备集团自动化研究所有限公司 一种基于fpga的多张vpx板卡时间同步方法和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467049A (en) * 1987-09-07 1989-03-13 Nec Corp Data transfer system
JPH02209041A (ja) * 1989-02-09 1990-08-20 Fujitsu Ltd 障害子局検出方法
JPH02257725A (ja) * 1989-03-29 1990-10-18 Hitachi Cable Ltd データ伝送方式
JPH03246604A (ja) * 1990-02-23 1991-11-05 Matsushita Electric Works Ltd プログラマブルコントローラシステムの入出力情報伝送方式
JPH0816220A (ja) * 1994-06-30 1996-01-19 Komatsu Ltd プログラマブルシーケンスコントローラ
JP2000307581A (ja) * 1999-04-19 2000-11-02 Omron Corp スレーブ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467049A (en) * 1987-09-07 1989-03-13 Nec Corp Data transfer system
JPH02209041A (ja) * 1989-02-09 1990-08-20 Fujitsu Ltd 障害子局検出方法
JPH02257725A (ja) * 1989-03-29 1990-10-18 Hitachi Cable Ltd データ伝送方式
JPH03246604A (ja) * 1990-02-23 1991-11-05 Matsushita Electric Works Ltd プログラマブルコントローラシステムの入出力情報伝送方式
JPH0816220A (ja) * 1994-06-30 1996-01-19 Komatsu Ltd プログラマブルシーケンスコントローラ
JP2000307581A (ja) * 1999-04-19 2000-11-02 Omron Corp スレーブ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113534888A (zh) * 2021-07-23 2021-10-22 中国兵器装备集团自动化研究所有限公司 一种基于fpga的多张vpx板卡时间同步方法和装置
CN113534888B (zh) * 2021-07-23 2024-02-06 中国兵器装备集团自动化研究所有限公司 一种基于fpga的多张vpx板卡时间同步方法和装置

Similar Documents

Publication Publication Date Title
US8042743B2 (en) IC card comprising a main device and an additional device
KR20160077189A (ko) 다수의 슬레이브 디바이스 식별자들을 갖는 카메라 제어 슬레이브 디바이스들
CN112639756B (zh) 混合模式射频前端接口
TW201903620A (zh) 在改良式內部積體電路匯流排拓撲中從屬對從屬之通信
WO1991010960A1 (en) Arrangement for a distributed control system
JP2010272971A (ja) 制御システム及び制御プログラム書換方法
TW200825749A (en) Supplemental communication interface
JP2010011255A (ja) 無線通信装置及びそのパケット転送方法
US20080136606A1 (en) Separable device for controlling node and sensor network node
JP4385247B2 (ja) 集積回路、および情報処理装置
US7826492B2 (en) Communication system, cycle master node and communication method
JP2009037550A (ja) マスタースレーブカードシステムとその処理方法
JP6048502B2 (ja) 通信装置
CN108037680B (zh) 一种指令处理方法及装置
US7779186B2 (en) Master-slave card system and method for operating the same
JPH05300152A (ja) アドレス設定器
KR100966925B1 (ko) 패킷 신호 프로세싱 아키텍쳐
US20030086485A1 (en) Master to multi-slave asynchronous transmit fifo
CN105656740A (zh) 一种rs422-can总线转换器
JP2005115901A (ja) 通信装置および通信システム
CN110505038B (zh) 一种数据传输方法及相关装置
KR200401811Y1 (ko) 이중화 무선채널을 적용한 휴대인터넷 단말기
JP2006033490A (ja) データ通信装置及び通信システム
JP2006005646A (ja) ネットワーク通信方法
CN108701103B (zh) 具有工作存储器的计算单元的存储器直接访问控制装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124