WO2022193444A1 - 一种通信系统和方法 - Google Patents

一种通信系统和方法 Download PDF

Info

Publication number
WO2022193444A1
WO2022193444A1 PCT/CN2021/097968 CN2021097968W WO2022193444A1 WO 2022193444 A1 WO2022193444 A1 WO 2022193444A1 CN 2021097968 W CN2021097968 W CN 2021097968W WO 2022193444 A1 WO2022193444 A1 WO 2022193444A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
data
clock signal
slave
master device
Prior art date
Application number
PCT/CN2021/097968
Other languages
English (en)
French (fr)
Inventor
黄勇
王志成
王亚平
唐海元
伍芬智
张钊
徐必业
吴丰礼
Original Assignee
广东拓斯达科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 广东拓斯达科技股份有限公司 filed Critical 广东拓斯达科技股份有限公司
Publication of WO2022193444A1 publication Critical patent/WO2022193444A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package

Abstract

一种通信系统和方法，该系统包括主设备(11)、信号处理装置(12)以及至少一个从设备(13)；主设备(11)，设置为响应于满足数据发送条件，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置(12)；信号处理装置(12)，设置为根据数据信号生成整形时钟信号，并将数据信号通过数据输出管脚发送给至少一个从设备(13)，以及将整形时钟信号通过计数管脚发送给至少一个从设备(13)；至少一个从设备(13)，设置为根据整形时钟信号对数据信号进行接收；其中，数据信号包括：至少一个字节长度信息以及与至少一个字节长度信息中的每个所述字节长度信息对应的字节数据信息，字节长度信息的数量由从设备(13)的数量确定。

Description

一种通信系统和方法
本申请要求在2021年3月15日提交中国专利局、申请号为202110276201.4的中国专利申请的优先权，该申请的全部内容通过引用结合在本申请中。
技术领域
本申请实施例涉及通信技术，例如涉及一种通信系统和方法。
背景技术
随着通信技术的发展，芯片在生产生活中的应用也越来越广泛，芯片可以采用串行外设接口(Serial Peripheral Interface，SPI)的方式进行通信。SPI是Motorola首先提出的全双工四线同步串行外围接口，采用主从模式架构，支持单主多从模式应用。
图1提供了相关技术中的一种主设备和从设备的连接示意图。如图1所示，主机输出从机输入(Master Output Slave Input，MOSI)线设置为进行主设备数据输出，从设备数据输入；主机输入从机输出(Master Input Slave Output，MISO)线设置为进行主设备数据输入，从设备数据输出；时钟(Clock，CLK)线设置为传输主设备产生的时钟信号；片选1(Chip Select 1，CS1)线和片选2(Chip Select 2，CS2)线设置为传输主设备控制的片选信号。时钟由主设备控制，在时钟移位脉冲下，数据按位传输。主设备的片选信号用于选择从设备。
当主设备与多个从设备通信时，主设备需要为每个从设备提供单独的片选信号，所以主设备在与多个从设备通信时需要设置很多引脚，实现向不同的从设备发送片选信号。在主设备与每个从设备通讯时，片选每个从设备需要时间，并且需要等待发送完之后，再开始发送下一帧数据，因此无法在多个从设备间进行高速通讯。
发明内容
本申请提供一种通信系统和方法，以实现主设备与从设备间高速通信。
第一方面，本申请实施例提供了一种通信系统，所述通信系统包括：主设备、信号处理装置以及至少一个从设备；
所述主设备，设置为响应于满足数据发送条件，生成设定格式的数据信号，并通过数据输出管脚发送给所述信号处理装置；
所述信号处理装置，设置为根据所述数据信号生成整形时钟信号，并将所述数据信号通过数据输出管脚发送给至少一个所述从设备，以及将所述整形时钟信号通过计数管脚发送给至少一个所述从设备；
至少一个所述从设备，设置为根据所述整形时钟信号对所述数据信号进行接收；
其中，所述数据信号包括：至少一个字节长度信息以及与至少一个所述字节长度信息中的每个所述字节长度信息对应的字节数据信息，所述字节长度信息的数量由所述从设备的数量确定。
第二方面，本申请实施例还提供了一种通信方法，该方法由本申请实施例中任一所述的一种通信系统执行，包括：
主设备响应于满足数据发送条件，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置；
信号处理装置根据所述数据信号生成整形时钟信号，并将所述数据信号通过数据输出管脚发送给至少一个从设备，以及将所述整形时钟信号通过计数管脚发送给至少一个所述从设备；
至少一个所述从设备根据所述整形时钟信号对所述数据信号进行接收；
其中，所述数据信号包括：至少一个字节长度信息以及与至少一个所述字节长度信息中的每个所述字节长度信息对应的字节数据信息，所述字节长度信息的数量由所述从设备的数量确定。
附图说明
图1是相关技术中的一种主设备和从设备的连接示意图；
图2是本申请实施例一中的一种通信系统的结构示意图；
图3是本申请实施例二中的一种通信系统的结构示意图；
图4是本申请实施例二中的另一种通信系统的结构示例图；
图5是本申请实施例二中的一种通信时序图；
图6是本申请实施例三中的一种通信方法的流程图。
具体实施方式
下面结合附图和实施例对本申请作详细说明。
实施例一
图2为本申请实施例一提供的一种通信系统的结构示意图，本实施例可适用于主设备和从设备通信的情况，该系统包括：主设备11、信号处理装置12以及至少一个从设备13；
主设备11，设置为在满足数据发送条件时，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置12；
信号处理装置12，设置为根据数据信号生成整形时钟信号，并将数据信号通过数据输出管脚发送给至少一个从设备13，以及将整形时钟信号通过计数管脚发送给至少一个从设备13；
至少一个从设备13，设置为根据整形时钟信号对数据信号进行接收；
其中，数据信号包括：至少一个字节长度信息以及与至少一个字节长度信息中的每个所述字节长度信息对应的字节数据信息，字节长度信息的数量由从设备的数量确定。
在本实施例中，主设备11可以理解为采用SPI接口进行通信的芯片中作为主控设备的芯片；信号处理装置12可以理解为对主设备发送的信号进行处理， 形成可用于片选从设备的信号的装置；从设备13可以理解为采用SPI接口进行通信的芯片中接收主设备发送的信息并进行相应反馈的芯片。
在本实施例中，数据发送条件可以理解为判断主设备11是否需要向从设备13发送数据的条件；数据信号可以理解为主设备11向与其进行通信的所有从设备13发送的包含数据的信号。数据输出管脚可以理解为主设备11上可以输出数据的管脚，设置为向从设备13发送数据，例如MOSI管脚。字节长度信息可以理解为一个信号中用于存储长度信息的字节；字节数据信息可以理解为主设备11所要向从设备13传输的实际信息。
主设备每隔一定的时间间隔向从设备发送信息，所以每到数据传输时间确定主设备满足数据发送条件，即每隔一定时间间隔触发主设备生成数据信号；或者，在需要主设备11发送数据时，可以通过终端设备生成并向主设备发送数据发送指示，指示主设备11发送数据信号，主设备在接收到数据发送指示后，确定满足数据发送条件。主设备11在满足数据发送条件时，按照预先设定好的格式生成数据信号，数据信号中包括了字节长度信息以及与字节长度信息对应的字节数据信息，将生成的数据信号通过数据输出管脚发送给信号处理装置12进行后续的数据处理。示例性的，数据信号格式如下：数字8和16为字节长度信息，A-D为字节数据信息。
8 A 8 B 16 C 8 D
一般地，主设备11在与从设备通信时，为了与每个从设备13进行通信，从设备13的数量有多少，就需要发送相同数量的字节长度信息和字节数据信息，即，每个从设备13接收对应的字节长度信息和字节数据信息，实现与主设备11之间的通信。
在生成数据信号时，数据信号中字节长度信息的大小和字节数据信息的内 容可以每次由用户指定，也可以预设设置好所要发送的数据内容，直接生成。例如，数据信号中第一个字节长度信息和字节数据信息为发送给第一个从设备13的，预先设置好每次发送的字节数据信息均为事件A，此字节数据信息在8个字节完成传输，所以，数据信号中的第一个字节长度信息为8，第一个字节数据信息为事件A，字节长度信息8通过1个字节传输。
在本实施例中，整形时钟信号可以理解为一种高低电平信号；计数管脚可以理解为传输信息的管脚。计数管脚是一类管脚的统称，可以是从设备13上的管脚，也可以是信号处理装置12上的管脚，无论是从设备13上的管脚还是信号处理装置12上的管脚，其作用是为了实现从设备13和信号处理装置12之间的信息传递。本申请实施例中的计数管脚以从设备13上的管脚为例。
信号处理装置12接收主设备11发送的数据信号，通过对数据信号进行解析处理，根据字节长度信息所对应的字节长度生成整形时钟信号，将整形时钟信号通过计数管脚发送给至少一个从设备13，同时将数据信号通过数据输出管脚发送给每个从设备13。
每个从设备13均会接收到整形时钟信号，通过整形时钟信号中的上升沿判断此时主设备11是否片选自己(即主设备11是否片选此从设备13)，在主设备11片选此从设备13的情况下，接收数据信号。由此完成对每个从设备的片选，无需主设备11通过片选管脚发送片选信号对从设备13进行片选。
本申请实施例提供了一种通信系统，该通信系统包括主设备、信号处理装置以及至少一个从设备；主设备，设置为在满足数据发送条件时，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置；信号处理装置，设置为根据数据信号生成整形时钟信号，并将数据信号通过数据输出管脚发送给至少一个从设备，以及将整形时钟信号通过计数管脚发送给至少一个从设备； 至少一个从设备，设置为根据整形时钟信号对数据信号进行接收；其中，数据信号包括：至少一个字节长度信息以及与至少一个字节长度信息中的每个字节长度信息对应的字节数据信息，字节长度信息的数量由从设备的数量确定，解决了相关技术中主设备与从设备通信过程中，必须向从设备发送片选信号的问题，根据从设备数量生成数据信号，通过信号处理装置对数据信号进行处理，生成整形时钟信号，从设备根据整形时钟信号对数据信号进行接收，无需主设备发送片选信号，所以主设备不需要为每个从设备设置发送片选信号的管脚，节省了主设备的管脚数量；将所有从设备的信息通过一条数据信号发送，不需要依次片选从设备以及依次发送，实现了主从设备间高速通信的效果。
实施例二
图3为本申请实施例二提供的一种通信系统的结构示意图。本实施例的技术方案在上述技术方案的基础上进行细化，如图3所示，本申请实施例对信号处理装置12进行细化，包括了数字集成电路芯片121和整形电路122；其中，数字集成电路芯片121，设置为根据数据信号生成数字时钟信号，并将数字时钟信号通过时钟管脚发送给整形电路，以及将数据信号通过数据输出管脚发送给至少一个从设备；整形电路122，设置为将数字时钟信号转换为整形时钟信号，并将整形时钟信号通过计数管脚发送给至少一个从设备13。
在本实施例中，数字集成电路芯片121(Field Programmable Gate Array，FPGA)也可以称为现场可编程逻辑门阵列，是数字电路的物理实现方式之一，具有可编程的特性，即用户可通过程序指定数字集成电路芯片实现某一特定数字电路。数字时钟信号可以理解为由数字集成电路芯片121根据数据信号所形成的一种高低电平信号；时钟管脚可以理解为数字集成电路芯片121中的一个 发送信号的管脚。
数字集成电路芯片121接收主设备11发送的数据信号，对数据信号进行解析，获取到每个字节长度信息中携带的字节长度，根据字节长度生成数字时钟信号。然后将数字时钟信号通过时钟管脚发送给整形电路122，将数据信号通过数据输出管脚发送给每个从设备13。
在本实施例中，整形电路可以理解为对数字时钟信号进行修正，实现整形的电路。整形电路接收到数字集成电路芯片121发送的数字时钟信号后，对高低电平的数字时钟信号进行整形处理，将其转换为整形时钟信号，然后将整形时钟信号发送给每个从设备13的计数管脚，从设备13通过计数管脚实现对整形时钟信号的接收。
可选地，数字集成电路芯片121，包括：
第一信号生成模块1211，设置为根据数据信号生成至少一个设定字节长度的高电平信号和至少一个集成时钟信号；
第二信号生成模块1212，设置为根据至少一个高电平信号和至少一个集成时钟信号形成数字时钟信号。
在本实施例中，第一信号生成模块1211可以理解为数字集成电路芯片121中对数据信号进行相应处理并生成高低电平信号的模块。第二信号生成模块1212可以理解为对第一信号生成模块1211生成的信号进行处理的模块。集成时钟信号可以理解为一种高低电平信号。设定字节长度可以根据实际应用中芯片传输数据的需求设定，例如8比特(bit)。
第一信号生成模块1211接收主设备发送的数据信号，通过对数据信号进行解析，根据解析出来的数据信号中的字节长度信息生成设定字节长度的高电平信号和集成时钟信号。第一信号生成模块1211在解析数据信号时，预先已知数 据信号所使用的通信协议，根据此通信协议可以实现对数据信号的解析。第二信号生成模块1212对第一信号生成模块1211所生成的至少一个高电平信号和至少一个集成时钟信号进行拼接，形成数字时钟信号。
可以知道的是，发送数字时钟信号和数据信号可以是由数字集成电路芯片121中任一具有数据发送功能的模块完成，也可以由本实施例中所提及的模块完成，如第一信号生成模块或第二信号生成模块。本申请实施例对此不进行限定。
可选地，第一信号生成模块1211，是设置为：
针对数据信号中的每个字节长度信息，生成设定字节长度的高电平信号；
对每个字节长度信息进行解析，确定所述每个字节长度信息对应的字节长度，并按照所述每个字节长度信息对应的字节长度生成相应长度的集成时钟信号。
由于数据信号中可能包含了要发送给多个从设备13的字节长度信息和字节数据信息，因此，对于每个字节长度信息，首先在接收到字节长度信息时生成设定字节长度的高电平信号，高电平信号的长度与字节长度信息中所携带的字节长度无关。在生成设定字节长度的高电平信号后，解析字节长度信息，确定字节长度信息中所携带的字节长度的大小，然后根据字节长度信息中所携带的字节长度生成相同长度的集成时钟信号。
在完成第一个关联的字节长度信息和字节数据信息的处理后，采用同样的方式继续生成设定字节长度的高电平信号和集成时钟信号，将生成的信号依次拼接在一起，形成数字时钟信号。
需要知道的是，数字集成电路芯片121在生成数字时钟信号时，通常是对数据信号解析处理生成高电平信号和集成时钟信号的同时生成数字时钟信号，在生成完最后一个集成时钟信号的同时也就形成了数字时钟信号。即生成的高 电平信号和集成时钟信号直接作为数字时钟信号的一部分。
可选地，整形电路122设置为：将数字时钟信号中连续高电平信号保持不变，连续高低电平信号转换为连续低电平信号，形成整形时钟信号。
整形电路122具有将数字时钟信号进行整形的功能，数字时钟信号中有连续高电平部分，以及连续高低电平部分，本实施例中的连续高低电平是指高电平和低电平交替。整形电路122在进行整形时，对于连续高电平信号保持不变，连续高低电平信号转换为连续低电平信号。这样形成的整形时钟信号中，高电平部分对应字节长度信息，低电平部分对应字节数据信息，从设备13同时接收到数据信号和整形时钟信号时，就可以根据整形时钟信号对数据信号中发送给至少一个个从设备的数据进行划分。
数字集成电路芯片121还设置为：
接收到主设备11通过时钟管脚发送的主设备时钟信号后启动工作；
将主设备时钟信号通过时钟管脚发送给整形电路122，以使整形电路122根据主设备时钟信号启动工作；
主设备11还将主设备时钟信号通过时钟管脚发送给至少一个从设备13。
在本实施例中，主设备时钟信号可以理解为由主设备发出的时钟信号，用于指示数字集成电路芯片121和至少一个从设备13进行工作，即，数字集成电路芯片121和从设备13只有在接收到主设备时钟信号才可以启动工作，进行数据处理或者信号收发。
主设备11在需要发送数据信号时，通过时钟管脚向数字集成电路芯片121发送主设备时钟信号，数字集成电路芯片121在接收到主设备时钟信号后启动工作，然后数字集成电路芯片121通过时钟管脚将主设备时钟信号发送给整形电路122，整形电路122在接收到主设备时钟信号后启动工作，主设备11还将 主设备时钟信号通过时钟管脚发送给至少一个从设备13，从设备13接收到主设备时钟信号后，启动工作。
可选地，数字集成电路芯片121还设置为：
接收主设备11通过同步管脚发送的同步帧信号；
将同步帧信号通过同步管脚发送给至少一个从设备13，以使至少一个从设备13与主设备11进行同步。
在本实施例中，同步帧信号可以理解为用于指示与主设备11通信的至少一个从设备进行同步的信号，同步帧信号由主设备11在发送数据信号时发送。数字集成电路芯片121和从设备13在与主设备11进行通信时，为保证数据真实有效，需要与主设备11进行同步。
主设备11在需要发送数据信号时，通过同步管脚向数字集成电路芯片121发送同步帧信号，数字集成电路芯片121在接收到同步帧信号后实现与主设备11之间的同步，然后数字集成电路芯片121通过同步管脚将同步帧信号发送给至少一个从设备13，至少一个从设备13接收到同步帧信号后，与主设备11进行同步。
可选地，至少一个从设备13中的每个从设备13包括：
归零模块131，设置为在接收到同步帧信号时，将所述每个从设备13对应的从节点计数器的数值归零；
累计模块132，设置为在接收到整形时钟信号的上升沿时，将所述每个从设备13对应的从节点计数器的数值累计加1；
接收模块133，设置为当监测到所述每个从设备13对应的从节点计数器的数值满足数据接收条件时，接收数据信号。
在本实施例中，归零模块131可以理解为可以实现数值归零处理的模块； 从节点计数器可以为从设备中可以实现计数功能的计数器，每个从设备具有一个对应的从节点计数器。接收条件可以理解为判断从设备是否需要接收数据信号的条件。
归零模块131在接收到数字集成电路芯片121发送的同步帧信号时，此时有数据信号传输过来，由于后续要根据从节点计数器的数值判断此时要不要接收数据信号，为了避免上一次数据传输对本次的影响，将本设备的从节点计数器的数值归零。由于整形时钟信号中存在高电平和低电平，高电平的部分对应字节长度信息，低电平部分对应字节数据信息，累计模块132在接收到整形时钟信号的上升沿时，将本设备的从节点计数器的数值累计加1。接收模块133时刻监测从节点计数器的数值，当从节点计数器的数值满足数据接收条件时，此时主设备11片选了自己进行通信，所以可以对数据信号进行接收，在从节点计数器的数值不满足数据接收条件的情况下，不接受数据信号。
判断是否满足接收条件的步骤可以是：从节点计数器的数值是否与对应存储的数值相等，在节点计数器的数值与对应存储的数值相等的情况下，确定满足数据接收条件。每个从设备13所预先存储的数值不同，由此，可以区分开每个不同的从设备13。在一个通信系统中，对应存储的数值与每个从设备唯一对应。
可以知道的是，从设备13在接收同步帧信号和整形时钟信号时，由于同步帧信号通过数字集成电路芯片121发送，未经过整形电路，所以会先接收到同步帧信号。并且在现有技术中，通过片选信号直接选中从设备，所以并不需要同步帧信号进行同步。
可选地，接收模块133，还设置为：在接收数据信号时，产生低电平信号。
接收模块133在接收数据信号的同时产生低电平信号，低电平信号用来片 选从设备13。
可选地，接收模块133，还设置为：在未接收所述数据信号时，产生高电平信号。
从设备13未被片选中时，不对数据信号进行接收，此时产生高电平信号，用来表明从设备13此时没被主设备11片选。高电平时，主设备11和从设备13不进行通信。
可选地，从设备13还设置为：在产生低电平信号，以及接收到主设备时钟信号时，根据设定反馈格式或数据信号向主设备11发送反馈信息。
在本实施例中，设定反馈格式可以理解为预先设置的数据格式。从设备13在产生低电平信号时，确定自己被片选信号选中，同时接收到主设备11发送的主设备时钟信号时，则向主设备发送反馈信息，形成数据交换，实现同步全双工通信。当片选信号停止(由低电平信号变为高电平信号)时，从设备停止发送反馈信息。
可以知道的是，反馈信息的内容与格式可以预先约定好，在需要向主设备11进行反馈时，直接根据设定反馈格式生成反馈信息发送给主设备11；也可以是在接收到数据信号后，通过对数据信号进行解析，确定主设备11所要求从设备13反馈的信息内容，进而形成反馈信息发送给主设备11。每个从设备的反馈信息成组的组装，并在接收到主设备11发送的主设备时钟信号的同时发给主设备。
需要知道的是，主设备11和从设备13之间的通信始终由主设备11发起。当主设备11向从设备13发送数据时，从设备13同时做出响应。主设备11和从设备13之间的通信是一个数据输出和数据输入都由同一时钟进行控制的同步全双工通信过程。
本申请实施例提供了一种通信系统，解决了相关技术中主设备与从设备通信过程中，必须向从设备发送片选信号的问题，根据从设备数量生成数据信号，通过数字集成电路芯片和整形电路对数据信号进行处理，生成整形时钟信号，从设备根据整形时钟信号对数据信号进行接收，无需主设备发送片选信号，所以主设备不需要为每个从设备设置发送片选信号的管脚，节省了主设备的管脚数量；将所有从设备的信息通过一条数据信号发送，不需要依次片选从设备以及依次发送，实现了主从设备间高速通信的效果。
示例性的，图4是本申请实施例提供的另一种通信系统的结构示例图，该通信系统包括主设备11、信号处理装置12、从设备13和从设备13’，信号处理装置12包括数字集成电路芯片121和整形电路122。图5为本申请实施例所提供的通信系统在进行通信时的一种通信时序图，图中给出了主设备11所发送的同步帧信号、主设备时钟信号和数据信号的波形示例图，数字集成电路芯片121处理得到的数字时钟信号的波形示例图，整形电路122处理得到的整形时钟信号的波形示例图，以及从设备13、从设备13’在与主设备11通信时所产生的片选信号的波形示例图。
主设备11准备发送数据(满足数据发送条件)时，通过同步管脚(synchronous，SYNC)向数字集成电路芯片121发送同步帧信号。主设备11在产生同步帧信号时，通过时钟管脚CLK向数字集成电路芯片121、从设备13和从设备13’发送主设备时钟信号，通过数据输出管脚MOSI向数字集成电路芯片121发送数据信号。
数字集成电路芯片121接收同步帧信号、主设备时钟信号和数据信号，收到同步帧信号后，开始产生设定字节长度的高电平信号，并解析收到的第一个字节长度信息，然后产生对应字节长度的集成时钟信号。产生集成时钟信号之 后，再次产生设定字节长度的高电平信号，并解析下一个字节长度信息，产生相应字节长度的集成时钟信号。依次产生设定字节长度的高电平信号和集成时钟信号，形成数字时钟信号。在形成数字时钟信号后，数字集成电路芯片121通过时钟管脚FPGACLK向整形电路122发送数字时钟信号。同时数字集成电路芯片121通过同步管脚SYNC向从设备13和从设备13’分别发送同步帧信号，数字集成电路芯片121通过数据输出管脚MOSI向从设备13和从设备13’发送数据信号，数字集成电路芯片121通过时钟管脚FPGACLK向整形电路122发送数字时钟信号。
整形电路122在接收到数字时钟信号后，将数字时钟信号中连续高电平信号保持不变，连续高低电平信号转换为连续低电平信号，形成整形时钟信号，并发送给从设备13和从设备13’的计数管脚(Counter，CNT)，从设备13和从设备13’通过计数管脚CNT接收整形时钟信号。
对于从设备13和从设备13’，在接收到同步帧信号时，将自身的从节点计数器的数值归零；在接收到整形时钟信号的上升沿时，将从节点计数器的数值累计加1，通过从节点计数器进行数值累计。当从设备13监测到从节点计数器的数值满足数据接收条件时，此时从设备13被片选中，进行数据信号的接收。即，在接收到整形时钟信号的第一个上升沿时，从设备13的从节点计数器的数值为1，产生从设备13的片选信号CS1，当收到整型时钟信号的第二个上升沿时，从设备13的片选结束，从设备13’的片选信号CS2选中，这样依次进行，直到下一个同步帧到来，将所有从设备的从节点计数器清零。从设备13和从设备13’在接收到主设备时钟信号时，同时通过数据输入管脚MISO向主设备11发送反馈信息。
实施例三
图6为本申请实施例三提供的一种通信方法的流程图，该方法由本申请任意实施例所提供的通信系统执行，包括步骤S310至S330。
S310、主设备在满足数据发送条件时，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置。
S320、信号处理装置根据所述数据信号生成整形时钟信号，并将所述数据信号通过数据输出管脚发送给至少一个从设备，以及将所述整形时钟信号通过计数管脚发送给至少一个所述从设备。
S330、至少一个所述从设备根据所述整形时钟信号对所述数据信号进行接收。
其中，所述数据信号包括：至少一个字节长度信息以及与至少一个所述字节长度信息中的每个所述字节长度信息对应的字节数据信息，所述字节长度信息的数量由所述从设备的数量确定。
本申请实施例提供了一种通信方法，解决了相关技术中主设备与从设备通信过程中，必须向从设备发送片选信号的问题，根据从设备数量生成数据信号，通过数字集成电路芯片和整形电路对数据信号进行处理，生成整形时钟信号，从设备根据整形时钟信号对数据信号进行接收，无需主设备发送片选信号，所以主设备不需要为每个从设备设置发送片选信号的管脚，节省了主设备的管脚数量；将所有从设备的信息通过一条数据信号发送，不需要依次片选从设备以及依次发送，实现了主从设备间高速通信的效果。
可选地，信号处理装置，包括数字集成电路芯片和整形电路；相应的，信号处理装置根据所述数据信号生成整形时钟信号，并将所述数据信号通过数据输出管脚发送给至少一个从设备，以及将所述整形时钟信号通过计数管脚发送 给至少一个所述从设备，包括：
数字集成电路芯片根据所述数据信号生成数字时钟信号，并将所述数字时钟信号通过时钟管脚发送给所述整形电路，以及将所述数据信号通过数据输出管脚发送给至少一个所述从设备；
整形电路将所述数字时钟信号转换为整形时钟信号，并将所述整形时钟信号通过计数管脚发送给至少一个所述从设备。
可选地，数字集成电路芯片，包括：第一信号生成模块和第二信号生成模块，数字集成电路芯片根据所述数据信号生成数字时钟信号，包括：
第一信号生成模块根据所述数据信号生成至少一个设定字节长度的高电平信号和至少一个集成时钟信号；
第二信号生成模块根据至少一个所述高电平信号和至少一个集成时钟信号形成数字时钟信号。
可选地，第一信号生成模块根据所述数据信号生成至少一个设定字节长度的高电平信号和至少一个集成时钟信号，包括：
针对所述数据信号中的每个字节长度信息，生成设定字节长度的高电平信号；对所述每个字节长度信息进行解析，确定所述每个字节长度信息对应的字节长度，并按照所述每个字节长度信息对应的字节长度生成相应长度的集成时钟信号。
可选地，整形电路将所述数字时钟信号转换为整形时钟信号，并将所述整形时钟信号通过计数管脚发送给至少一个所述从设备，包括：整形电路将所述数字时钟信号中连续高电平信号保持不变，连续高低电平信号转换为连续低电平信号，形成整形时钟信号。
可选地，该方法还包括：
集成电路芯片接收到所述主设备通过时钟管脚发送的主设备时钟信号后启动工作；
集成电路芯片将所述主设备时钟信号通过时钟管脚发送给所述整形电路，以使所述整形电路根据所述主设备时钟信号启动工作；
所述主设备还将所述主设备时钟信号通过时钟管脚发送给至少一个所述从设备。
可选地，该方法还包括：
集成电路芯片接收所述主设备通过同步管脚发送的同步帧信号；
集成电路芯片将所述同步帧信号通过同步管脚发送给至少一个所述从设备，以使至少一个所述从设备与所述主设备进行同步。
可选地，每个从设备包括：归零模块、累计模块和接收模块。至少一个所述从设备根据所述整形时钟信号对所述数据信号进行接收，包括：
归零模块在接收到同步帧信号时，将从设备对应的从节点计数器的数值归零；
累计模块在接收到所述整形时钟信号的上升沿时，将从设备对应的所述从节点计数器的数值累计加1；
接收模块当监测到从设备对应的所述从节点计数器的数值满足数据接收条件时，接收所述数据信号。
可选地，该方法还包括：接收模块在接收所述数据信号时，产生低电平信号。
值得注意的是，上述通信系统的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的名称也只是为了便于相互区分，并不用于限制本 申请的保护范围。

Claims (10)

  1. 一种通信系统，包括：主设备(11)、信号处理装置(12)以及至少一个从设备(13)；
    所述主设备(11)，设置为响应于满足数据发送条件，生成设定格式的数据信号，并通过数据输出管脚发送给所述信号处理装置(12)；
    所述信号处理装置(12)，设置为根据所述数据信号生成整形时钟信号，并将所述数据信号通过数据输出管脚发送给至少一个所述从设备(13)，以及将所述整形时钟信号通过计数管脚发送给至少一个所述从设备(13)；
    至少一个所述从设备(13)，设置为根据所述整形时钟信号对所述数据信号进行接收；
    其中，所述数据信号包括：至少一个字节长度信息以及与至少一个所述字节长度信息中的每个字节长度信息对应的字节数据信息，所述字节长度信息的数量由所述从设备(13)的数量确定。
  2. 根据权利要求1所述的系统，其中，所述信号处理装置(12)，包括数字集成电路芯片(121)和整形电路(122)；
    所述数字集成电路芯片(121)，设置为根据所述数据信号生成数字时钟信号，并将所述数字时钟信号通过时钟管脚发送给所述整形电路(122)，以及将所述数据信号通过数据输出管脚发送给至少一个所述从设备(13)；
    所述整形电路(122)，设置为将所述数字时钟信号转换为整形时钟信号，并将所述整形时钟信号通过计数管脚发送给至少一个所述从设备(13)。
  3. 根据权利要求2所述的系统，其中，所述数字集成电路芯片(121)，包括：
    第一信号生成模块(1211)，设置为根据所述数据信号生成至少一个设定字节长度的高电平信号和至少一个集成时钟信号；
    第二信号生成模块(1212)，设置为根据至少一个所述设定字节长度的高电平信号和至少一个集成时钟信号形成数字时钟信号。
  4. 根据权利要求3所述的系统，其中，所述第一信号生成模块(1211)， 是设置为：
    针对所述数据信号中的每个字节长度信息，生成设定字节长度的高电平信号；
    对所述每个字节长度信息进行解析，确定所述每个字节长度信息对应的字节长度，并按照所述每个字节长度信息对应的字节长度生成相应长度的集成时钟信号。
  5. 根据权利要求2所述的系统，其中，所述整形电路(122)是设置为：将所述数字时钟信号中连续高电平信号保持不变，连续高低电平信号转换为连续低电平信号，形成整形时钟信号。
  6. 根据权利要求2所述的系统，其中，所述数字集成电路芯片(121)还设置为：
    接收到所述主设备(11)通过时钟管脚发送的主设备时钟信号后启动工作；
    将所述主设备时钟信号通过时钟管脚发送给所述整形电路(122)，以使所述整形电路(122)根据所述主设备时钟信号启动工作；
    所述主设备(11)还将所述主设备时钟信号通过时钟管脚发送给至少一个所述从设备(13)。
  7. 根据权利要求2所述的系统，其中，所述数字集成电路芯片(121)还设置为：
    接收所述主设备(11)通过同步管脚发送的同步帧信号；
    将所述同步帧信号通过同步管脚发送给至少一个所述从设备(13)，以使至少一个所述从设备(13)与所述主设备(11)进行同步。
  8. 根据权利要求7所述的系统，其中，至少一个所述从设备(13)中的每个所述从设备(13)包括：
    归零模块(131)，设置为在接收到同步帧信号时，将所述每个从设备对应的从节点计数器的数值归零；
    累计模块(132)，设置为响应于接收到所述整形时钟信号的上升沿，将所 述每个从设备对应的所述从节点计数器的数值累计加1；
    接收模块(133)，设置为响应于监测到所述每个从设备对应的所述从节点计数器的数值满足数据接收条件，接收所述数据信号。
  9. 根据权利要求8所述的系统，其中，所述接收模块(133)，还设置为：在接收所述数据信号时，产生低电平信号。
  10. 一种通信方法，由权利要求1-9任一项所述的通信系统执行，包括：
    主设备(11)响应于满足数据发送条件，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置(12)；
    信号处理装置(12)根据所述数据信号生成整形时钟信号，并将所述数据信号通过数据输出管脚发送给至少一个从设备(13)，以及将所述整形时钟信号通过计数管脚发送给至少一个所述从设备(13)；
    至少一个所述从设备(13)根据所述整形时钟信号对所述数据信号进行接收；
    其中，所述数据信号包括：至少一个字节长度信息以及与至少一个所述字节长度信息中的每个所述字节长度信息对应的字节数据信息，所述字节长度信息的数量由所述从设备(13)的数量确定。
PCT/CN2021/097968 2021-03-15 2021-06-02 一种通信系统和方法 WO2022193444A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110276201.4A CN112882979A (zh) 2021-03-15 2021-03-15 一种通信系统和方法
CN202110276201.4 2021-03-15

Publications (1)

Publication Number Publication Date
WO2022193444A1 true WO2022193444A1 (zh) 2022-09-22

Family

ID=76042673

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/097968 WO2022193444A1 (zh) 2021-03-15 2021-06-02 一种通信系统和方法

Country Status (2)

Country Link
CN (1) CN112882979A (zh)
WO (1) WO2022193444A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112882979A (zh) * 2021-03-15 2021-06-01 广东拓斯达科技股份有限公司 一种通信系统和方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023942A (zh) * 2009-09-09 2011-04-20 鸿富锦精密工业（深圳）有限公司 Spi外设访问装置及方法
JP2013125315A (ja) * 2011-12-13 2013-06-24 Nec Infrontia Corp バスシステムおよび情報処理機器
CN105009551A (zh) * 2013-03-14 2015-10-28 罗斯蒙特公司 用于工业过程网络的通信单元
CN107832249A (zh) * 2017-10-29 2018-03-23 北京联合大学 三线实现和带有spi接口外设进行通讯的系统及方法
CN108027797A (zh) * 2015-09-21 2018-05-11 高通股份有限公司 增强型串行外围接口
CN108418739A (zh) * 2018-02-09 2018-08-17 浙江大学 一种基于spi的令牌环组网方法
CN112882979A (zh) * 2021-03-15 2021-06-01 广东拓斯达科技股份有限公司 一种通信系统和方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023942A (zh) * 2009-09-09 2011-04-20 鸿富锦精密工业（深圳）有限公司 Spi外设访问装置及方法
JP2013125315A (ja) * 2011-12-13 2013-06-24 Nec Infrontia Corp バスシステムおよび情報処理機器
CN105009551A (zh) * 2013-03-14 2015-10-28 罗斯蒙特公司 用于工业过程网络的通信单元
CN108027797A (zh) * 2015-09-21 2018-05-11 高通股份有限公司 增强型串行外围接口
CN107832249A (zh) * 2017-10-29 2018-03-23 北京联合大学 三线实现和带有spi接口外设进行通讯的系统及方法
CN108418739A (zh) * 2018-02-09 2018-08-17 浙江大学 一种基于spi的令牌环组网方法
CN112882979A (zh) * 2021-03-15 2021-06-01 广东拓斯达科技股份有限公司 一种通信系统和方法

Also Published As

Publication number Publication date
CN112882979A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
US20210281344A1 (en) Methods and Apparatus for Configuring a Flex Ethernet Node
CN103414547B (zh) 一种主站控制多从站的方法、主站以及系统
EP2983324A1 (en) Timestamp generating method, device and system
CN105262555B (zh) 一种时间同步方法、可编程逻辑器件、单板及网元
US9432488B2 (en) High speed embedded protocol for distributed control systems
US7065101B2 (en) Modification of bus protocol packet for serial data synchronization
US8949448B1 (en) System and method for improving the timestamp precision in a precision time protocol (PTP) device
CN105281885B (zh) 用于网络设备的时间同步方法、装置及时间同步服务器
US20110305165A1 (en) Method and system for physical-layer handshaking for timing role transition
WO2022193444A1 (zh) 一种通信系统和方法
CN104518933A (zh) 在uart环路通信中自动设置id的方法
WO2021057756A1 (zh) 延时测量方法、系统和存储介质
WO2018130045A1 (zh) 数据传输装置及方法、喷墨打印系统
EP1860895A1 (de) Verfahren und Anordnung zur Übertragung von Datensignalen
CN108768573B (zh) 一种时钟同步方法及装置
US6982994B2 (en) Synchronization correction circuit
US9178692B1 (en) Serial link training method and apparatus with deterministic latency
CN101039323B (zh) 多速率多协议比特流处理器
WO2016000376A1 (zh) 一种基于pci-e接口的信号处理方法及信号处理装置
US7624311B2 (en) Method and apparatus for converting interface between high speed data having various capacities
JP2015076883A (ja) 遮断用整列パターンを利用する通信装置
CN105141483A (zh) 基于can总线的多节点网络最小通信间隔测定方法
CN102983959B (zh) 在多个mac中实现ptp一步模式和两步模式的方法及装置
CN113534888A (zh) 一种基于fpga的多张vpx板卡时间同步方法和装置
US11258633B2 (en) Timestamp unit and communication control unit for a user station of a communication network

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21931029

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21931029

Country of ref document: EP

Kind code of ref document: A1