CN108027797A - 增强型串行外围接口 - Google Patents

增强型串行外围接口 Download PDF

Info

Publication number
CN108027797A
CN108027797A CN201680054326.XA CN201680054326A CN108027797A CN 108027797 A CN108027797 A CN 108027797A CN 201680054326 A CN201680054326 A CN 201680054326A CN 108027797 A CN108027797 A CN 108027797A
Authority
CN
China
Prior art keywords
main equipment
slave device
line
address
peripheral interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680054326.XA
Other languages
English (en)
Inventor
L·J·米什拉
R·D·韦斯特费尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108027797A publication Critical patent/CN108027797A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

在不使用从设备选择线的主设备和多个从设备中的每一者中提供经修改的串行外围接口(SPI)。主设备可以由此通过SPI MOSI线、SPI MISO线和SPI时钟线来参与同每个从设备的全双工串行通信。

Description

增强型串行外围接口
相关申请的交叉引用
本申请要求于2015年9月21日提交的美国申请No.14/860,568的优先权。
技术领域
本申请涉及串行外围接口，并且尤其涉及串行外围接口的增强，从而避免对于从设备选择线的需要。
背景
串行外围接口(SPI)一般被包括在移动设备中以提供片上系统(SoC)处理器和各种外围设备之间的同步串行通信。SoC充当SPI主设备，而每个外围设备充当从SPI设备。SPI总线将主设备耦合到每个SPI从设备。主设备向SPI总线中的时钟线提供时钟。主设备和从设备之间的所有串行数据交换被同步到时钟信号。主设备在主出从进(MOSI)线上将数据驱动到从设备。从设备可以各自在共享的主进从出(MISO)线上将数据驱动到主设备。因为MISO线由从设备共享，所以SPI总线还包括用于每个从设备的从设备选择线以向共享MISO线提供接入协议。
因为每个从设备具有其自身的从设备选择线，所以每个从设备处的SPI总线是四导线总线以容适时钟、MOSI、MISO和从设备选择信令。但是主设备处的SPI总线将会是(3+N)导线总线，其中N是表示从设备的数目的整数。SPI总线中的每个导线被专门用于其自身的引脚，从而主设备处专门用于SPI总线的引脚的数目随着其服务的从设备的数目而增长。结果，主设备(诸如SoC)中的较少引脚可以被专门用于其他信令。此外，主设备上的每个所需要的附加引脚提高了制造成本。
相应地，在本领域中需要减轻常规SPI架构中的引脚需求的改进的SPI接口。
概述
增强型串行外围接口被提供用于主设备和多个从设备。每个增强型串行外围接口(其也可以被记为经修改的串行外围接口(SPI))被配置成使得能够在不使用从设备选择线的情况下在主出从进(MOSI)线上进行来自主设备的数据传输，以及在主进从出(MISO)线上进行从从设备到主设备的数据传输。结果得到的系统由此受益于MOSI和MISO线上的双工数据传输而不需要主设备中的多个从设备选择引脚。如本文所使用的，“引脚”是用于涵盖诸如焊盘或实际引脚之类的结构的通用术语，集成电路使用该结构来耦合到电路板上的引线或其他适当的传输线。
主设备中的经修改的SPI被配置成将地址报头插入到在MOSI线上向从设备传送的定址帧中。每个从设备中的经修改的SPI被配置成解码从MOSI线接收到的定址帧中的地址报头以确定所接收到的定址帧是否被定址到该从设备。
为了在给定缺少从设备选择线的情况下提供从设备到共享MISO线的接入协议，主设备中的经修改的SPI可以用具有地址报头的定址轮询帧来周期性地轮询每个从设备。如果从设备中的经修改的SPI确定所接收到的定址轮询帧针对该从设备，则该从设备可以行进到在MISO线上向主设备传送数据帧。替换地，每个从设备可以包括耦合到由主设备接收的个体中断线的中断引脚。如果此类从设备有帧要传送到主设备，则其可以首先中断主设备中的主机处理器。中断方从设备的身份随后通过对应的个体中断线而为主设备所知。在给定用于MISO线的这些接入协议的情况下，从设备生成的帧不需要是定址帧。
附图简述
图1是根据本公开各方面的包括配置成在不包括任何从设备选择线的经修改的SPI总线上进行通信的主设备和多个从设备的示例系统的示图。
图2是地址指派规程期间的图1的系统的示图。
图3是图1的系统中的指派地址的方法的流程图。
图4是纳入了图1的系统的示例设备的框图。
本公开的附加的方面及其优势通过参考以下详细描述而被最好地理解。应当领会，相同参考标记被用来标识在一个或多个附图中所解说的相同元件。
详细描述
提供了一种经修改的串行外围接口(SPI)，其中从设备选择线被消除。以这种方式，主设备和多个从设备可以使用经修改的三导线SPI总线、通过相应的经修改的串行外围接口来联网。主设备由此仅需要三个引脚来支持其经修改的串行外围接口而不管联网到该接口的从设备的数目。
因为从设备选择线被删去，所以主设备中的经修改的串行外围接口被配置成在主出从进(MOSI)线上向从设备传送定址帧，其中每个定址帧包括具有所选从设备的地址的报头。为了提供这些地址，主设备和从设备可以各自包括由MiPi联盟定义的嵌入式集成电路间(I2C)接口或嵌入式I3C(感测线(Sensewire))接口。更一般地，主设备和从设备可以各自包括嵌入式地址指派引擎。以下的讨论将由此不失一般性地假设嵌入式地址指派引擎是I2C接口。
嵌入式I2C接口在完成上电序列之际(诸如在完成上电复位(POR)序列之际)运行。如I2C和I3C领域中所公知的，I2C总线是双导线总线。嵌入式I2C接口由此共享由经修改的串行外围接口所使用的3导线SPI总线中的时钟线和MISO线。主设备(以及同样的，从设备)中的嵌入式I2C接口和经修改的串行外围接口可以通过对应的复用器来选择时钟线和MISO线。
在完成上电复位序列之际，主设备中的嵌入式I2C接口开始对共享时钟线进行时钟控制。主设备还被配置成将MISO线弱充电到电源电压VDD。从设备中的每个嵌入式I2C接口被配置成响应于时钟线的翻转而进行计数以维护本地计数。例如，从设备中的每个嵌入式I2C接口可以被配置成对时钟信号的每个上升沿或每个下降沿进行计数以维护其本地计数。替换地，从设备中的每个嵌入式I2C接口可以被配置成对时钟信号的每个上升沿和每个下降沿进行计数以维护其本地计数。每个从设备嵌入式I2C接口配置有初始地址，诸如N位伪随机或随机地址。在其本地计数的每次递增之后，每个从设备嵌入式I2C接口将其当前本地计数与其初始地址作比较。
当比较指示当前本地计数等于从设备的初始地址时，从设备的嵌入式I2C接口将共享MISO线放电到接地以向主设备发信令通知从设备具有等于对应的当前本地计数的初始地址。主设备中的嵌入式I2C接口也包括以与从设备中操作的计数器相同的方式响应于时钟信号的转变而进行计数的计数器。在将主设备和从设备集成到给定系统中之前，用从设备的总数来配置主设备。例如，从设备的数目可以被写入到主设备中的只读存储器(诸如闪存存储器)中。主设备中的嵌入式I2C接口由此继续循环时钟信号，直到所有从设备已标识了它们的初始地址。主设备随后拥有每个从设备的初始地址。
主设备中的经修改的SPI接口可以随后行进到通过MOSI线来向从设备指派简短地址。例如，若存在八个或更少的从设备，则3个地址位就足以唯一地标识所有从设备。在其他实现中，可以使用大到足以容适期望的从设备数目的固定的简短地址大小。主设备中的经修改的串行外围接口可以在通过MOSI线向从设备中的第一从设备发送定址配置帧时开始翻转时钟线。定址配置帧包括具有第一从设备的初始地址的报头并且包括标识第一从设备的简短地址的帧主体。第一从设备的嵌入式I2C接口可以随后响应于由主设备中的经修改的串行外围接口进行的时钟线翻转而在MISO线上传送确收帧。以这种方式，主设备可以行进到如针对第一从设备所讨论地向剩余的从设备指派剩余的简短地址。如本文中所使用的，为了简洁起见，术语“地址”在没有进一步限定的情况下是指简短地址。
在地址的指派之后，主设备和从设备中的经修改的串行外围接口可以开始在正常或任务操作模式中交换数据。为了向从设备中的特定一者发送定址数据帧，主设备中的经修改的串行外围接口被配置成将期望的从设备的地址插入到该定址帧的报头中。类似于本文中讨论的其他帧类型，定址帧的位长可以取决于给定系统的要求而变化。无论帧长度如何，它是一个可以用来使用恰适的非易失性存储器来配置从设备和主设备的参数。主设备中的经修改的串行外围设备可以随后行进至响应于时钟信号的转变而将定址帧逐位移出到MOSI线上。每个从设备响应于在时钟线上传送的时钟信号的转变而在MOSI线上接收定址帧。每个从设备的经修改的外围接口被配置成检查所接收到的定址帧的报头以确定所接收到的定址帧是否被定址到对应的从设备。仅所定址的从设备中的经修改的串行外围接口将具有等于报头中的地址的地址，此时该从设备行进到处理所接收到的定址帧中的数据有效载荷。
从从设备到主设备的传输是类似的。然而，从设备中的经修改的串行外围接口可以类似于常规SPI系统中来自从设备的帧传输那样在MISO线上在没有任何地址报头的情况下向主设备传送帧。与常规SPI从设备形成对比，本文中公开的从设备并不像关于MISO线的接入协议那样使用从设备选择线。以下进一步讨论从设备所实践的接入协议。一旦从设备接入MISO线，其经修改的串行外围接口就可以行进到响应于在时钟线上接收的时钟信号的转变而将结果得到的帧移出到MISO线上。
每个主设备和从设备中的经修改的串行外围接口和嵌入式I2C接口的结果得到的组合是非常有利的，因为每个设备都支持提供全双工通信的MISO和MOSI线，而主设备仅需要投入三个引脚来与多个从设备通信。以这种方式，制造成本被减小，而主设备和从设备可以参与全双工串行通信。可通过考虑以下示例实现来更好地领会这些有利特征。
现在转到附图，图1中示出了示例联网系统100。主设备105(诸如片上系统(SoC))包括用于在经修改的三导线SPI总线125上与多个从设备(诸如从设备110、从设备115、和从设备120)通信的经修改的串行外围接口130。串行外围接口130通过复用器150与嵌入式I2C接口145共享总线125中的诸数据线之一(诸如MISO线135)以及还有时钟线140。主设备105中的I/O电路(端点)155针对MISO线135上接收到的信号执行物理层处理。
在完成上电复位(POR)序列之后(诸如响应于POR信号(未解说))，主设备105中的控制器(诸如经修改的串行外围接口130)命令其复用器150选择来自I2C时钟源160的I2C时钟信号170以通过对应的端点180驱动时钟线140来发起地址指派模式，其中从设备的初始地址被标识。响应于完成POR信号序列，I2C时钟源160循环I2C时钟信号170。端点155被配置成将MISO线135弱充电到电源电压VDD，从而MISO线135在I2C时钟源160继续在时钟线140上循环I2C时钟信号170时保持被充电。在该地址指派模式期间，复用器150将从端点155接收到的MISO信号耦合到主设备105中的I2C数据线175。
每个从设备包括类似的嵌入式I2C接口145、复用器150、和经修改的串行外围接口130。然而，从设备中的嵌入式I2C接口145不需要包括I2C时钟源160，因为I2C时钟170由主设备105驱动。此外，为了解说清楚起见，图1中未示出从设备的端点。在完成上电复位序列和时钟线140的循环之后，每个从设备开始对循环进行计数(或者取决于是否对两个时钟沿都计数而对半循环进行计数)。如图2中所示，每个从设备嵌入式I2C接口130存储随机数(或伪随机)地址190，其也可以被指定为初始地址190。每个从设备嵌入式I2C接口145中的本地计数器165响应于来自主设备105中的I2C时钟源160的时钟线140的循环而进行计数。当从设备嵌入式I2C接口145确定来自其本地计数器165的计数等于其初始地址190时，其将MISO线135放电到接地。再次参照图1，主设备105中的端点155还被配置成将MISO线135弱充电到电源电压VDD。从设备可以由此克服MISO线135上的弱上拉以发信令通知主设备105它们的本地计数等于它们的初始地址190。主设备I2C接口145还包括本地计数器165，该本地计数器165维护主设备本地计数，该主设备本地计数镜像了由从设备中的本地计数器165响应于来自I2C时钟源160的时钟信号170的循环所确定的本地计数。主设备I2C接口145由此通过MISO线135的放电而被通知从设备已经指示其初始地址190等于当前主设备计数。因为主设备I2C接口145还使用系统100中的从设备的总数来配置，所以其可以继续使得时钟信号170振荡直到所有的从设备已经标识它们的初始地址190。如此前所讨论的，经修改的SPI接口130可以随后行进到使用特定从设备的初始地址190来在MOSI线185上传送被定址到该特定从设备的定址配置帧，以向该从设备通知其简短地址。在替换实现中，每个从设备可以通过将MOSI线185放电而非将MISO线135放电来向主设备105通知它们的本地计数与它们的初始地址匹配。主设备105中的用于驱动MOSI线185的对应端点195可以由此被配置成将MOSI线185弱充电到电源电压VDD。无论从设备是使用MISO线135还是MOSI线185来向主设备105通知其本地计数与其初始地址190之间的匹配，MISO线135或MOSI线185的结果得到的放电可以具有仅仅一比特时段的历时，尽管在替换实现中可以使用较长的历时。
主设备105中的嵌入式I2C接口145可以由此也被指定为地址指派引擎145。此类引擎可以使用软件或固件来实现并且不需要具有任何I2C或I3C功能性。替换地，地址指派引擎145可以使用有限状态机来实现。类似地，每个经修改的串行外围接口130可以使用软件、固件或有限状态机来实现。由地址指派引擎145所实践的方法可以参照图3中所示的流程图来概述。该方法还包括主设备循环串行外围接口(SPI)时钟线上的时钟信号的动作300。上文所讨论的时钟线140上的时钟信号170的循环是动作300的示例。此外，该方法包括每个从设备响应于时钟信号的循环而进行计数以维护本地计数的动作305。参照图2所讨论的由从设备进行的本地计数器165内的计数是动作305的示例。最后，该方法包括，在310，当每个从设备的本地计数器的值等于该从设备的初始地址时，该从设备通过将SPI MISO线放电来发信令告知主设备。参照图2所讨论的由从设备嵌入式I2C接口145进行的MISO线135的放电是动作310的示例。如此前所讨论的，主设备中的经修改的串行外围接口130可以随后行进到向从设备指派简短地址。
一旦地址都被指派，图1的系统100就可以转变到正常操作，其也可以被记为任务操作模式。因为不存在从设备选择线，所以共享MISO线135的接入协议可以用数种方式来达成。在一个实现中，主设备105可以周期性地在个体基础上轮询从设备。此类轮询将会通过在MOSI线185上传送的来自主设备中的经修改的SPI 130的具有地址报头的定址轮询帧来发生。每个从设备的经修改的SPI 130被配置成解码所接收到的定址轮询帧中的地址报头以确定该从设备是否正被轮询。假若从设备被轮询帧定址且有帧要传送到主设备105，则该从设备可以通过临时性地将MISO线135放电来响应所接收到的轮询帧。被轮询的从设备中的经修改的串行外围接口130不需要在其在MISO线135上向主设备105传送的帧中附加地址报头，因为被轮询的从设备的身份是已知的。
在替换性接入协议实现中，每个从设备可以包括用于驱动耦合到主设备105的中断线的中断引脚。示例中断线196耦合在从设备110和主设备105之间。每个剩余的从设备(诸如从设备115和120)将具有它们自身的中断线(未解说)，从而它们也可以中断主设备105。因为每个从设备的身份是通过它们对应的中断线而知晓的，所以从设备(诸如从设备110)可以通过使用其中断线196触发主设备105中的中断来发信令通知其在MOSI线185上进行传送的意图。如关于接入协议的轮询所讨论的，在中断线接入控制实施例中，每个从设备中的经修改的串行外围接口130不需要在其在MISO线135上传送的帧中插入地址报头，因为传送方从设备将通过其对应的中断线196来标识。
在主设备105仅与三个从设备联网(诸如图1的系统100中所示的)的实现中，可以实践从设备的替换接入协议。代替在每个从设备标识其初始地址190之后主设备105指派简短地址，主设备105可以取而代之为每个从设备指派3导线SPI总线125中的线140、135和185中的对应一者。所指派的线充当对应从设备的中断或通知线。为了指派线，主设备130中的经修改的SPI接口130可以向使用从设备的初始地址190来定址的每个从设备传送配置帧。配置帧的主体标识了所指派的线。在线指派之后，每个从设备可以将所指派的线用作通知主设备105对应的从设备想要传送帧的通知或中断线。
例如，图1的从设备110可以被指派给时钟线140。类似地，从设备115可以被指派给MISO线135。最后，从设备120可以被指派给MOSI线185。每条线的默认状态可以为高(充电到电源电压VDD)。在主设备105不在循环时钟线140的间歇期，从设备中的一者可以通过将其所指派的线放电到接地来发信令通知其想要传送帧。该放电可以是相对短暂的，诸如仅仅是默认帧长度中的单个比特的历时。主设备中的经修改的SPI接口130随后在检测到3导线SPI总线125中的对应线已被放电之际被通知对应的从设备有帧要传送。例如，假设从设备120有帧要传送且其已经被指派给MOSI线185。在主设备105不在翻转时钟线140的间歇期，从设备120可以随后将MOSI线185放电达一比特时段历时(或者在替换的实现中更长)。在此类实现中，主设备105中的经修改的SPI接口130被配置成通过翻转时钟线140来响应于MOSI线185的临时放电。从设备120中的经修改的SPI接口130可以随后行进到响应于时钟线140的循环而在MISO线135上将帧移出到主设备105。在此类从设备生成的帧中，没有必要有定址，因为主设备105通过所指派的线的先前翻转为低而被通知了始发方从设备的身份。
图1的系统100中的主设备105可作为片上系统(SoC)105被纳入到如图4中所示的设备400中。设备400可包括蜂窝电话、智能电话、个人数字助理、平板计算机、膝上型计算机、数码相机、手持式游戏设备、或其他合适设备。SoC 105在系统总线415上与从设备110、115和120(诸如传感器)通信，系统总线415还耦合至存储器(诸如DRAM 420)和显示器控制器425。显示器控制器425进而耦合至驱动显示器435的视频处理器430。如参照图1的系统100所讨论的，系统总线415中的三条导线(未解说)将由此被专门用于经修改的SPI总线125，从而SOC 105可以与从设备110、115和120通信。
如本领域普通技术人员至此将领会的并取决于手头的具体应用，可以在本公开的设备的材料、装置、配置和使用方法上做出许多修改、替换和变化而不会脱离本公开的精神和范围。有鉴于此，本公开的范围不应当被限定于本文所解说和描述的特定实施例(因为其仅是作为本公开的一些示例)，而应当与所附权利要求及其功能等同方案完全相当。

Claims (26)

1.一种主设备，包括：
经修改的串行外围接口(SPI)总线，其包括主进从出(MISO)线和主出从进(MOSI)线；以及
经修改的串行外围接口，其配置成在所述MOSI线上向多个从设备中的被定址的一者传送定址帧，以及在所述MISO线上从所述从设备中的每一者接收非定址帧。
2.如权利要求1所述的主设备，其特征在于，进一步包括：
地址指派引擎，其配置成在所述主设备的上电复位之后在地址指派模式中操作，其中所述地址指派引擎包括配置成在所述地址指派模式期间将时钟信号驱动到所述经修改的SPI总线中的时钟线中的时钟源，以及包括配置成在所述指派模式期间对所述时钟信号的循环进行计数以确定本地计数的本地计数器。
3.如权利要求2所述的主设备，其特征在于，所述地址指派引擎包括嵌入式集成电路间(I2C)接口。
4.如权利要求2所述的主设备，其特征在于，所述地址指派引擎包括嵌入式I3C接口。
5.如权利要求3所述的主设备，其特征在于，进一步包括复用器，其中所述复用器配置成选择性地将所述地址指派引擎和所述经修改的串行外围接口耦合到所述时钟线以及所述MISO线。
6.如权利要求5所述的主设备，其特征在于，所述嵌入式I2C接口被进一步配置成响应于所述MISO线的放电，通过所述本地计数的值来标识从设备的地址。
7.如权利要求1所述的主设备，其特征在于，进一步包括：
主机处理器，其中所述主设备包括片上系统(SoC)。
8.如权利要求7所述的主设备，其特征在于，所述SoC和所述多个从设备被集成到选自包括以下各项的组的设备内：蜂窝电话、智能电话、个人数字助理、平板计算机、膝上型计算机、数码相机、以及手持式游戏设备。
9.如权利要求1所述的主设备，其特征在于，所述主机处理器配置有软件以实现所述经修改的串行外围接口。
10.如权利要求1所述的主设备，其特征在于，所述经修改的串行外围接口包括有限状态机。
11.如权利要求1所述的主设备，其特征在于，进一步包括：
所述经修改的SPI总线中的时钟线，其中所述经修改的串行外围接口进一步配置成在所述定址帧的传输期间以及在所述非定址帧的接收期间在所述时钟线上驱动时钟信号。
12.如权利要求2所述的主设备，其特征在于，经修改的串行外围接口进一步被配置成使用在所述MOSI线上传送的定址轮询帧来周期性地轮询每个从设备。
13.如权利要求1所述的主设备，其特征在于，进一步包括一对输入/输出电路，其配置成在所述主设备和所述MISO线之间以及在所述主设备和所述MOSI线之间形成物理层接口。
14.一种从设备，包括：
经修改的串行外围接口(SPI)总线，其包括主进从出(MISO)线和主出从进(MOSI)线；以及
经修改的串行外围接口，其配置成解码在所述MOSI线上从主设备接收到的定址帧中的地址报头以确定所述定址帧是否被定址到所述从设备。
15.如权利要求14所述的从设备，其特征在于，所述经修改的SPI总线包括时钟线，所述从设备进一步包括嵌入式集成电路间(I2C)接口，所述嵌入式I2C接口具有被配置成对在所述时钟线上接收到的时钟信号的转变进行计数以确定计数的计数器，其中所述嵌入式I2C接口被进一步配置成响应于所述计数的值等于所述从设备的初始地址而将所述MISO线放电。
16.如权利要求14所述的从设备，其特征在于，所述经修改的串行外围接口被配置成在所述MISO线上向所述主设备传送非定址帧在之前断言去往所述主设备的中断信号。
17.一种方法，包括：
从主设备，在串行外围接口(SPI)时钟线上循环去往多个从设备的时钟信号；
在每个从设备中，响应于所述时钟线上的所述时钟信号的所述循环而进行计数以维护本地计数；以及
从每个从设备，在所述从设备的本地计数等于所述从设备的初始地址时，通过将串行外围接口(SPI)主进从出(MISO)线放电来发信令通知所述主设备。
18.如权利要求17所述的方法，其特征在于，进一步包括：
从所述主设备，在SPI主出从进(MOSI)线上传送针对每个从设备的定址帧，其中每个定址帧中的报头包括对应从设备的初始地址，并且其中每个定址帧的本体包括所述对应从设备的简短地址，每个从设备的简短地址具有比该从设备的初始地址中包括的比特更少数目的比特。
19.如权利要求18所述的方法，其特征在于，进一步包括：
响应于在SPI时钟线上传送的SPI时钟信号的循环而在所述MOSI线上向所述从设备中所选择的一者传送简短定址帧，其中所述简短定址帧包括地址报头，所述地址报头包括所选择的从设备的简短地址。
20.如权利要求17所述的方法，其特征在于，进一步包括：
在所述主设备中，响应于所述时钟线上的所述时钟信号的所述循环而进行计数以维护主设备本地计数；以及
在所述主设备中，当每个从设备将所述MISO线放电时，通过所述主设备本地计数的值来确定每个从设备的初始地址。
21.如权利要求17所述的方法，其特征在于，进一步包括：
从所述主设备，在SPI主出从进(MOSI)线上传送针对每个从设备的定址帧，其中每个定址帧中的报头包括对应从设备的初始地址，以及其中每个定址帧的本体包括针对所述对应从设备的线指派，所述线指派选择自包括所述时钟线、所述MOSI线和所述MISO线的组，其中所述主设备被进一步配置成将由所述对应从设备对所指派的线进行的临时放电检测为所述对应从设备有帧要传送给所述主设备的指示。
22.一种主设备，包括：
经修改的串行外围接口(SPI)总线，其包括主进从出(MISO)线、主出从进(MOSI)线、以及时钟线；
经修改的串行外围接口，其配置成在所述MOSI线上向多个从设备中的被定址的一者传送定址帧，以及在所述MISO线上从所述从设备中的每一者接收非定址帧；以及
用于向每个从设备指派地址的装置。
23.如权利要求22所述的主设备，其特征在于，进一步包括：
主机处理器，其中所述主设备包括片上系统(SoC)。
24.如权利要求23所述的主设备，其特征在于，所述SoC和所述多个从设备被集成到选自包括以下各项的组的设备内：蜂窝电话、智能电话、个人数字助理、平板计算机、膝上型计算机、数码相机、以及手持式游戏设备。
25.如权利要求22所述的主设备，其特征在于，所述主机处理器配置有软件以实现所述经修改的串行外围接口。
26.如权利要求22所述的主设备，其特征在于，所述经修改的串行外围接口包括有限状态机。
CN201680054326.XA 2015-09-21 2016-08-26 增强型串行外围接口 Pending CN108027797A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/860,568 US9990316B2 (en) 2015-09-21 2015-09-21 Enhanced serial peripheral interface
US14/860,568 2015-09-21
PCT/US2016/049105 WO2017053010A1 (en) 2015-09-21 2016-08-26 Enhanced serial peripheral interface

Publications (1)

Publication Number Publication Date
CN108027797A true CN108027797A (zh) 2018-05-11

Family

ID=56853908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680054326.XA Pending CN108027797A (zh) 2015-09-21 2016-08-26 增强型串行外围接口

Country Status (8)

Country Link
US (2) US9990316B2 (zh)
EP (1) EP3353668B1 (zh)
JP (1) JP2018527678A (zh)
KR (1) KR20180054780A (zh)
CN (1) CN108027797A (zh)
CA (1) CA2996419A1 (zh)
TW (1) TWI701555B (zh)
WO (1) WO2017053010A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107832250A (zh) * 2017-11-02 2018-03-23 北京中电华大电子设计有限责任公司 一种基于spi的主从通讯时序方法及可靠传输方法
CN112882979A (zh) * 2021-03-15 2021-06-01 广东拓斯达科技股份有限公司 一种通信系统和方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10055376B1 (en) * 2015-01-15 2018-08-21 Maxim Integrated Products, Inc. Serial peripheral interface system with slave expander
US9990316B2 (en) 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface
JP6652702B2 (ja) * 2015-12-25 2020-02-26 富士通クライアントコンピューティング株式会社 伝送システムおよびマスタ装置
US10250376B2 (en) * 2016-01-29 2019-04-02 Analog Devices, Inc. Clock sustain in the absence of a reference clock in a communication system
US11030142B2 (en) * 2017-06-28 2021-06-08 Intel Corporation Method, apparatus and system for dynamic control of clock signaling on a bus
US10372663B2 (en) * 2017-07-25 2019-08-06 Qualcomm Incorporated Short address mode for communicating waveform
TW201915818A (zh) * 2017-10-05 2019-04-16 香港商印芯科技股份有限公司 光學識別模組
US10534733B2 (en) * 2018-04-26 2020-01-14 EMC IP Holding Company LLC Flexible I/O slot connections
TWI671638B (zh) * 2018-05-24 2019-09-11 新唐科技股份有限公司 匯流排系統
CN109582616B (zh) * 2018-12-05 2020-07-17 北京爱其科技有限公司 基于串行总线的通信系统和方法
US11928069B2 (en) * 2019-01-15 2024-03-12 Christoph HELDEIS Optical output device, bus unit, bus control unit and methods
US20220156222A1 (en) * 2019-01-15 2022-05-19 Christoph HELDEIS Keyboard, bus unit, bus control unit and method for operating a keyboard
CN109902046B (zh) * 2019-02-01 2020-03-20 福瑞泰克智能系统有限公司 一种用于串行外围总线系统的通信方法、相关设备及系统
CN109873741B (zh) * 2019-02-25 2019-12-31 南京金信通信息服务有限公司 一种单线共享总线协议的系统和工作方法
US10884972B2 (en) * 2019-05-08 2021-01-05 Analog Devices, Inc. Communication systems with serial peripheral interface functionality
EP3780558A1 (en) * 2019-08-14 2021-02-17 Schneider Electric Industries SAS Addressing of slave devices using iterative power activation
DE102019125493A1 (de) * 2019-09-23 2021-03-25 Infineon Technologies Ag Slaveeinrichtung, Bussystem und Verfahren
US11188495B2 (en) * 2020-01-31 2021-11-30 Infineon Technologies Ag SPI broadcast mode
US11106620B1 (en) * 2020-04-07 2021-08-31 Qualcomm Incorporated Mixed signal device address assignment
US11088815B1 (en) * 2020-10-02 2021-08-10 Qualcomm Incorporated Techniques for timed-trigger and interrupt coexistence
US11119971B1 (en) 2020-10-15 2021-09-14 Texas Instruments Incorporated I2C standard compliant bidirectional buffer
US11379401B2 (en) * 2020-10-20 2022-07-05 Micron Technology, Inc. Deferred communications over a synchronous interface
US11379402B2 (en) 2020-10-20 2022-07-05 Micron Technology, Inc. Secondary device detection using a synchronous interface
US11334512B1 (en) 2021-02-12 2022-05-17 Qualcomm Incorporated Peripheral access control for secondary communication channels in power management integrated circuits
TWI773247B (zh) * 2021-04-13 2022-08-01 新唐科技股份有限公司 匯流排系統
TWI791271B (zh) * 2021-08-25 2023-02-01 新唐科技股份有限公司 匯流排系統
US11847087B2 (en) * 2021-09-16 2023-12-19 Qualcomm Incorporated Systems and methods for chip operation using serial peripheral interface (SPI) with reduced pin options
US11609877B1 (en) * 2021-09-24 2023-03-21 Qualcomm Incorporated Systems and methods for chip operation using serial peripheral interface (SPI) without a chip select pin
CN114996184B (zh) * 2022-06-13 2024-01-30 南京观海微电子有限公司 兼容实现spi或i2c从机的接口模块及数据传输方法
US12056078B2 (en) * 2022-07-29 2024-08-06 Semiconductor Components Industries, Llc Addressing multiphase power stage modules for power state and thermal management
US12130765B2 (en) 2022-10-10 2024-10-29 Hewlett Packard Enterprise Development Lp Sharing communication lines among multiple buses
EP4386570A1 (en) * 2022-12-14 2024-06-19 Televic Rail Improved circuit integration
CN116166594B (zh) * 2023-04-26 2023-07-18 闪极科技(深圳)有限公司 一种单地址多从机的iic总线电路及其传输方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85108598A (zh) * 1984-10-04 1986-10-15 霍尼韦尔信息系统公司 磁盘控制器
CN1947089A (zh) * 2004-12-14 2007-04-11 精工爱普生株式会社 存储装置以及具有存储装置的印刷记录材料容器
CN101261614A (zh) * 2007-01-29 2008-09-10 美高森美股份有限公司-模拟混合信号集团有限公司 可寻址串行外围接口
CN103500154A (zh) * 2013-09-11 2014-01-08 深圳市摩西尔电子有限公司 一种串行总线接口芯片、串行总线传输系统及方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878234A (en) 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
US20020108011A1 (en) 2000-12-11 2002-08-08 Reza Tanha Dual interface serial bus
US8667194B2 (en) 2003-12-15 2014-03-04 Finisar Corporation Two-wire interface in which a master component monitors the data line during the preamble generation phase for synchronization with one or more slave components
US7304950B2 (en) 2003-12-15 2007-12-04 Finisar Corporation Two-wire interface having dynamically adjustable data fields depending on operation code
US7287208B2 (en) 2003-12-15 2007-10-23 Finisar Corporation Two-wire interface having embedded per frame reliability information
US20060143348A1 (en) 2004-12-29 2006-06-29 Wilson Matthew T System, method, and apparatus for extended serial peripheral interface
US7467204B2 (en) * 2005-02-10 2008-12-16 International Business Machines Corporation Method for providing low-level hardware access to in-band and out-of-band firmware
US8125243B1 (en) 2007-03-12 2012-02-28 Cypress Semiconductor Corporation Integrity checking of configurable data of programmable device
DE102007024737A1 (de) * 2007-05-25 2008-11-27 Robert Bosch Gmbh Datenübertragungsverfahren zwischen Master- und Slave-Einrichtungen
CN101499046A (zh) * 2008-01-30 2009-08-05 鸿富锦精密工业（深圳）有限公司 Spi设备通信电路
US7849229B2 (en) * 2008-11-25 2010-12-07 Spansion Llc SPI addressing beyond 24-bits
TWI394050B (zh) * 2009-09-29 2013-04-21 Hon Hai Prec Ind Co Ltd 基於串列週邊介面匯流排的設備及其資料傳輸方法
US20110078350A1 (en) * 2009-09-30 2011-03-31 Via Technologies, Inc. Method for generating multiple serial bus chip selects using single chip select signal and modulation of clock signal frequency
US8719613B2 (en) * 2010-01-28 2014-05-06 Futurewei Technologies, Inc. Single-wire serial interface with delay module for full clock rate data communication between master and slave devices
TWI547784B (zh) 2011-04-22 2016-09-01 緯創資通股份有限公司 動態調整匯流排時脈的方法及其裝置
US8984196B2 (en) * 2012-04-12 2015-03-17 Lenovo Enterprise Solutions (Singapore) Ptd. Ltd. Accessing peripheral devices
US8732366B2 (en) 2012-04-30 2014-05-20 Freescale Semiconductor, Inc. Method to configure serial communications and device thereof
US9274997B2 (en) * 2012-05-02 2016-03-01 Smsc Holdings S.A.R.L. Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain
US9003091B2 (en) 2012-10-18 2015-04-07 Hewlett-Packard Development Company, L.P. Flow control for a Serial Peripheral Interface bus
US9411772B2 (en) * 2014-06-30 2016-08-09 Echelon Corporation Multi-protocol serial nonvolatile memory interface
US9990316B2 (en) 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85108598A (zh) * 1984-10-04 1986-10-15 霍尼韦尔信息系统公司 磁盘控制器
CN1947089A (zh) * 2004-12-14 2007-04-11 精工爱普生株式会社 存储装置以及具有存储装置的印刷记录材料容器
CN101261614A (zh) * 2007-01-29 2008-09-10 美高森美股份有限公司-模拟混合信号集团有限公司 可寻址串行外围接口
CN103500154A (zh) * 2013-09-11 2014-01-08 深圳市摩西尔电子有限公司 一种串行总线接口芯片、串行总线传输系统及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107832250A (zh) * 2017-11-02 2018-03-23 北京中电华大电子设计有限责任公司 一种基于spi的主从通讯时序方法及可靠传输方法
CN107832250B (zh) * 2017-11-02 2020-10-30 北京中电华大电子设计有限责任公司 一种基于spi的主从通讯时序方法
CN112882979A (zh) * 2021-03-15 2021-06-01 广东拓斯达科技股份有限公司 一种通信系统和方法
WO2022193444A1 (zh) * 2021-03-15 2022-09-22 广东拓斯达科技股份有限公司 一种通信系统和方法
CN112882979B (zh) * 2021-03-15 2024-08-30 广东拓斯达科技股份有限公司 一种通信系统和方法

Also Published As

Publication number Publication date
US20180267916A1 (en) 2018-09-20
EP3353668B1 (en) 2020-02-26
JP2018527678A (ja) 2018-09-20
US10289582B2 (en) 2019-05-14
US20170083467A1 (en) 2017-03-23
WO2017053010A1 (en) 2017-03-30
US9990316B2 (en) 2018-06-05
CA2996419A1 (en) 2017-03-30
KR20180054780A (ko) 2018-05-24
TW201712555A (zh) 2017-04-01
TWI701555B (zh) 2020-08-11
EP3353668A1 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
CN108027797A (zh) 增强型串行外围接口
JP2018527678A5 (zh)
CN105683936B (zh) 具有多个从设备标识符的相机控制从设备
US9690955B2 (en) Tunneling messages over an USB to control power delivery
CN112416841A (zh) 基于i2c总线的多机通信的实现方法及多机通信系统
CN106415518A (zh) 具有带内中断的相机控制接口扩展
CN107430571A (zh) 针对具有可变帧长的双导线接口系统的基于阻抗的流控制
US9753886B2 (en) Communication on an I2C bus
CN106687942A (zh) 具有经修改uart接口的可变帧长度虚拟gpio
CN105095139A (zh) 集成电路总线系统及其数据操作和传输方法
KR20150024350A (ko) 링 토폴로지 스테이터스 인디케이션
CN103500154A (zh) 一种串行总线接口芯片、串行总线传输系统及方法
TWI426757B (zh) 主從設備通訊電路及其id地址分配方法
CN101160569A (zh) 改进具有多个存储器控制器的电路的带宽的设备
CN106793928A (zh) 通信系统
CN105446930A (zh) 一种单选择端spi主从式多机双向通信方法
CN105190594B (zh) 单线编程及调试接口
JP2016220254A (ja) 撮像装置
CN111913904B (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
CN113238918A (zh) 一种硬盘点灯方法、装置及相关组件
CN116610601A (zh) 一种数据传输装置及其控制方法、装置、介质
TWI773247B (zh) 匯流排系統
KR101816895B1 (ko) 섀시형 통신 장비를 위한 관리용 시리얼 버스
CN105335322A (zh) 一种spi接口转换i2c总线接口的方法及转换器
CN113992470B (zh) 数据发送方法和接收方法、主设备、从设备及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180511