CN1947089A - 存储装置以及具有存储装置的印刷记录材料容器 - Google Patents

Abstract

接收了访问允许信号EN的操作码译码器(204)取得命令并进行译码，然后将译码后的命令发送给读写控制器(206)。当所接收的命令是写入命令时，读写控制器(206)从存储器阵列(201)的起始第4个地址取得访问控制信息。当所取得的访问控制信息表示禁止写入时，读写控制器(206)不向I/O控制器(205)发送从操作码译码器(204)接收的写入命令。

Description

存储装置以及具有存储装置的印刷记录材料容器

技术领域

本发明涉及彼此总线连接的装置，更详细地说，涉及控制对存储装置的访问的技术。

背景技术

作为控制对存储装置的访问(数据的写入)的技术，例如，公知有在存储装置的外部将对于存储装置的写入禁止装置接地的技术。或者公知有当使用存储装置时，通过在存储装置的数据存储区域之后的地址中写入表示对于数据存储区域不允许写入的信息来禁止对于数据存储区域的写入的技术。

但是，当在存储装置的外部具有写入禁止装置时，除存储装置之外还需要在外部装配写入禁止装置。另外，对于可在存储装置的数据存储区域之后的地址内设定对于数据存储区域写入可否的技术来说，进行对数据存储区域能否写入的判定需要时间，并且还存在进行写入可否的判定处理时对数据存储区域执行无意识的写入的危险。进而存在对于存储装置的数据存储区域全体的写入禁止的设定未必能适当地进行的危险。

发明内容

本发明就是为解决上述问题而作出的，其目的在于，在迅速执行对于存储装置的存储阵列的访问控制的同时，抑制对于存储器阵列的无意识的写入。

为了解决上述问题，本发明第一方案提供一种从起始地址被顺序访问的存储装置。本发明第一方案涉及的存储装置的特征在于，包括：非易失性存储器阵列，在比数据存储开始地址先被访问的地址中存储表示对于存储装置的数据的写入可否的访问控制信息；接收部，接收包含对于所述存储器阵列的写入请求或读出请求中的任一个的访问请求；访问控制部，在所述接收的访问请求是对于所述存储器阵列的写入请求时，参照所述存储器阵列中的所述访问控制信息，在不允许写入时，不执行所述接收的访问请求。

根据本发明第一方案涉及的存储装置，由于在所接收的访问请求是对于存储器阵列的写入请求时，参照存储器阵列中的访问控制信息，并在不允许写入时，不执行所接收的访问请求，所以，能够在迅速执行对于存储装置的存储器阵列的访问控制的同时，抑制对于存储器阵列的无意识的写入。

在本发明第一方案涉及的存储装置中，存储所述访问控制信息的地址是从起始地址起的第4个地址，

所述访问控制部还可以包括：

输入输出控制部，执行对于所述存储器阵列的数据写入以及从所述存储器阵列的数据读出；命令译码器，对经由所述接收部输入的访问请求中所包含的写入/读出命令进行解析；读写控制部，当由所述命令译码器进行的命令的解析结果是写入命令时，参照所述存储器阵列中的所述访问控制信息，在不允许写入时，不向所述输入输出控制部发送所述接收的写入命令。

根据上述结构，由于读写控制部在由命令译码器进行的命令的解析结果是写入命令时，参照存储器阵列中的访问控制信息，并在不允许写入时，不对输入输出控制部发送所述接收的写入命令，所以，能够在迅速执行对于存储装置的存储器阵列的访问控制的同时，抑制对于存储器阵列的无意识的写入。

在本发明第一方案涉及的存储装置中，所述存储器阵列在起始地址至第3个地址中存储用于识别存储装置的识别信息，在所述访问请求中还包含用于确定所述存储装置的存储装置识别信息，

所述存储装置还可以包括ID比较器，所述ID比较器从所述存储器阵列中取得所述识别信息，并判定所述取得的识别信息与包含于所述接收的访问请求中的存储装置识别信息是否一致，当所述识别信息与所述存储装置识别信息一致时，所述ID比较器向所述命令译码器发送允许对所述访问请求中包含的命令进行解析的允许信号。

通过具有上述结构，能够只允许对期望的存储装置的访问。尤其是，当具有多个存储装置时，能够执行从多个存储装置中确定期望的存储装置并对其进行读出、写入的访问。

在本发明第一方案涉及的存储装置中，

所述接收部包括：时钟信号端子，接收用于指定所述存储器阵列中的地址的时钟信号；数据端子，用于输入输出数据；以及复位信号端子，接收复位信号，

所述存储装置还可以包括：数据总线，与所述数据端子连接；以及地址计数器，与所述接收的时钟信号同步地向上计数计数器值，并指定所述存储器阵列的地址，并且在初始化时将计数器值复位为初始值。

本发明的第二方案提供一种从起始地址被顺序访问的存储装置。本发明第二方案涉及的存储装置的特征在于，包括：非易失性存储器阵列，在起始地址至第3个地址中存储用于识别存储装置的识别信息，在起始地址起的第4个地址中存储表示对于存储装置的数据写入可否的访问控制信息；时钟信号端子，接收用于指定所述存储器阵列中的地址的时钟信号；数据端子，用于输入输出数据串；复位信号端子，接收复位信号；数据总线，与所述数据端子连接；地址计数器，与所述接收的时钟信号同步地向上计数计数器值，并指定所述存储器阵列的地址，并且在初始化时将计数器值复位为初始值；ID比较器，与所述数据总线连接，并判定所述数据串中包含的存储装置识别信息与所述存储器阵列中存储的识别信息是否一致，当所述存储装置识别信息与所述识别信息一致时，所述ID比较器输出允许对所述访问请求中包含的命令进行解析的允许信号；输入输出控制装置，配置于所述存储器阵列和所述数据端子之间，根据所接收的命令来控制对于所述存储器阵列的数据传送方向以及所述数据总线的数据传送方向，并且在接收到命令之前，将对于所述存储器阵列的数据传送方向设定为数据读出方向并切断与所述数据总线的连接；命令译码器，与所述数据总线和所述ID比较器连接，并且，当从所述ID比较器接收到所述允许信号时，对所述数据串中包含的命令进行解析；以及读写控制部，当由所述命令译码器进行的命令的解析结果是写入命令时，参照所述存储器阵列中的所述访问控制信息，在不允许写入时，不向所述输入输出控制部发送所述接收的写入命令。

根据本发明第二方案涉及的存储装置，由于当命令的解析结果是写入命令时，参照存储器阵列中的访问控制信息，并在不允许写入时，不向输入输出控制部发送所接收的写入命令，所以，能够在迅速执行对于存储装置的存储器阵列的访问控制的同时，抑制对于存储器阵列的无意识的写入。

本发明的第三方案提供一种具有本发明第一或第二方案涉及的存储装置的印刷记录材料收容容器。根据本发明第三方案涉及的印刷记录材料收容容器，能够提供如下的印刷记录材料收容容器，该容器具有能够在迅速执行对于数据存储区域的访问控制的同时抑制对于数据存储区域的无意识的写入的存储装置。

在本发明第三方案涉及的印刷记录材料收容容器中，所述印刷记录材料收容容器包括与收容的墨水种类相对应地具有按每种墨水种类而不同的识别信息的存储装置。在此情况下，可通过识别信息来识别印刷记录材料收容容器中收容的墨水种类。

本发明的第四方案提供一种从访问开始位置以存储器单元为单位被顺序访问的存储装置。本发明第四方案涉及的存储装置的特征在于，非易失性存储器阵列，包括多个存储器单元，并且在起始的三个存储器单元中存储用于识别存储装置的识别信息，在起始第4存储器单元中存储表示对于存储装置的写入可否的访问控制信息；接收部，接收对于所述存储装置的访问请求；以及访问控制部，当所述接收的访问请求中包含有写入请求时，参照所述存储器阵列中的所述访问控制信息，在不允许写入时，不执行所述接收的访问请求。

根据本发明第四方案涉及的存储装置，当所接收的访问请求中包含有写入请求时，参照存储器阵列中的访问控制信息，并在不允许写入时，不执行所接收的访问请求，因此，能够在迅速执行对于存储装置的存储器阵列的访问控制的同时，抑制对于存储器阵列的无意识的写入。

本发明的第五方案提供一种存储装置的读出专用方法，所述存储装置是具有被顺序访问的存储器阵列的非易失性存储装置，用于存储规定的数据。本发明第五方案涉及的存储装置的读出专用方法的特征在于，根据复位信号的检测，将地址计数器的计数器值复位为初始值，同时禁止与时钟信号同步的计数器值的向上计数；基于向数据总线送出的写入命令，将所述数据总线的数据传送方向设定为写入方向，同时将对于所述存储器阵列的数据传送方向设定为写入方向；在所述数据传送方向的设定结束后，允许所述地址计数器中的与时钟信号同步的计数器值的向上计数；按照所述地址计数器的计数器值，从起始地址起的规定顺位的下一地址开始写入数据，最后向起始地址起的规定顺位的地址中写入禁止对存储器阵列的写入的访问控制信息。

根据本发明第五方案涉及的方法，由于通过从起始地址起的规定顺位的下一地址开始写入数据，最后向起始地址起的规定顺位的地址中写入访问控制信息来制造读出专用的存储装置，所以，可制造出能够在迅速执行对于存储阵列的访问控制的同时抑制对于存储器阵列的无意识的写入的存储装置。

在本发明第五方案涉及的方法中，向起始地址起的第4个地址中写入所述访问控制信息，

所述制造方法还可以按照所述地址计数器的计数值来向所述存储器阵列的起始地址至第3个地址中写入识别信息。

本发明的第六方案提供一种存储装置的读出专用方法，所述存储装置是具有被顺序访问的存储器阵列的非易失性存储装置，该存储装置在存储器阵列的存储区域的起始位置起的第4位置中存储表示写入可否的访问控制信息。本发明第六方案涉及的方法的特征在于，检索与存储在所述存储装置的存储器阵列中的所述识别信息一致的识别信息；当检索到与存储在所述存储器阵列中的所述识别信息一致的识别信息时，向所述存储装置发送所述检索的识别信息以及写入命令；向所述存储装置发送在与所述存储器阵列的存储区域的末尾位置对应的输入数据之后具有所述识别信息以及访问控制信息的数据串；按照地址计数器的计数值，向所述存储器阵列的存储区域的末尾位置为止写入数据，接着向所述存储器阵列的存储区域的开始位置起的第4位置中写入表示禁止读出的访问控制信息。

根据本发明第六方案涉及的方法，向存储器阵列的存储区域的末尾位置为止写入数据，接着向存储器阵列的存储区域的开始位置起的第4位置中写入表示禁止读出的访问控制信息，因此，可制造出能够在迅速执行对于存储阵列的访问控制的同时抑制对于存储器阵列的无意识的写入的存储装置。

本发明的第七方案提供一种存储系统，其包括与时钟信号线、数据信号线以及复位信号线总线连接的多个非易失性存储装置，以及通过时钟信号线、数据信号线以及复位信号线而与存储装置连接的控制装置。本发明第七方案涉及的存储系统的特征在于，

所述控制装置包括：时钟信号生成电路；复位信号生成电路，生成对所述存储装置进行初始化的复位信号；识别信息发行电路，发行与所述多个存储装置中的期望的存储装置的识别信息对应的识别信息；以及数据发送电路，与所述生成的时钟信号同步地向所述数据信号线发送包含所述发行的识别信息、写入命令的数据串，

所述各个存储装置包括：数据总线，与所述数据信号线连接；存储器阵列，被顺序访问，并在其存储区域的起始位置起的规定的位置存储表示数据的写入可否的访问控制信息；ID比较器，与所述数据总线连接，并判定从所述控制装置发送的识别信息与所述存储器阵列中存储的识别信息是否一致；输出控制装置，配置于所述存储器阵列和所述数据总线之间，并根据接收的命令来控制对于所述数据总线以及所述存储器阵列的数据传送；命令译码器，与所述数据总线和所述ID比较器比较装置连接，并且当所述比较装置判定出从所述控制装置发送的识别信息与所述存储器阵列中存储的识别信息一致时，对所述数据串中包含的写入/读出命令进行解析；以及读写控制部，配置于所述输入输出控制装置和命令译码器之间，当所述解析的命令是写入命令时，参照所述存储器阵列中的所述访问控制信息，在不允许写入时，不向所述输入输出控制装置发送写入命令。

根据本发明第七方案涉及的存储系统，可制造出能够在迅速执行对于存储阵列的访问控制的同时抑制对于存储器阵列的无意识的写入的存储装置。

在本发明第七方案涉及的存储系统中，所述存储装置还可以包括地址计数器，该地址计数器与经由所述时钟信号线输入的时钟信号同步地向上计数计数器值，并指定所述存储器单元的存储区域中的应访问的位置，并且在初始化时将计数器值复位为初始值，

所述输入输出控制装置可以在初始化时将对于所述存储器阵列的数据传送方向设定为读出方向，并切断对于所述数据总线的输出传送，在所述命令译码器对写入/读出命令进行的解析结束之前，维持所述初始化时的状态。

通过具有上述结构，在判定存储装置所具有的识别信息与所输入的识别信息是否一致时，不能执行对存储器阵列的数据写入，从而能够维持存储器阵列中存储的识别信息的读出专用性。

附图说明

图1是示出本实施例涉及的包含多个存储装置以及主计算机的存储系统的结构例的说明图；

图2是示出通常从主计算机发送的数据串的一个例子的说明图；

图3是示出当在出厂的时候对存储装置进行写入时从主计算机发送的数据串的一个例子的说明图；

图4是示出根据实施例的存储装置的内部电路结构的框图；

图5是示出在访问存储装置时主计算机所执行的处理例程的流程图；

图6是示出在被主计算机访问时存储装置的各个构成电路所执行的处理例程的流程图；

图7是示出进行数据读出时的复位信号RST、时钟信号SCK、数据信号CDA以及地址计数器值之间时间关系的时序图；

图8是示出进行数据写入时的复位信号RST、时钟信号SCK、数据信号CDA以及地址计数器值之间时间关系的时序图；

图9是示出出厂时对存储装置进行的数据写入处理的流程的流程图；

图10是示出在实施出厂时的写入处理时设定用主计算机和存储装置的连接关系的一个例子的说明图；

图11是示出在实施例中将存储装置应用于墨盒上的一个例子的说明图。

具体实施方式

下面在参照附图的情况下基于根据实施例来对具有本发明存储装置的存储系统以及存储装置的制造方法进行说明。

A.存储系统的结构：

参照图1来说明本实施例涉及的具有存储装置的存储系统的概要结构。图1是示出本实施例涉及的包含多个存储装置以及主计算机的存储系统的结构例的说明图。

本实施例涉及的存储系统具有主计算机10和五个存储装置20、21、22、23、24，这些存储装置20、21、22、23、24被配置在存储器模块基板200上并受主计算机10的访问控制。如图11所示，假定各个存储装置20、21、22、23、24分别被安装在喷墨打印机用的五种颜色的墨盒C1、C2、C3、C4、C5上。在五种颜色的墨盒C1、C2、C3、C4、C5中例如容纳有青色、淡青色、品红色、淡红色、黄色等各色墨水。另外，假定本实施例中的存储装置是非易失地保持存储内容并且以1位单位从起始地址起被顺序访问的EEPROM。

为了易于说明，在图1中仅示出了存储装置20、21、22、23、24，但如上所述，本实施例的存储装置20、21、22、23、24实际上被安装在墨盒C1、C2、C3、C4、C5中。

各个存储装置20、21、22、23、24的数据信号端子DT、时钟信号端子CT、复位信号端子RT分别通过数据总线DB、时钟总线CB、复位总线RB而连接(参照图4)。主计算机10通过数据信号线DL、时钟信号线CL、复位信号线RL而与数据总线DB、时钟总线CB、复位总线RB相连。这些信号线例如可以以柔性扁平电缆(FFC)的方式实现。主计算机10的电源正极端子VDDH和各存储装置20、21、22、23、24的电源正极端子VDDM通过电源供应线VDL而相连。在存储器模块基板200上配置了将各存储装置20、21、22、23、24的电源负极端子VSS串联连接的电源负极信号线VSL。电源负极信号线VSL的一端接地，另一端通过盒用尽(cartridge out)信号线COL而与主计算机10的盒用尽检测端COT相连。

主计算机10是在其内部具有没有图示的时钟信号生成电路、复位信号生成电路、电源监视电路、电源电路、电源补偿电路、数据存储电路以及控制各个电路的控制电路的控制装置，控制对于存储装置20、21、22、23、24的访问。主计算机10例如被配置在喷墨打印机的主体一侧，获得墨水消耗量、墨盒的安装时间这样的数据，并将这些数据存储在数据存储电路中。

主计算机10的控制电路例如在给喷墨打印机接通电源时、在更换墨盒时、印刷作业结束时、切断喷墨打印机的电源时等，执行对于存储装置20、21、22、23、24的访问。当访问存储装置20、21、22、23、24时，主计算机10的控制电路请求复位信号生成电路生成复位信号RST。因此，即使在停电、拔掉电源插头的情况下也生成复位信号RST。主计算机10的电源补偿电路即便在电源的供应被切断的情况下也供应规定期间(例如0.3s)的电源。电源补偿电路例如使用电容器。

主计算机10的控制电路通过控制电源电路来控制正电源的输出。本实施例涉及的主计算机10不是总向存储装置20、21、22、23、24供应电源，而是只有在发生了对于存储装置20、21、22、23、24的访问请求时，才对存储装置20、21、22、23、24供应正电源。

参照图2和图3来说明从主计算机10发送的数据串。图2是示出通常从主计算机10发送的数据串的一个例子的说明图。图3是示出当在出厂的时候对存储装置进行写入时从主计算机发送的数据串的一个例子的说明图。

从主计算机10发送的数据串通常如图2所示，具有3位的识别数据部、1位的读出/写入命令部、1位～252位的写入/读出数据存储部。另一方面，当进行出厂前的数据写入时，从设定用主计算机发送的数据串如图3所示，具有1位的写入命令部、1位～256位的写入数据部。当进行写入时，从起始的第5位(第5地址)开始写入，因此在写入数据部的最后4位的最初3位配置识别数据，在最后4位的最终位配置访问控制信息，该访问控制信息表示对于存储器阵列201的写入可否。如后所述，本实施例涉及的存储装置20～24在从存储器阵列的开始起的第4位(第4个地址)存储表示对于存储器阵列的写入可否的访问控制信息。该访问控制信息在进行出厂前的数据写入时和写入数据(存储数据)一起被存储到存储器阵列中。访问控制信息例如在取0时表示禁止写入(读出专用)，在1时意味可以写入。通过将数据值＝0时作为禁止写入，能够抑制由于数据异常而对于存储装置的误写入。就是说，通常，存储装置通过在存储器阵列201的存储器单元积累电荷来实现数据值＝1，因此例如受噪声的影响，数据值＝0变为数据值＝1的可能性高，但极少引起其相反的现象。

主计算机10的时钟信号生成电路在从存储装置20、21、22、23、24读出数据时例如生成4μs间隔的时钟信号SCK，在进行数据写入时生成3ms间隔的时钟信号SCK。

B.本实施例涉及的存储装置的结构

下面，参照图4来说明存储装置20、21、22、23、24的内部结构。图4是示出存储装置20的内部电路结构的框图。因为各个存储装置20、21、22、23、24的内部结构除所存储的识别信息(识别数据)、固有的数据之外均相同，所以在以下的说明中只代表性地说明存储装置20的内部结构。

存储装置20具有存储器阵列201、地址计数器202、ID比较器203、操作码译码器204、I/O控制器205以及读写控制器206。

存储器阵列201具有规定容量例如256位的存储区域，在起始3位的存储区域(到第3个地址)存储了识别数据，在起始第4位的存储区域(第4个地址)存储了用于禁止对存储器阵列201的写入的访问控制信息。在本实施例中，在出厂时存储了用于禁止对存储器阵列201的写入的访问控制信息，以便防止以后对存储装置20～24的不经意的写入。如上所述，通常在从主计算机10发送的数据串的起始3位存储识别数据，从起始的第4位存储写入/读出命令。因此，如果不是起始第5位(第5地址)以后的存储区域就不执行数据写入，通过存储器阵列201的存储区域具有这样的结构，起始4位(起始4个地址)成为读出专用的存储区域。当地址从0开始时，地址0相当于第1个地址或第1位，当地址从1开始时，地址1相当于第1个地址或第1位。

地址计数器202是与从时钟信号端子CT输入的时钟信号SCK同步地使其计数器值增加的电路，其与存储器阵列201相连。计数器值和存储器阵列201的存储区域位置(地址)被关联起来，从而可通过地址计数器202的计数器值来指定存储器阵列201中的写入位置或读出位置。地址计数器202还与复位信号端子RT连接，从而一旦有复位信号RST输入进来，就将计数器值复位为初始值。这里，初始值只要与存储器阵列201的起始位置相关联就可以是任意的值，通常将0用作初始值。

ID比较器203与时钟信号端子CT、数据信号端子DT、复位信号端子RT连接，判定经数据信号端子DT输入的数据串中所包含的识别数据与存储器阵列201中存储的识别数据是否一致。详细地说，ID比较器203取得在输入复位信号RST后输入的3位的数据、即识别数据。ID比较器203具有存储数据串中包含的识别数据的3位寄存器(未图示)和存储通过I/O控制器205而从存储器阵列201取得的识别数据的3位寄存器(未图示)，从而根据两个寄存器的值是否一致来判定识别数据是否一致。当两个识别数据一致时，ID比较器203向操作码译码器204发送访问允许信号EN。ID比较器203一旦有复位信号RST输入进来就清除寄存器的值。在存储装置20以及其他所有的存储装置21、22、23、24的ID比较器203中存储了通用识别数据，例如在本实施例中存储(1，1，1)。通过由各存储装置20、21、22、23、24的ID比较器保存该通用识别数据，能够同时对各存储装置20、21、22、23、24执行应共同写入的数据的写入。

操作码译码器204与ID比较器203、读写控制器206、时钟信号端子CT、数据信号端子DT相连。操作码译码器204从经由数据信号端子DT输入的数据串中，取得在输入复位信号RST之后输入的第4位的数据、即写入/读出命令。当从ID比较器203输入了访问允许信号EN时，操作码译码器204对取得的写入/读出命令进行解析，从而向读写控制器206发出写入处理请求或读出处理请求。

I/O控制器205与数据信号端子DT、存储器阵列201连接，并按照来自读写控制器206的请求来对针对存储器阵列201的数据传送方向以及针对数据信号端子DT的(与数据信号端子DT连接的信号线的)数据传送方向进行切换控制。I/O控制器205还与复位信号端子RT相连，从而接收复位信号RST。I/O控制器205具有第1缓冲存储器(未图示)和第2缓冲存储器(未图示)，第1缓冲存储器临时存储从存储器阵列201读出的数据以及对于存储器阵列201的写入数据，第2缓冲存储器临时存储来自数据总线DB的数据以及发往数据总线DB的数据。

I/O控制器205通过复位信号RST的输入而被初始化，在初始化时，将对于存储器阵列201的数据传送方向设定为读出方向，并通过使与数据信号端子连接的信号线成为高阻抗来禁止向数据信号端子DT的数据传送。所述初始化时的状态一直维持到从读写控制器206输入写入处理请求或读出处理请求为止。如后所述，在使用数据串第4位数据的写入判断处理结束之后进行从读写控制器206的写入处理请求或读出处理请求的输入。因此，在输入复位信号之后经由数据信号端子DT输入的数据串的起始4位的数据不被写入存储器阵列201中。另外，在存储器阵列201的起始4位中存储的数据被送给ID比较器203。其结果是，存储器阵列201的起始4位(从起始到第4个地址)成为读出专用状态。

读写控制器206与操作码译码器204、I/O控制器205以及存储器阵列201连接。当从操作码译码器204输入了写入处理请求时，读写控制器206判定对存储器阵列201的写入是否可能。详细地说，读写控制器206访问存储器阵列201的起始第4个地址，判定是否存储有表示禁止写入的访问控制信息，即判定在起始第4个地址中是否记录有“0”。当存储有表示禁止写入的访问控制信息时，读写控制器206不向I/O控制器205转送来自操作码译码器204的写入处理请求而废弃之。

当存储有表示允许写入的访问控制信息时，读写控制器206向I/O控制器205转送来自操作码译码器204的写入处理请求。当来自操作码译码器204的输入是读出处理请求时，读写控制器206对于存储器阵列201中是否存储有表示禁止写入的访问控制信息不进行判定，向I/O控制器205转送读出处理请求。操作码译码器204、I/O控制器205以及读写控制器206作为访问控制单元也可以通过一个功能电路来实现。

C.存储系统的动作

参照图5～图8来说明本实施例中存储系统的动作。图5是示出在访问存储装置20、21、22、23、24时主计算机10所执行的处理例程的流程图。图6是示出在被主计算机10访问时存储装置20、21、22、23、24的各个构成电路所执行的处理例程的流程图。图7是示出进行数据读出时的复位信号RST、时钟信号SCK、数据信号CDA以及地址计数器值之间时间关系的时序图。图8是示出进行数据写入时的复位信号RST、时钟信号SCK、数据信号CDA以及地址计数器值之间时间关系的时序图。

主计算机10的控制电路在盒用尽信号线COL的输入值CO成为0之前进行待机(步骤S100：否)。这是因为当所有墨盒均正确地收纳在墨盒保持架中时，电源负极信号线VSL串联连接并接地从而盒用尽信号线COL的输入值CO表示接地电压(例如，约0伏)的缘故。与此相对，例如只要有一个墨盒未被正确地收纳在墨盒保持架中，电源负极信号线VSL就不能串联连接，不被接地，从而在盒用尽信号线COL上表现出与控制电路的电路电压对应的值。但是，在本实施例中，为了消除噪声等的影响，将规定的阈值为基准进行了二值化。因此，盒用尽信号线COL的输入值CO取0或1。

当盒用尽信号线COL的输入值CO取0时(步骤S100：是)，如图7和图8所示，主计算机10的控制电路经由电源供应线VDL向存储装置20、21、22、23、24的电源正极端子VDDM供给电源电压(VDD＝1)，使复位信号生成电路生成复位-低信号(reset-low signal)(设置为RST＝0)，并将其通过复位信号线RL发送给复位总线RB(步骤S110)。亦即，只要墨盒未被正确地收纳在墨盒保持架中，就不对存储装置20、21、22、23、24供应电源电压。假定复位信号RST为低态有效(active-low)，在本说明书中所使用的生成、输入复位信号RST这样的用语只要没有特别说明就表示复位-低信号。

主计算机10接着如图7以及图8所示，使复位信号生成电路为RST＝1，设定复位信号RST为高电平(步骤S120)。主计算机10的控制电路发行希望访问的墨盒(存储装置20、21、22、23、24)的识别数据(ID数据)(步骤S130)。如图7以及图8所示，发行的ID数据与时钟信号SCK的上升沿同步地经由数据信号线DL而被传给数据总线DB。主计算机10的控制电路判定所发行的ID数据是否为(1，1，1)(步骤S140)。如上所述，ID数据(1，1，1)是预先存储在所有存储装置20、21、22、23、24的ID比较器中的识别数据，当发行的ID数据为(1，1，1)时，可对所有的存储装置20、21、22、23、24同时进行数据的写入。

主计算机10的控制电路在判定出ID数据＝(1，1，1)时(步骤S140：是)，发行写入命令(步骤S150)。如图7以及图8所示，发行的写入命令与在复位信号RST从低切换为高以后的第4个时钟信号SCK的上升沿同步地经由数据信号线DL而被传给数据总线DB。主计算机10的控制电路请求时钟信号生成电路减慢时钟信号SCK的速度，亦即延长时钟信号SCK的生成间隔(步骤S160)。向EEPROM写入数据所需的时间例如为3ms左右，从EEPROM读出数据所需的时间例如为4μs左右。因此，当进行数据写入时需要读出数据所需的时间的约1000倍左右的时间。因此，在本实施例中，在发行数据写入命令之前以快的时钟信号速度对存储装置20、21、22、23、24进行访问，并在进行数据写入处理时使时钟信号速度变慢，由此在缩短访问时间的同时实现可靠的数据写入。

当判定出所发行的ID数据不是(1，1，1)时(步骤S140：否)，主计算机10的控制电路发行读出命令(Read)或写入命令(Write)的任一个(步骤S170)。所发行的命令通过数据信号线DL而被传给数据总线DB。当发行的命令是写入命令时(步骤S170：Write)，主计算机10的控制电路使时钟信号速度变慢(步骤S160)。另一方面，当发行的命令是读出命令时(步骤S170：Read)，维持时钟信号速度。

主计算机10的控制电路发行与希望写入的存储器阵列201的地址(位置)对应数目的时钟信号脉冲(步骤S180)。即，因为本实施例中的存储装置20是顺序访问型存储装置，所以必须发行与希望写入的地址对应数目的时钟信号脉冲，并将地址计数器202的计数器值增加到与规定的地址对应的计数值。主计算机10的控制电路最后使复位信号生成电路生成复位-低信号(设置为RST＝0)，并经由复位信号线RL向复位总线RL发送该信号，结束对存储装置20、21、22、23、24的访问。由此通过复位信号RST(复位-低信号)的发出来结束访问，此外，在切断电源时也发送复位信号RST，因此，即使在数据写入中途电源被切断的情况下也至少能正常地完成已结束写入的数据的写入处理。

下面，参照图6来说明由主计算机10进行访问时存储装置20、21、22、23、24的各个构成电路所执行的处理。在本说明中也将存储装置20作为代表来进行说明。

当向复位总线RB输入了复位-低信号时，地址计数器202将计数器值复位为初始值(0)(步骤S200)。并且，也初始化ID比较器203、I/O控制器205。即清除ID比较器内的两个寄存器，I/O控制器205将向存储器阵列201的数据传送方向设定为读出方向，并且使与数据信号端子DT连接的信号线成为高阻抗来禁止数据传送。

如上所述，一旦复位信号RST从低切换到高，主计算机10就与时钟信号SCK的上升沿同步地发送各种数据。同样地，一旦复位信号RST从低切换到高，地址计数器202就与时钟信号SCK的上升沿同步地使计数器值从初始值每次增加1。

ID比较器203取得与复位信号RST从低切换到高之后的3个时钟信号SCK的上升沿同步地发送给数据总线DB的数据、即3位的ID数据，并将其存储在第一3位寄存器中(步骤S210a)。与此同时，ID比较器203从由地址计数器202的计数器值00、01、02指定的存储器阵列201的地址取得数据(步骤S220b)。即，取得在存储器阵列201的第1～第3个地址(存储器单元，存储区域)中存储的识别数据，并将其存储在第二3位寄存器中。

ID比较器203判定第一、第二寄存器中存储的ID数据(识别数据)是否一致(步骤S220)。并且，ID比较器203还判定预先保存的通用ID数据和在第一寄存器中存储的ID数据是否一致。当判定出ID数据不一致时(步骤S220：否)，ID比较器203请求I/O控制器205释放数据总线。接受请求的I/O控制器205释放总线(步骤S270)，结束本处理例程。亦即，主计算机10对存储器阵列201的访问未被允许，存储装置20中的访问处理结束。此时允许对其他存储装置21、22、23、24的任一个的访问。

另一方面，当判定出ID数据一致时(步骤S220：是)，ID比较器203向操作码译码器204发出访问允许信号EN(步骤S230)。此时，只允许对存储装置20、21、22、23、24中的存储装置20的访问，或者在ID数据为(1，1，1)的情况下允许对所有的存储装置20、21、22、23、24的存储器阵列的访问。接收了访问允许信号EN的操作码译码器204取得与复位信号RST从低切换到高后的第4个时钟信号SCK的上升沿同步地发送给数据总线的读出/写入命令，并译码命令(步骤S250)。

操作码译码器204将译码后的读出/写入命令发送给读写控制器206。读写控制器206判定从操作码译码器204输入的译码后的命令是否为写入命令(步骤S240)。当判定为写入命令时(步骤S240：是)，读写控制器206从存储器阵列201的起始第4个地址取得访问控制信息(步骤S250)。

读写控制器206判定能否对存储器阵列201进行写入(步骤S260)。具体来说，读写控制器206判定所取得的访问控制信息是否表示禁止写入，亦即是否为“0”。当判定出可以对存储器阵列201进行写入，即访问控制信息不表示禁止写入(表示允许写入)时(步骤S260：是)，读写控制器206将从操作码译码器204接收的写入命令发给I/O控制器205。

接收写入命令的I/O控制器205将对于存储器阵列201的数据传送方向变更为写入方向，解除与数据端子DT连接的信号线的高阻抗设定，允许数据传送(步骤S270)。在此状态下，向数据总线发送的写入数据被一位一位顺序存储到存储器阵列201的下述地址(位置)中，所述地址是由与时钟信号SCK同步地依次向上计数的地址计数器202的计数器值指定的地址。由于本实施例涉及的存储装置20被这样顺序访问，所以从主计算机10发来的写入数据除了与希望改写的地址对应的数据，具有与存储器阵列201中当前存储的数据相同的值(0或1)。即，存储器阵列201中的不被改写的地址的数据由相同的值改写。

读写控制器206当判定出不能对存储器阵列201进行写入，即所取得的访问控制信息表示禁止写入时(步骤S260：否)，不向I/O控制器205发送从操作码译码器204接收的写入命令。读写控制器206请求I/O控制器205释放数据总线，I/O控制器205释放数据总线，结束本处理例程(步骤S280)。

当判定出不是写入命令时(步骤S240：否)，读写控制器206向I/O控制器205发送从操作码译码器204接收的读出命令。接收了读出命令的I/O控制器205将对于存储器阵列201的数据传送方向变更为读出方向，解除与数据端子DT连接的信号线的高阻抗设定，允许数据传送(步骤S290)。在此状态下，在存储器阵列201中存储的数据按照由与时钟信号SCK同步地依次增加的地址计数器202的计数器值指定的地址(位置)的次序被顺序读出，并被依次重写到I/O控制器205的第一缓冲存储器中。

就是说，只有最后读出的地址的数据(由主计算机10指定的地址位置的数据)最终被保存在I/O控制器205的第二缓冲存储器中。I/O控制器205将在第2缓冲存储器中保存的读出数据通过数据端子DT而发给数据总线DB，并转给主计算机10。

最后，当输入了复位-低信号时，初始化地址计数器202、ID比较器203、I/O控制器205，结束数据写入或读出。读出或写入数据以1位单位确定，复位-低信号的再输入对于数据的确定不是必须的动作。

D.出厂时对于存储装置的数据写入：

接着，参照图9和图10来说明出厂时对于存储装置20～24的数据写入处理。图9是示出出厂时对于存储装置的数据写入处理的流程的流程图。图10是示出在实施出厂时的写入处理时设定用主计算机和存储装置的连接关系的一个例子的说明图。

下面的处理可通过在制造墨盒时在墨盒中安装了存储装置20的状态下，如图10所示那样将来自主计算机100(或者专用的设定用主计算机)的信号线一对一地连接到存储装置20的各端子CT、DT、RT(探针)上来执行。

此时在使用的存储装置20的存储器阵列201的起始4位或者全部存储区域中存储有“1”的数据值。首先，设定用主计算机100发行ID数据(1，1，1)，使ID比较器203向操作码译码器204输出访问允许信号EN。

设定用主计算机100在检测到来自ID比较器203的访问允许信号EN后，将与存储器阵列201的容量相同容量的数据写入存储器阵列201中(S300)。从设定用主计算机100发出的数据串如使用图3进行说明的那样，在起始位记载了写入处理命令，接着记载了第5位以后的数据，在最后4位中的最初的3位记载了识别信息，并在最后4位中的最终位记载了访问控制信息。

另外，在本实施例中，存储器阵列201具有从分别被分配1位的容量的第0(1)地址至第255(256)地址的256位的容量。因此，在步骤S300，写入从可写入的第5位(第5地址)至第256位(第256地址)的252位的容量。

设定用主计算机100接着在存储器阵列201中写入第257～第259的3位容量的数据(识别数据)以及第260的1位容量的数据(访问控制信息)(步骤S310)，结束本处理。即，由于在存储器阵列201的地址中到第256位已完成写入，因此，新写入的数据被写入从存储器阵列201起始第1～3位(从第1至第3个地址)和第4位(第4个地址)中。其结果是，识别数据写入存储器阵列201的起始3位中，表示对于存储器阵列201的数据写入被禁止的访问控制信息写入从起始第4位中。

如上所述，根据本实施例涉及的存储装置和存储系统，由于使用存储于存储器阵列201的起始第4位中的访问控制信息来判断对于存储装置20的写入是否可能，因此能够迅速判断对于存储装置20的写入是否可能。

另外，由于不访问存储装置20(存储器阵列201)中的起始第5位以后的数据存储区域，就可判定对于存储装置20的写入是否可能，因此能够减低或防止对于数据存储区域中存储的数据的误改写。因此，能够提高存储装置20中存储的数据的可靠性。

再有，由于能够使用存储装置20中起始4位的数据来判定可否对存储装置20进行访问、写入，因此，在具有多个存储装置20～24的存储器系统中，能够迅速地识别作为目标的存储装置，并判定对于所识别的存储装置的写入是否被允许。

另外，根据本实施例中的读出专用方法，在将存储装置20安装到墨盒上出厂后，禁止了对于存储装置20的新的写入，存储装置20被设成读出专用。即，在墨盒出厂后，能够禁止对于存储装置20的写入。因此，能够防止对于存储在第5位以后的有关墨水的数据的改写，还能防止对于识别信息的改写。

E.其他实施例

(1)在上述实施例中，在存储器阵列201的起始第4位存储了表示禁止写入的访问控制信息，但只要是应存储到存储器阵列201中的数据前的地址，也可以存储在其他的地址中。另外，识别信息无需为3位，可根据应识别的存储装置的数量来适当变更识别数据的容量。再有，存储器阵列201的容量不限定于256位，可根据应存储的数据量来适当变更。

(2)在上述实施例中，说明了将EEPROM用作存储装置20的情形，但只要是能够非易失地维持存储数据并能够使存储数据读出专用的存储装置，不限于EEPROM。

(3)在上述实施例中，在存储器阵列201的起始3位中存储了识别数据，但也可以根据应识别的存储装置的数量来适当变更识别数据的容量。另外，存储器阵列201的容量不限定于256位，可根据应存储的数据量来适当变更。

(4)在上述实施例中，对将5个存储装置20、21、22、23、24装配在5色(5个)独立的墨盒中的情形进行了说明，但本实施例涉及的存储装置20也能够适用于2色～4色，或者6色以上的墨盒中。另外，识别信息和存储装置20～24之间的关联对应，不仅与安装存储装置20～24的墨盒的墨水种类、墨水颜色相关，而且也可以与墨盒中存储的初始墨水量相关。

(5)在上述实施例中，作为用于在喷墨打印机用的墨盒中存储墨盒信息的存储装置，对本实施例的存储装置20进行了说明，但不用说，也可以以其他方式使用本实施例的存储装置20。即，在使用多个存储装置的系统中，为了对特定的存储装置进行访问而在存储器阵列201的起始3位存储了识别数据，但也可以根据应识别的存储装置的数量来适当变更识别数据的容量。另外，存储器阵列201的容量不限定于256位，可根据应存储的数据量来适当变更。

(6)在存储装置20可写入的状态下，在电源被切断时也输出复位信号RST，因此，就算正在进行数据写入时电源偶然被切断，就此时刻写入完成的数据来说也能结束写入，并且，由于在本实施例中以1位单位写入数据，所以，就写入完成的数据来说能够避免发生数据异常等的问题。

(7)当切断电源时由电源补偿电路在规定期间补偿电源供应，并且在写入数据时从墨水余量或墨水消耗量这样的写入优先数据开始依次写入。因此，即便在需要对多个存储装置20、21、22、23、24进行写入的情况下，也能够对所有的存储装置完成写入优先数据的写入。

以上，基于实施例来说明了本发明的存储装置、存储系统以及存储装置的读出专用方法，但是上述的实施发明的方式是用于容易理解本发明的示例，并不限定本发明。不用说，本发明可在不脱离其意旨以及权利要求书的范围内进行变更、改进，并且本发明也包括其等同物。

Claims (13)

1.一种存储装置，从起始地址被顺序访问，其特征在于，包括：

非易失性存储器阵列，在比数据存储开始地址先被访问的地址中存储表示对于存储装置的数据的写入可否的访问控制信息；

接收部，接收包含对于所述存储器阵列的写入请求或读出请求中的任一个的访问请求；以及

访问控制部，在所述接收的访问请求是对于所述存储器阵列的写入请求时，参照所述存储器阵列中的所述访问控制信息，在不允许写入时，不执行所述接收的访问请求。

2.根据权利要求1所述的存储装置，其中，

存储所述访问控制信息的地址是从起始地址起的第4个地址，

所述访问控制部包括：

输入输出控制部，执行对于所述存储器阵列的数据写入以及从所述存储器阵列的数据读出；

命令译码器，对经由所述接收部输入的访问请求中所包含的写入/读出命令进行解析；以及

读写控制部，当由所述命令译码器进行的命令的解析结果是写入命令时，参照所述存储器阵列中的所述访问控制信息，在不允许写入时，不向所述输入输出控制部发送所述接收的写入命令。

3.根据权利要求2所述的存储装置，其中，

所述存储器阵列在起始地址至第3个地址中存储用于识别存储装置的识别信息，

在所述访问请求中还包含用于确定所述存储装置的存储装置识别信息，

所述存储装置还包括ID比较器，所述ID比较器从所述存储器阵列中取得所述识别信息，并判定所述取得的识别信息与包含于所述接收的访问请求中的存储装置识别信息是否一致，当所述识别信息与所述存储装置识别信息一致时，所述ID比较器向所述命令译码器发送允许对所述访问请求中包含的命令进行解析的允许信号。

4.根据权利要求3所述的存储装置，其中，

所述接收部包括：

时钟信号端子，接收用于指定所述存储器阵列中的地址的时钟信号；

数据端子，用于输入输出数据；以及

复位信号端子，接收复位信号，

所述存储装置还包括：

数据总线，与所述数据端子连接；以及

地址计数器，与所述接收的时钟信号同步地向上计数计数器值，并指定所述存储器阵列的地址，并且在初始化时将计数器值复位为初始值。

5.一种存储装置，从起始地址被顺序访问，其包括：

非易失性存储器阵列，在起始地址至第3个地址中存储用于识别存储装置的识别信息，在起始地址起的第4个地址中存储表示对于存储装置的数据写入可否的访问控制信息；

时钟信号端子，接收用于指定所述存储器阵列中的地址的时钟信号；

数据端子，用于输入输出数据串；

复位信号端子，接收复位信号；

数据总线，与所述数据端子连接；

地址计数器，与所述接收的时钟信号同步地向上计数计数器值，并指定所述存储器阵列的地址，并且在初始化时将计数器值复位为初始值；

ID比较器，与所述数据总线连接，并判定所述数据串中包含的存储装置识别信息与所述存储器阵列中存储的识别信息是否一致，当所述存储装置识别信息与所述识别信息一致时，所述ID比较器输出允许对所述访问请求中包含的命令进行解析的允许信号；

输入输出控制装置，配置于所述存储器阵列和所述数据端子之间，根据所接收的命令来控制对于所述存储器阵列的数据传送方向以及所述数据总线的数据传送方向，并且在接收到命令之前，将对于所述存储器阵列的数据传送方向设定为数据读出方向并切断与所述数据总线的连接；

命令译码器，与所述数据总线和所述ID比较器连接，并且，当从所述ID比较器接收到所述允许信号时，对所述数据串中包含的命令进行解析；以及

读写控制部，当由所述命令译码器进行的命令的解析结果是写入命令时，参照所述存储器阵列中的所述访问控制信息，在不允许写入时，不向所述输入输出控制部发送所述接收的写入命令。

6.一种印刷记录材料收容容器，包括权利要求1至5中任一项所述的存储装置。

7.根据权利要求6所述的印刷记录材料收容容器，其特征在于，

所述印刷记录材料收容容器包括与收容的墨水种类相对应地具有按每种墨水种类而不同的识别信息的存储装置。

8.一种存储装置，从访问开始位置以存储器单元为单位被顺序访问，其包括：

非易失性存储器阵列，包括多个存储器单元，并且在起始的三个存储器单元中存储用于识别存储装置的识别信息，在起始第4存储器单元中存储表示对于存储装置的写入可否的访问控制信息；

接收部，接收对所述存储装置的访问请求；以及

访问控制部，当所述接收的访问请求中包含有写入请求时，参照所述存储器阵列中的所述访问控制信息，在不允许写入时，不执行所述接收的访问请求。

9.一种存储装置的读出专用方法，所述存储装置是具有被顺序访问的存储器阵列的非易失性存储装置，用于存储规定的数据，所述方法的特征在于，

根据复位信号的检测，将地址计数器的计数器值复位为初始值，同时禁止与时钟信号同步的计数器值的向上计数，

基于向数据总线送出的写入命令，将所述数据总线的数据传送方向设定为写入方向，同时将对于所述存储器阵列的数据传送方向设定为写入方向，

在所述数据传送方向的设定结束后，允许所述地址计数器中的与时钟信号同步的计数器值的向上计数，

按照所述地址计数器的计数器值，从起始地址起的规定顺位的下一地址开始写入数据，最后向起始地址起的规定顺位的地址中写入禁止对存储器阵列的写入的访问控制信息。

10.根据权利要求9所述的方法，其中，

向起始地址起的第4个地址中写入所述访问控制信息，

所述制造方法还按照所述地址计数器的计数值而向所述存储器阵列的起始地址至第3个地址中写入识别信息。

11.一种存储装置的读出专用方法，所述存储装置是具有被顺序访问的存储器阵列的非易失性存储装置，该存储装置在存储器阵列的存储区域的起始位置起的第4位置中存储表示写入可否的访问控制信息，所述方法的特征在于，

检索与存储在所述存储装置的存储器阵列中的所述识别信息一致的识别信息，

当检索到与存储在所述存储器阵列中的所述识别信息一致的识别信息时，向所述存储装置发送所述检索的识别信息以及写入命令，

向所述存储装置发送在与所述存储器阵列的存储区域的末尾位置对应的输入数据之后具有所述识别信息以及访问控制信息的数据串，

按照地址计数器的计数值，向所述存储器阵列的存储区域的末尾位置为止写入数据，接着向所述存储器阵列的存储区域的开始位置起的第4位置中写入表示禁止读出的访问控制信息。

12.一种存储系统，包括与时钟信号线、数据信号线以及复位信号线总线连接的多个非易失性存储装置，以及通过时钟信号线、数据信号线以及复位信号线而与存储装置连接的控制装置，其中，

所述控制装置包括：

时钟信号生成电路；

复位信号生成电路，生成对所述存储装置进行初始化的复位信号；

识别信息发行电路，发行与所述多个存储装置中的期望的存储装置的识别信息对应的识别信息；以及

数据发送电路，与所述生成的时钟信号同步地向所述数据信号线发送包含所述发行的识别信息、写入命令的数据串，

所述各个存储装置包括：

数据总线，与所述数据信号线连接；

存储器阵列，被顺序访问，并在其存储区域的起始位置起的规定的位置存储表示数据的写入可否的访问控制信息；

ID比较器，与所述数据总线连接，并判定从所述控制装置发送的识别信息与所述存储器阵列中存储的识别信息是否一致；

输出控制装置，配置于所述存储器阵列和所述数据总线之间，并根据接收的命令来控制对于所述数据总线以及所述存储器阵列的数据传送；

命令译码器，与所述数据总线和所述ID比较器比较装置连接，并且在所述比较装置判定出从所述控制装置发送的识别信息与所述存储器阵列中存储的识别信息一致时，对所述数据串中包含的写入/读出命令进行解析；以及

读写控制部，配置于所述输入输出控制装置和命令译码器之间，当所述解析的命令是写入命令时，参照所述存储器阵列中的所述访问控制信息，在不允许写入时，不向所述输入输出控制装置发送写入命令。

13.根据权利要求12所述的存储系统，其特征在于，

所述存储装置还包括地址计数器，所述地址计数器与经由所述时钟信号线输入的时钟信号同步地向上计数计数器值，并指定所述存储器单元的存储区域中的应访问的位置，并且在初始化时将计数器值复位为初始值，

所述输入输出控制装置在初始化时将对于所述存储器阵列的数据传送方向设定为读出方向，并切断对于所述数据总线的输出传送，在所述命令译码器对写入/读出命令进行的解析结束之前，维持所述初始化时的状态。

Images