CN1619525A - 电子控制装置 - Google Patents

Abstract

提供一种电子控制装置，在包括主微计算机(10)和副微计算机(20)的ECU(1)中，分别在主微计算机的DMA控制器(14)以及副微计算机的DMA控制器(24)中设置初始化用缓冲器(14a、24a)、通常用缓冲器(14b、24b)。在主微计算机(10)和副微计算机(20)的起动时，副微计算机(20)从EEPROM(2)读出校正值，并通过DMA控制器(24)发送到主微计算机(10)中。此时通过采用仅设置存储校正值的区域和存储校验码的区域的初始化用缓冲器(14a、24a)，缩短DMA通信所需要的时间并让主微计算机(10)的起动高速化。这样，可以让电子控制装置的起动高速化，同时让其正确、安全动作。

Description

电子控制装置

技术领域

本发明涉及包括多个运算处理单元，将由上述多个运算处理单元的每一个在输入输出信号的校正中所使用的校正值，由上述多个运算处理单元的任一个从存储单元读出并发送到其它运算处理单元的电子控制装置，特别涉及用简单的构成高速起动多个运算处理单元的电子控制装置。

背景技术

近年，在车辆中搭载电子控制设备(ECU)，将在车辆运行时所需要的各种处理进行电子控制。例如在发动机中汽油喷出的控制中采用ECU，通过连接速度传感器或水温传感器等，能够根据车辆的速度或发动机的冷却水的温度控制汽油的喷出量。

在该ECU中，通过在其内部设置多个运算处理单元(微计算机)，能够用低成本的系统实现高难度的处理。另一方面，在包括多个运算处理单元的系统中，如何使运算处理单元间的互动高效化比较重要。

例如，在专利文献1中所示的多处理器系统中，公开了如下一种技术，即让主处理器比副处理器先起动，在到起动副处理器为止的规定时间内，根据需要通过在副处理器用存储器中写入副处理器的起动程序，避免副处理器的失控。

另外，在专利文献2中所示的多处理器基板的起动方法中，将多个从处理装置的初始程序保存在多个从处理装置可以读取的共有的易失性存储器中，通过各从处理装置同时或者顺次将初始程序从共有的易失性存储器读出并实行初始处理，可不需要存储初始程序的读出专用的非易失性存储器。

进一步，DMA(Direct Memory Access)等的系统内的通信单元的高速化也在系统总体的效率化中有效。例如，在专利文献3中公开了如下一种技术，即根据包括转送控制条件、数据转送源地址、数据转送目标地址、转送语句数的数据转送控制信息判断数据的边界，通过根据判断结果控制数据的转送目标或者数据的数据转送源、转送语句数，提高缓冲器的使用效率。

另外，在专利文献4中所示的打印机装置中，通过根据打印数据是否在转送中改变来自主机装置的通信数据的传送方法，有效利用公共总线。

可是，在将模拟数字作为输入信号输入的ECU中，需要进行输入信号的校正。具体地说，由于各ECU的电源IC不是严格上的一致，所以如果以电源IC的供给电压为基准进行输入信号的评价，那么产生依赖电源IC的输出随机散差的评价随机散差。在此，为了正确评价输入信号的值，产生需要校正电源IC的供给电源的随机散差。

由于对输入信号应该进行的校正量依赖于电源IC，所以在构成ECU时决定校正值，并保存到EEPROM(Electrically Erasable and ProgrammableROM)等的非易失性存储介质中。并且，在各运算处理单元(微计算机等)的起动时通过读出并使用该校正值，能够正确进行输入信号的评价。

在ECU中存在多个运算处理单元时，由于在各运算处理单元中设置专用的非易失性存储存储介质将导致成本增大和框体的大型化，优选将所有的运算处理单元所使用的校正值存储在一个存储介质中，一个运算处理单元读出校正值并发送到其它的运算处理单元中。

然而，这样在一个存储介质中统一管理校正值，并发送到多个运算处理单元中的构成中，直到各运算处理单元接收校正值为止不能正确处理输入信号。为此，如果在所有的运算处理单元接收校正值之前不让ECU动作，产生起动时间增大的问题，在校正值的接收结束前如果让ECU动作则会出现由于得不到正确的输入信号而产生动作异常的问题。

在此，在包括多个运算处理单元，且使用需要校正的模拟信号的ECU中，让起动高速化，且正确、安全动作是以往存在的重要课题。

专利文献1：特开2002-312334号公报；

专利文献2：特开平8-87481号公报；

专利文献3：特开平5-289979号公报；

专利文献4：特开2003-48345号公报。

发明内容

本发明，正是为了解决上述以往技术的课题，其目的在于提供一种高速起动，正确、安全动作的电子控制装置。

为了解决上述课题，达到上述目的，本发明之一，提供一种电子控制装置，包括多个运算处理单元，将由上述多个运算处理单元的每一个在输入输出信号的校正中所使用的校正值，由上述多个运算处理单元的任一个从存储单元读出并发送到其它运算处理单元；上述多个运算处理单元的每一个，包括进行上述校正值的发送接收的通信单元；上述通信单元，包括在上述多个运算处理单元的起动时使用的起动用缓冲器、和在上述多个运算处理单元的起动后使用的通常处理用缓冲器。

根据本发明之一，电子控制装置在多个运算处理单元的每一个中设置进行校正值的发送接收的通信单元，该通信单元通过切换使用在运算处理单元的起动时所使用的起动用缓冲器和在运算处理单元的起动后所使用的通常处理用缓冲器，在初始化时仅选择需要的校正值发送。

本发明之二的电子控制装置，是在本发明之一中，从上述存储单元读出校正值的运算处理单元，对其它运算处理单元所包括的通信单元进行起动。

根据本发明之二的电子控制装置，从给定的运算处理单元的存储单元读出校正值，起动其它的运算处理单元所包括的通信单元并发送校正值。

本发明之三的电子控制装置，是在本发明之一中，从上述存储单元读出校正值的运算处理单元所包括的通信单元，由其它运算处理单元起动。

根据本发明之三，电子控制装置，由给定运算处理单元从存储单元读出校正值，采用通过其它运算处理单元起动的通信单元发送校正值。

本发明之四的电子控制装置，是在本发明之一～之三的任一项中，从上述存储单元读出校正值的运算处理单元，从上述存储单元定期读出校正值并发送到其它运算处理单元，该其它运算处理单元使用接收到的校正值进行上述输入输出信号的校正。

根据本发明之四，电子控制装置，由给定运算处理单元从存储单元定期读出校正值并发送到其它运算处理单元，接收校正值的运算处理单元采用接收到的校正值并进行输入输出信号的校正处理。

本发明之五的电子控制装置，是在本发明之一～之四的任一项中，上述多个运算处理单元中的至少一个，在接收到的校正值超出给定范围时重新起动从上述存储单元读出校正值的运算处理单元。

根据本发明之五，电子控制装置，由给定运算处理单元从存储单元读出校正值并发送到其它运算处理单元，接收校正值的运算处理单元在接收到的校正值超出给定范围时重新起动校正值的发送源的运算处理单元。

本发明之六的电子控制装置，是在本发明之一～之五的任一项中，上述多个运算处理单元，在从上述存储单元读出的校正值、或者通过通信单元接收到的校正值超出给定范围时，采用预先给定的其它校正值进行上述输入输出信号的校正。

根据本发明之六，电子控制装置，由给定运算处理单元从存储单元读出校正值并发送到其它运算处理单元中，各运算处理单元在从存储单元读出的校正值或者接收到的校正值超出给定范围时采用预先给定的故障保护值并校正输入输出信号。

本发明之七的电子控制装置，是在本发明之一～之六的任一项中，上述多个运算处理单元，进一步包括保持从上述存储单元读出的校正值、或者通过通信单元接收到的校正值的校正值保持单元，在起动时使用在上述校正值保持单元中所保持的校正值进行上述输入输出信号的校正。

根据本发明之七，电子控制装置在多个运算处理单元中分别设置校正值保持单元，在起动时将校正值存储在校正值保持单元中，在进行输入输出信号的校正时从校正值保持单元随时读出校正值并使用。

本发明之八的电子控制装置，是在本发明之一的任一项中，从上述多个存储单元读出校正值的运算处理单元，从上述存储单元定期读出校正值并发送到其它运算处理单元；该其它运算处理单元，在接收到的校正值与在上述校正值保持单元中所保持的校正值不同时，用接收到的校正值更新上述校正值保持单元所保持的校正值。

根据本发明之八，电子控制装置在多个运算处理单元中分别设置校正值保持单元并在起动时将校正值存储在校正值保持单元中，同时给定运算处理单元从存储单元定期读出校正值并发送到其它运算处理单元中，各运算处理单元在从存储部读出的校正值或者接收到的校正值与在校正值保持单元中所保持的校正值不同时，用接收到的校正值更新校正值保持单元所保持的校正值。

本发明之九，提供一种电子控制装置，包括在起动时进行平台层以及应用程序层的初始化的多个运算处理单元、设置在上述多个运算处理单元的任一个中并且存储上述多个运算处理单元的每一个在上述应用程序层的初始化时所使用的输入输出信号的校正值的存储单元；上述多个运算处理单元中设置了上述存储单元的运算处理单元，在进行平台层的初始化处理以及从上述存储单元读出校正值的处理后，对其它运算处理单元发送所读出的校正值；上述多个运算处理单元中没有设置上述存储单元的运算处理单元，实行平台层的初始化，在待机直到接收到上述校正值后实行应用程序层的初始化处理。

根据本发明之九，电子控制装置，多个运算处理单元中设置存储单元的运算处理单元初始化平台层后，将从存储单元读出的校正值发送到其它的运算处理单元中，没有设置存储单元的运算处理单元，实行平台层的初始化后直到接收校正值为止也不进行应用程序层的初始化。

本发明之十的电子控制装置，是在本发明之九的任一项中，没有设置上述存储单元的运算处理单元比设置了上述存储单元的运算处理单元先起动，对设置了上述存储单元的运算处理单元发出起动指示。

根据本发明之十，电子控制装置，先起动不设置存储单元的运算处理单元，在进行来自不设置存储单元的运算处理单元的起动指示时起动设置存储单元的运算处理单元。

根据本发明之一，电子控制装置，在多个运算处理单元的每一个中设置进行校正值的发送接收的通信单元，由于该通信单元通过切换使用在运算处理单元的起动时应用的起动用缓冲器和在运算处理单元的起动后应用的通常处理用缓冲器，在初始化时仅选择需要的校正值发送，所以可取得能高速起动电子控制装置的效果。

另外，根据本发明之二，电子控制装置，由于给定运算处理单元从存储单元读出校正值，起动其它运算处理单元所包括的通信单元并发送校正值，所以可取的能够高速起动的电子控制装置的效果。

另外，根据本发明之三，电子控制装置，由于给定运算处理单元从存储单元读出校正值，采用通过其它运算处理单元起动的通信单元并发送校正值，所以可得到能够高速起动的电子控制装置的效果。

另外，根据本发明之四，电子控制装置，由于给定运算处理单元从存储单元定期读出校正值并发送到其它运算处理单元，接收校正值的运算处理单元采用接收的校正值并进行输入输出信号的校正处理，所以可得到能够高速起动且正确动作的电子控制装置的效果。

另外，根据本发明之五，电子控制装置，由于给定运算处理单元从存储单元读出校正值并发送到其它运算处理单元，接收校正值的运算处理单元在所接收的校正值超出给定范围时重新起动校正值的发送元的运算处理单元，所以可得到能够高速起动且安全动作的电子控制装置的效果。

另外，根据本发明之六，电子控制装置，由于给定运算处理单元从存储单元读出校正值并发送到其它运算处理单元，各运算处理单元在从存储单元读出的校正值或者接收的校正值超出给定范围时采用预先设定的故障保护值并校正输入输出信号，所以可得到能够高速起动且安全动作的电子控制装置的效果。

另外，根据本发明之七，电子控制装置，由于在多个运算处理单元中分别设置校正值保持单元，在起动时将校正值存储在校正值保持单元中，在进行输入输出信号的校正时从校正值保持单元随时读出校正值并使用，所以可得到能够高速起动且安全动作的电子控制装置的效果。

另外，根据本发明之八，电子控制装置，由于在多个运算处理单元中分别设置校正值保持单元并在起动时将校正值存储在校正值保持单元中，同时给定运算处理单元从存储单元定期读出校正值并发送到其它运算处理单元，各运算处理单元在从存储部读出的校正值或者接收的校正值与在校正值保持单元中所保持的校正值不同时，用接收的校正值更新校正值保持单元所保持的校正值，所以可得到能够高速起动，减少误动作且从误动作自动复原的电子控制装置的效果。

另外，根据本发明之九，电子控制装置，由于多个运算处理单元中设置存储单元的运算处理单元初始化平台层后，将从存储单元读出的校正值发送到其它运算处理单元，没有设置存储单元的运算处理单元，实行平台层的初始化后直到接收校正值为止也不进行应用程序层的初始化，所以可得到能够高速起动且安全动作的电子控制装置的效果。

另外，根据本发明之十，电子控制装置，由于先起动不设置存储单元的运算处理单元，在进行来自不设置存储单元的运算处理单元的起动指示时起动设置存储单元的运算处理单元，所以可得到能够高速起动且安全动作的电子控制装置的效果。

附图说明

图1表示本发明实施例1的ECU的概要构成图。

图2-1表示图1所示的初始化用缓冲器的构造的说明图。

图2-2表示图1所示的通常用缓冲器的构造的说明图。

图3表示在图1所示的ECU的起动时的处理动作的流程图。

图4表示进一步详细说明从副微计算机起动DMA时的起动处理的流程图。

图5表示进一步详细说明从主微计算机10起动DMA时的起动处理的流程图。

图6表示图1所示的ECU的起动后的处理动作的流程图。

图7表示副微计算机的复位的故障保护处理的流程图。

图8表示在校正值的异常时采用故障保护值的处理的流程图。

图9表示本发明实施例2的ECU的概要构成图。

图10表示图9所示的ECU的起动时的处理动作的流程图。

图11表示图9所示的ECU的起动后的处理动作的流程图。

图12表示对将校正值存储在SRAM中，同时从EEPROM定期读出校正值并更新SRAM的存储内容时的ECU的通常处理的流程图。

图13表示本发明实施例3的ECU的概要构成图。

图中：1、3、4-ECU，2、5-EEPROM，2a、5a-主微计算机校正值，2b、5b～5d-副微计算机校正值，10、30、50-主微计算机，11、21-主控制部，12、22-校正处理部，13、23-输入处理部，14、24、51、61、71、81-DMA控制器，14a、24a-初始化用缓冲器，14b、24b-通常用缓冲器，20、40、60、70、80-副微计算机，32、42-SRAM，25-EEPROM驱动器，T11～T14、T21～T23、T51～T54、T61～T63、T71～T73、T81～T83-输入端子。

具体实施方式

下面，根据附图详细说明有关本发明的电子控制装置的优选实施例。

实施例1

首先参照图1，对作为本发明实施例1的电子控制装置(ECU)1的概要构成进行说明。如图所示，有关本实施例1的ECU1，包括输入端子T11～T14以及输入端子T21～T23。另外，ECU1在其内部包括主微计算机10、副微计算机20、EEPROM2。

该ECU1，例如是车辆用的发动机控制ECU，在输入端子T11～T14以及输入端子T21～T23中将表示水温、吸气压、吸气温度、蓄电池电压、油压、油温、节流阀开度等的输入信号作为模拟电压信号输入。

主微计算机10，是采用在输入端子T11～T14中输入的模拟信号并进行运算处理的处理单元；副微计算机20，是采用在输入端子T21～T23中输入的模拟信号并进行运算处理的处理单元。

具体地说，主微计算机10，在其内部包括输入处理部13、校正处理部12、主控制部11以及DMA控制器14。另外，副微计算机20，在其内部包括输入处理部23，校正处理部22，主控制部21，DMA控制器24以及EEPROM驱动器25。进一步，EEPROM2，在其内部存储主微计算机校正值2a以及副微计算机校正值2b。

在此，主微计算机校正值2a，是主微计算机10在校正输入信号时所使用的值，在ECU1的制造时设定，并存储在EEPROM2中。同样，主微计算机校正值2b，是副微计算机20在校正输入信号时所应用的值，在ECU1的制造时设定，并存储在EEPROM2中。

如上所述，主微计算机10以及副微计算机20，输入模拟信号并进行运算处理，由于在ECU上搭载的电源IC的供给电压不是严格一致，所以在ECU的制造时，即在将电源IC搭载在EUC上时算出需要的校正值并将其存储在EEPROM2中，通过校正电源IC的输出随机散差正确评价输入信号的值。

副微计算机20内部的输入处理部23，将从输入端子T21～T23输入的模拟电压信号输出到校正处理部22中。另外，EEPROM驱动器25，从EEPROM2读出主微计算机校正值2a以及副微计算机校正值2b并输入到校正处理部22中。

校正处理部22，使用副微计算机校正值2b，校正从输入处理部23输入的输入信号的值并输出到主控制部21中。另外，校正处理部22，将主微计算机校正值2a输出到DMA控制器24中。

DMA控制器24，是进行副微计算机20和主微计算机10之间通信的通信单元，具体地用DMA转送方式进行数据通信。该DMA控制器24的数据通信，在主微计算机10和副微计算机20之间的各种数据的交换中使用，主微计算机校正值2a也通过DMA控制器24传送。

主控制部21，是以校正的输入信号为基础施行运算处理的运算处理单元。具体地说主控制部21，由CPU(Central Processing Unit)和存储器构成，执行进行发动机控制的应用程序。

主微计算机10内部的输入处理部13，将从输入端子T11～14输入的模拟电压信号输出到校正处理部12中。DMA控制器14，将从DMA控制器24接收的主微计算机校正值2a输出到校正处理部12中。

校正处理部12，使用主微计算机校正值2a，校正从输入处理部13输入的输入信号值并输出到主控制部11中。主控制部11，是以校正的输入信号为基础实行运算处理的运算处理单元。具体地说主控制部11，由CPU(Central Processing Unit)和存储器构成，执行进行发动机控制的应用程序。

接着，关于在主微计算机10和副微计算机20之间进行的DMA通信进行说明。在DMA的数据发送接收中，在发送侧和接收侧设置具有相同结构的缓冲器，发送侧根据缓冲器的构造写入数据并发送。由此，在接收侧从驱动器的构造能够知道什么数据在什么位置写入。

在ECU1中，副微计算机20读出主微计算机校正值2a，通过DMA发送。为此，不需要主微计算机专用的EEPROM，能够使构成简易。但是另一方面在起动主微计算机10时，直到接收主微计算机校正值2a为止不能完成初始化。进一步，在进行初始化时仅需要发送主微计算机校正值2a。

该构成中，如果用以往那样具有单一缓冲器的DMA控制器进行数据通信，那么由于在DMA通信中需要缓冲器的容量数相当的时间，所以增加了在主微计算机10的初始化中所需要的时间。

在此，在有关本发明的ECU1中，在DMA控制器14、24中设置初始化用缓冲器14a、24a和通常用缓冲器14b、24b，作为切换初始化时和初始化处理后所使用的缓冲器的构成。图2表示在DMA控制器14、24中的缓冲器的构造例。

图2-1表示初始化用缓冲器14a的构造的说明图，图2-2表示通常用缓冲器24a的构造的说明图。还有，初始化用缓冲器24a以及通常用缓冲器24b的构造，分别与初始化用缓冲器14a、通常用缓冲器14b相同。

初始化用缓冲器14a，如图2-1所示仅包括主微计算机校正值2a和校验码。另一方面，通常用缓冲器14b，如图2-2所示，除主微计算机校正值2a、校验码之外，还具有水温数据、油温数据等各种数据的区域，这些数据在起动后的通常处理中用于主微计算机10和副微计算机20之间的通信。

由此，切换使用初始化用缓冲器14a、24a和通常用缓冲器14b、24b，通过在初始化用缓冲器14a、24a中只具有起动所需要的主微计算机校正值2a、和用于确认通信正常进行的校验码，因而主微计算机10的初始化可以高速化。另外，由于在通常用缓冲器14b、24b中具有起动后的处理所需要的各种数据的区域，所以在起动后的通信处理中动作没有受到限制。

接着，对ECU1的起动时的处理进行说明。图3表示在起动ECU1时的处理动作的流程图。如该图所示的流程，在ECUI的电源接入时开始，主微计算机10和副微计算机20分别独立开始初始化处理。主微计算机10，首先初始化平台层(步骤S101)，之后开始主微计算机校正值2a接收等待(步骤S102)。

如果主微计算机10从副微计算机20接收主微计算机校正值2a(步骤S103，“是”)，那么初始化应用程序层(步骤S104)，并结束初始化处理。

另一方面，副微计算机20，首先初始化平台层(步骤S201)，其后，从EEPROM2读出主微计算机校正值2a以及副微计算机校正值2b(步骤S202)。副微计算机20通过DMA控制器24将主微计算机校正值2a发送到主微计算机10中(步骤S203)。此时，DMA控制器24采用初始化用缓冲器24a。之后，副微计算机20初始化应用程序层(步骤S204)并结束初始化处理。

由此，副微计算机20，在其初始化处理中将主微计算机校正值2a发送到主微计算机10中，主微计算机10等待主微计算机校正值2a的接收并进行初始化处理，在主微计算机校正值2a的发送中通过采用缓冲器14a、24a能够将主微计算机10的等待时间抑制到最小限度。

在此，主微计算机10和副微计算机20的DMA的起动，从那一个进行都可以。图4是进一步详细说明从副微计算机20起动DMA时的起动处理的流程图。如该图所示的流程，与图3所示的流程相同，是在ECUI的电源接入时开始的处理。主微计算机10，首先，初始化平台层(步骤S301)，之后，开始等待由副微计算机20的DMA起动(步骤S302)。

主微计算机10，在副微计算机20通过DMA发送主微计算机校正值2a时，起动DMA，并接收主微计算机校正值2a(步骤303)。之后，主微计算机10，采用校验码并判断是否正常接收了主微计算机校正值2a(步骤S304)。

如果没有正常接收主微计算机校正值2a(步骤S304，“否”)，那么主微计算机10再次开始DMA起动等待(步骤S302)。另一方面，如果正常接收了主微计算机校正值2a(步骤S304，“是”)，那么主微计算机10将接收结束通知发送到副微计算机20中(步骤S305)，初始化应用程序层(步骤S306)，并结束初始化处理。

另一方面，副微计算机20，首先初始化平台层(步骤S401)，之后从EEPROM2读出主微计算机校正值2a以及副微计算机校正值2b(步骤S402)。在此之后，副微计算机20起动DMA(步骤S403)，通过DMA控制器24将主微计算机校正值2a发送到主微计算机10中(步骤S404)。

并且，副微计算机20判断是否已接收到来自主微计算机10的接收结束通知(步骤S405)，如果没有接收到来自主微计算机10的接收结束通知(步骤S405，“否”)，再次将主微计算机校正值2a发送到主微计算机10中(步骤S404)。

另一方面，如果已接收到来自主微计算机10的接收结束通知(步骤S405，“是”)，那么副微计算机20初始化应用程序层(步骤S406)并结束初始化处理。

接着，说明从主微计算机10起动DMA时的起动处理。图5是进一步详细说明从主微计算机10起动DMA时的起动处理的流程图。还有，如该图所示的流程，与图3所示的流程相同，在ECU1的电源接入时开始的处理。主微计算机10，首先初始化平台层(步骤S501)，在之后，开始来自副微计算机20的发送许可等待(步骤S502)。

主微计算机10，在从副微计算机20已接收到发送许可时(步骤S503)，初始化DMA，同时将DMA初始化编码发送到副微计算机20中(步骤S504)。并且，接收来自副微计算机20的主微计算机校正值2a(步骤S505)，并判断是否正常接收(步骤S506)。

如果没有正常接收主微计算机校正值2a(步骤S506，“否”)，那么主微计算机10再次开始发送许可等待(步骤S502)。另一方面，如果已正常接收到主微计算机校正值2a(步骤S506，“是”)，那么主微计算机10将接收结束通知发送到副微计算机20中(步骤S507)，初始化应用程序层(步骤S508)并结束初始化处理。

另一方面，副微计算机20，首先初始化平台层(步骤S601)，在此之后从EEPROM2读出主微计算机校正值2a以及副微计算机校正值2b(步骤S602)，并将发送许可发送到主微计算机10中(步骤S603)。并且，主微计算机10接收已发送的DMA初始化编码并起动DMA(步骤S604)，将主微计算机校正值2a发送到主微计算机10中(步骤S605)。

在此之后，副微计算机20判断是否已接收到来自主微计算机10的接收结束通知(步骤S606)，如果没有接收来自主微计算机10的接收结束通知(步骤S606，“否”)，再次将主微计算机校正值2a发送到主微计算机10中(步骤S605)。

另一方面，如果已接收来自主微计算机10的接收结束通知(步骤S606，“是”)，那么副微计算机20初始化应用程序层(步骤S607)，并结束初始化处理。

接着，对ECU1的通常处理进行说明。对ECU1接入电源，起动主微计算机10以及副微计算机20后，副微计算机20也定期从EEPROM2读出主微计算机校正值2a以及副微计算机校正值2b，将主微计算机校正值2a发送到主微计算机10中。在主微计算机10侧，通过采用通常接收的最新的主微计算机校正值2a，能够防止校正值的数据变形等的动作异常。

图6表示该ECU1的通常处理动作。图6中所示的流程说明从ECU1的电源接入时到通常处理的动作，在ECU1电源接入时开始。主微计算机10，实行初始化处理(步骤S701)后，开始主循环(步骤S702)。还有，在步骤S701中所示的初始化处理也可以采用图3～5所说明的处理。

主循环开始(步骤S702)后，主微计算机10从副微计算机20接收主微计算机校正值2a(步骤S703)，将校正处理部12所采用的校正值更新为接收的值(步骤S704)，结束主循环(步骤S705)。该步骤S702～S705所示的主循环，在ECU1的电源切断之前，或者主微计算机10重新起动之前重复实行。

另一方面，副微计算机20实行初始化处理(步骤S801)后，开始主循环(步骤S802)。还有，在步骤S801中所示的初始化处理也可以采用图3～5所说明的处理。

主循环开始(步骤S802)后，副微计算机20从EEPROM2读出主微计算机校正值2a以及副微计算机校正值2b(步骤S803)，通过DMA控制器24将主微计算机校正值2a发送到主微计算机10中(步骤S804)。此时，DMA控制器24采用通常用缓冲器24b。

在此之后，副微计算机20将校正处理部22所采用的校正值更新为从EEPROM2读出的值(步骤S805)，结束主循环(步骤S806)。该步骤S802～S806所示的主循环，在ECU1的电源切断之前，或者副微计算机20重新起动之前重复实行。

可是，由于主微计算机10的异常或副微计算机20的异常、EEPROM2的故障，进一步DMA通信线的噪音等而导致校正值不正常时，为了防止采用异常校正值的误动作，优选进行故障保护。

校正值是否在正常范围内，例如，能够通过判断在ECU1上搭载的电源IC的保证范围内是否包括该值而检测。例如，电源IC的精度为±5％时，如果校正值大于等于0.95并且小于等于1.05以下则判断为正常，超出该范围时判断为异常。另外，在此校正处理通过不校正值相乘进行。

进一步，在校正值的异常起因于副微计算机20的动作异常时，通过从主微计算机重新起动副微计算机20能够恢复。图7是说明副微计算机20的复位的故障保护处理的流程图。该流程是说明从ECU1的电源接入到通常处理的动作，在ECU1中电源接入时开始。主微计算机10，实行初始化处理(步骤S901)后，开始主循环(步骤S902)。在此，步骤S901所示的初始化处理也可以采用与图3～5所说明的处理相同的处理。

主循环开始(步骤902)后，主微计算机10从副微计算机20接收主微型机算机校正值2a(步骤903)，并判断接收的校正值是否在给定范围内(步骤S904)。其结果，如果接收的校正值超出给定范围(步骤S904，“否”)，那么主微计算机10复位副微计算机20，即再起动(步骤S905)，再次移动到步骤S904。

另一方面，如果接收的校正值在给定范围内(步骤S904，“是”)，那么主微计算机10将校正处理部12所采用的校正值更新为接收的值(步骤S906)，结束主循环(步骤S907)。该步骤S902～S907所示的主循环，在ECU1的电源切断之前，或者主微计算机10重新起动之前重复实行。

另外，作为其它的故障保护处理，在校正值的异常时也可以将预先给定的故障保护值作为校正值应用。该故障保护值是可以安全控制微计算机的值。图8说明在校正值的异常时应用故障保护值的处理的流程图。该流程说明从ECU1的电源接入时到通常处理的动作，在ECU1中电源接入时开始。主微型处理器10，实行初始化处理(步骤S1001)后，开始主循环(步骤S1002)。在此，在步骤S1001中所示的初始化处理也可以采用与图3～5所说明的处理相同的处理。

主循环开始(步骤S1002)后，主微计算机10接收来自副微计算机20的主微计算机校正值2a(步骤S1003)，判断已接收的校正值是否在给定范围内(步骤S1004)。结果，如果已接收的校正值超出给定范围(步骤S1004，“否”)，那么主微计算机10将校正处理部12所采用的校正值更新为故障保护值(步骤S1006)，结束主循环(步骤S1007)。

另一方面，如果接收的校正值在给定范围内(步骤S1004，“是”)，那么主微计算机10将校正处理部12所采用的校正值更新为接收的值(步骤S1005)，并结束主循环(步骤S1007)。该步骤S1002～S1007所示的主循环，在ECU1的电源切断之前，或者主微计算机10重新起动之前重复实行。

由此，在校正值异常时通过实行故障保护不会引起ECU1的动作异常，能够让其安全动作。还有，在图7以及图8的流程图中，对在通常动作时的校正值的异常检测进行说明，在初始化处理中通过同样的处理也能够检测校正值的异常，能够实行故障保护。

另外，在图8的流程图中以例子说明在主微计算机10中的处理，在副微计算机20中也同样判断从EEPROM2读出的校正值是否在给定范围内，在超出给定范围时采用故障保护值并能够实行校正处理。

如上所述，在本实施例1中，在DMA控制器中分别设置初始化用缓冲器和通常用缓冲器，由于在初始化处理时采用只包括校正值和校验码的初始化用缓冲器并进行对主微计算机10的校正值的发送，所以能够让主微计算机10的起动，进而让ECU1的起动高速化。

另外，在已发生校正值异常时，通过自动进行故障保护，没有引起ECU的动作异常，能够让其安全动作。

进一步，由于从等待来自副微计算机的校正值的接收结束进行在主微计算机中的应用程序层的初始化，所以能够不让主微计算机产生误动作而起动。

即，由于直到进行平台层的初始化为止不能进行DMA通信，所以如果对不进行平台层的初始化的微计算机进行DMA通信，那么很难进行已发送的数据是否已正常接收的判断，故不优选。为此，在以往的技术中，按照接收校正值侧的微计算机(在本实施方式中主微计算机)方比发送侧的微计算机(在本实施方式中副微计算机)更早结束平台层的初始化那样，在发送侧微计算机中进行需要时间的EEPROM的读出处理，先让接收侧微计算机起动并进行发送侧微计算机的起动指示。

然而，如果根据该以往的技术按照接收侧的微计算机方更早结束平台层的初始化那样设定，那么存在的危险是其后连续进行应用程序层的初始化在不接收校正值的状态进行。

为此，本实施例通过结束接收侧微计算机的平台层的初始化后，直到接收校正值为止不进行应用程序层的初始化，能够以DMA通信和应用程序层的初始化为基础正常进行。

在此，接收侧微计算机的平台层的初始化，即通过从接收侧微计算机指示发送侧微计算机的起动，最优化多个微计算机的起动时间，能够高速且安全起动。

实施例2

接着对本发明的实施例2进行说明。图9表示本发明的实施例2的电子控制装置(ECU)的概要构成图。在本实施方式2中所述的ECU3，在主微计算机30以及副微计算机40中分别设置SRAM32、42。校正处理部31、41将校正值存储在SRAM32、42中，随时读出并应用。其它的构成以及动作，由于与实施例1所示的ECU1相同，所以在相同的构成元件中采用相同的符号并省略其说明。

副微计算机40内部的校正处理部41将副微计算机校正值2b存储在SRAM42中。在此之后，在校正从输入处理部23输入的输入信号的值时，从SRAM42读出副微计算机校正值2b并应用。另外，校正处理部42将主微计算机校正值2a输出到DMA控制器24中。

同样，在主微计算机30内部的校正处理部31，将通过DMA控制器14接收的主微计算机校正值2a存储在SRAM32中。在此之后，在校正从输入处理部13所输入的输入信号的值时，从SRAM32读出主微计算机校正值2a并应用。

接着，对ECU3的起动时的处理进行说明。图10表示在ECU3的起动时的处理动作的流程图。如图所示的流程，在ECU3的电源接入时开始，主微计算机30、副微计算机40分别独立开始初始化处理。主微计算机30，首先初始化平台层(步骤S1101)，在此之后开始主微计算机校正值2a的接收等待(步骤S1102)。

如果主微计算机30接收到来自副微计算机40的主微计算机校正值2a(步骤S1103，“是”)，那么将已接收的主微计算机校正值2a保存在SRAM32中(步骤S1104)后，初始化应用程序层(步骤S1105)，并结束初始化处理。

另一方面，副微计算机40首先初始化平台层(步骤S1201)，在此之后，从EEPROM2读出主微计算机校正值2a以及副微计算机校正值2b(步骤S1202)。进一步，副微计算机40通过DMA控制器24将主微计算机校正值2a发送到主微计算机30中(步骤S1203)。此时，DMA控制器24，采用初始化用缓冲器24a。在此之后，副微计算机40将副微计算机校正值2b保存在SRAM42中(步骤S1204)，初始化应用程序层(步骤S1205)，并结束初始化处理。

接着，对ECU3的通常处理进行说明。对ECU3接入电源，起动主微计算机30以及副微计算机40后，主微计算机30从SRANM32读出主微计算机校正值2a并使用。另外，副微计算机40从SRAM42读出副微计算机校正值2b并使用。

图11表示该ECU3的通常处理动作。图11所示的流程说明从ECU3的电源接入时到通常处理的动作，在ECU3接入电源时开始。主微计算机30，实行初始化处理(步骤S1301后)，开始主循环(步骤S1302)。还有，在步骤S1301中所表示的初始化处理也可以采用图10中所说明的处理。

主循环开始(步骤S1302)后，主微计算机30从SRAM32读出主微计算机校正值2a并进行输入信号的校正处理(步骤S1303)，结束主循环(步骤S1304)。该步骤S1302～S1304中所示的主循环，在ECU3的电源切断之前，或者主微计算机30重新起动之前重复实行。

另一方面，副微计算机40实行初始化处理(步骤S1401)后，开始主循环(步骤S1402)。另外，在步骤S1401中所示的初始化处理也可以采用图10说明的处理。

主循环开始(步骤S1402)后，副微计算机40从SRAM42读出副微计算机校正值2b并进行输入信号的校正处理(步骤S1403)，结束主循环(步骤S1404)。该步骤S1402～S1404所示的主循环，在ECU3的电源切断之前，或者副微计算机40重新起动之前重复实行。

可是，在图11所示的流程中，在起动时随时读出在SRAM中所存储的校正值并使用，也可以在通常动作中副微计算机40从EEPROM2定期读出校正值并与在SRAM中存储的校正值比较，让按照判断在SRAM中存储的校正值中是否异常那样动作。

图12是在SRAM中存储校正值的同时从EEPROM定期读出校正值并更新SRAM的存储内容时对ECU3的通常处理进行说明的程序流程图。该流程说明从ECU3的电源接入时到通常处理的动作，在ECU3接入电源时开始。主微计算机30，实行初始化处理(步骤S1501)后，开始主循环(步骤S1502)。还有，步骤S1501所示的初始化处理也可以采用图10所说明的处理。

主循环开始(步骤S1502)后，主微计算机30从SRAM32读出主微计算机校正值2a(步骤S1503)。在此之后，主微计算机30接收来自副微计算机40的主微计算机校正值2a(步骤S1504)，判断从SRAM32读出的校正值和从副微计算机40接收的校正值是否一致(步骤S1505)。

如果从SRAM32读出的校正值和从副微计算机40接收的校正值不一致(步骤S1505，“否”)，主微计算机30将从副微计算机40接收的校正值写入并更新到SRAM32中(步骤S1506)。

在SRAM32的更新(步骤S1506)后，或者从SRAM32读出的校正值和从副微计算机40接收的校正值一致时(步骤S1505，“是”)，主微计算机30结束主循环(步骤S1507)。该步骤S1502～S1507所示的主循环，在ECU3的电源切断之前，或者主微计算机30重新起动之前重复实行。

另一方面，副微计算机40，实行初始化处理(步骤S1601)后，开始主循环(步骤S1602)。还有，步骤S1601所示的初始化处理也可以采用图10说明的处理。

主循环开始(步骤S1602)后，副微计算机40从SRAM42读出副微计算机校正值2b(步骤S1603)。在此之后，副微计算机40从EEPROM2读出主微计算机校正值2a以及副微计算机校正值2b(步骤S1604)，将主微计算机校正值2a发送到主微计算机30中(步骤S1605)。进一步，副微计算机40判断从SRAM42读出的副微计算机校正值2b和从EEPROM2读出的副微计算机校正值2b是否一致(步骤S1606)。

从SRAM42读出的副微计算机校正值2b和从EEPROM2读出的副微计算机校正值2b不一致时(步骤S1606，“否”)，副微计算机40将从EERROM2读出的校正值写入到SRAM42中并更新(步骤S1607)。

在SRAM42的更新(步骤S1607)后，或者从SRAM42读出的校正值和从EEPROM2读出的校正值一致时(步骤S1606，“是”)，副微计算机40结束主循环(步骤S1608)。该步骤S1602～S1608所示的主循环，在ECU3的电源切断之前，或者副微计算机40重新起动之前重复实行。

如上所述，在本实施例2中，通过让主微计算机校正值2a和副微计算机校正值2b分别存储在SRAM32、42中，随时读出并应用，能够抑制在校正值中的异常发生，能够让主微计算机30以及副微计算机40正确动作。

进一步，通过从EEPROM2定期读出的校正值与在SRAM中存储的值进行比较，也能在SRAM中存储的校正值中发生异常时自动修正，能够进行采用正常校正值的校正处理。

还有，在本实施例2中也能够实行与实施例1相同的故障保护处理，能够进一步提高在ECU3的动作中的安全性。

实施例3

在上述的实施例1、2中，只对ECU包括两个微计算机的构成进行说明，本发明的实施并不限于此，能够在ECU内设定希望个数的微计算机。

另外，上述的实施例1、2中，只将EEPROM连接在副微计算机上，在副微计算机中担负从EEPROM读出校正值和向主微计算机发送的任务，例如也可以采用将EEPROM连接在主微计算机上并将校正值读出，主微计算机将校正值发送到副微计算机中的构成。

图13表示作为本发明的实施例3的电子控制装置(ECU)的概要构成图。在实施例3中的ECU4，其内部包括主微计算机50、副微计算机60、70、80以及EEPROM5。

主微计算机50是采用在输入端子T51～T54中输入的模拟信号实行运算处理的处理单元，副微计算机60是采用在输入端子T61～T63中输入的模拟信号实行运算处理的处理单元。同样，副微计算机70、80是分别采用在输入端子T71～T73、输入端子T81～T83中输入的模拟信号实行运算处理的处理单元。

EEPROM5存储：主微计算机50在输入信号的校正中采用的主微计算机校正值5a、副微计算机60在输入信号的校正中采用的副微计算机校正值5b、副微计算机70在输入信号的校正中采用的副微计算机校正值5c、副微计算机80在输入信号的校正中采用的副微计算机校正值5d。

另外，主微计算机50包括DMA控制器51，副微计算机60、70、80在其内部分别包括DMA控制器61、71、81。由于主微计算机50以及副微计算机60、70、80的其它的内部构成和动作与实施例1、2相同，所以在此省略图示以及说明。

主微计算机50从EEPROM5读出主微计算机校正值5a、副微计算机校正值5b～5d。在此之后，应用主微计算机校正值5a并进行输入信号的校正，同时通过DMA控制器51分别向副微计算机60～80发送副微计算机校正值5b～5d。

副微计算机60，应用通过DMA控制器61接收的副微计算机校正值5b并进行输入信号的校正。同样，副微计算机70、80，分别应用通过DMA控制器71、81接收的副微计算机校正值5c、5d并进行输入信号的校正。

这样即使在ECU的内部搭载3个以上的微计算机时或者主微计算机进行校正值的读出和向其它的微计算机的发送，也与实施例1、2相同能够高速化起动并能够正确且安全让其动作。

还有，在以上实施例1～3中，例中只说明输入信号的模拟电压的校正，当然在输出信号的校正中也能得到同样的效果。

产业上的利用可能性

如上，本发明所述的电子控制装置，在包括多个微计算机的ECU中有用，特别适用于用简易的构成高速化起动，需要正确且安全的动作的ECU中。

Claims (15)

1、一种电子控制装置，包括多个运算处理单元，将由所述多个运算处理单元的每一个在输入输出信号的校正中所使用的校正值，由所述多个运算处理单元的任一个从存储单元读出并发送到其它运算处理单元，其特征在于，

所述多个运算处理单元的每一个，包括进行所述校正值的发送接收的通信单元；

所述通信单元，包括在所述多个运算处理单元的起动时使用的起动用缓冲器、和在所述多个运算处理单元的起动后使用的通常处理用缓冲器。

2、根据权利要求1所述的电子控制装置，其特征在于，从所述存储单元读出校正值的运算处理单元，对其它运算处理单元所包括的通信单元进行起动。

3、根据权利要求1所述的电子控制装置，其特征在于，从所述存储单元读出校正值的运算处理单元所包括的通信单元，由其它运算处理单元起动。

4、根据权利要求1所述的电子控制装置，其特征在于，从所述存储单元读出校正值的运算处理单元，从所述存储单元定期读出校正值并发送到其它运算处理单元，该其它运算处理单元使用接收到的校正值进行所述输入输出信号的校正。

5、根据权利要求1所述的电子控制装置，其特征在于，所述多个运算处理单元中的至少一个，在接收到的校正值超出给定范围时重新起动从所述存储单元读出校正值的运算处理单元。

6、根据权利要求1所述的电子控制装置，其特征在于，所述多个运算处理单元，在从所述存储单元读出的校正值、或者通过通信单元接收到的校正值超出给定范围时，采用预先给定的其它校正值进行所述输入输出信号的校正。

7、根据权利要求1所述的电子控制装置，其特征在于，所述多个运算处理单元，进一步包括保持从所述存储单元读出的校正值、或者通过通信单元接收到的校正值的校正值保持单元，在起动时使用在所述校正值保持单元中所保持的校正值进行所述输入输出信号的校正。

8、根据权利要求1所述的电子控制装置，其特征在于，从所述多个存储单元读出校正值的运算处理单元，从所述存储单元定期读出校正值并发送到其它运算处理单元；该其它运算处理单元，在接收到的校正值与在所述校正值保持单元中所保持的校正值不同时，用接收到的校正值更新所述校正值保持单元所保持的校正值。

9、一种电子控制装置，包括在起动时进行平台层以及应用程序层的初始化的多个运算处理单元、设置在所述多个运算处理单元的任一个中并且存储所述多个运算处理单元的每一个在所述应用程序层的初始化时所使用的输入输出信号的校正值的存储单元，其特征在于，

所述多个运算处理单元中设置了所述存储单元的运算处理单元，在进行平台层的初始化处理以及从所述存储单元读出校正值的处理后，对其它运算处理单元发送所读出的校正值；

所述多个运算处理单元中没有设置所述存储单元的运算处理单元，实行平台层的初始化，在待机直到接收到所述校正值后实行应用程序层的初始化处理。

10、根据权利要求9所述的电子控制装置，其特征在于，没有设置所述存储单元的运算处理单元比设置了所述存储单元的运算处理单元先起动，对设置了所述存储单元的运算处理单元发出起动指示。

11、根据权利要求9所述的电子控制装置，其特征在于，从所述存储单元读出校正值的运算处理单元，从所述存储单元定期读出校正值并发送到其它运算处理单元，该其它运算处理单元使用接收到的校正值进行所述输入输出信号的校正。

12、根据权利要求9所述的电子控制装置，其特征在于，所述多个运算处理单元中的至少一个，在接收到的校正值超出给定范围时重新起动从所述存储单元读出校正值的运算处理单元。

13、根据权利要求9所述的电子控制装置，其特征在于，所述多个运算处理单元，在从所述存储单元读出的校正值、或者通过通信单元接收到的校正值超出给定范围时，采用预先给定的其它校正值进行所述输入输出信号的校正。

14、根据权利要求9所述的电子控制装置，其特征在于，所述多个运算处理单元，进一步包括保持从所述存储单元读出的校正值、或者通过通信单元接收到的校正值的校正值保持单元，在起动时使用在所述校正值保持单元中所保持的校正值进行所述输入输出信号的校正。

15、根据权利要求9所述的电子控制装置，其特征在于，从所述多个存储单元读出校正值的运算处理单元，从所述存储单元定期读出校正值并发送到其它运算处理单元；该其它运算处理单元，在接收到的校正值与在所述校正值保持单元中所保持的校正值不同时，用接收到的校正值更新所述校正值保持单元所保持的校正值。

Images