JP2002099517A - スレーブマイクロコンピュータの起動方法およびマイクロコンピュータ装置 - Google Patents
スレーブマイクロコンピュータの起動方法およびマイクロコンピュータ装置Info
- Publication number
- JP2002099517A JP2002099517A JP2000289656A JP2000289656A JP2002099517A JP 2002099517 A JP2002099517 A JP 2002099517A JP 2000289656 A JP2000289656 A JP 2000289656A JP 2000289656 A JP2000289656 A JP 2000289656A JP 2002099517 A JP2002099517 A JP 2002099517A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- slave
- slave microcomputer
- master
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Microcomputers (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 従来必要であったスレーブマイクロコンピュ
ータ側での外付けＲＯＭを不要とし、製品に用いるＬＳ
Ｉチップ数を削減して、システム基板の実装面積を縮小
し、機器のコストアップを抑えることができるスレーブ
マイクロコンピュータの起動方法およびマイクロコンピ
ュータ装置を提供する。 【解決手段】 スレーブマイクロコンピュータ２００側
に、その内蔵ＲＯＭ７のプログラムにより、スレーブマ
イクロコンピュータ２００が処理実行するためのプログ
ラムデータをマスターマイクロコンピュータ１００から
転送する動作モードを設けたことにより、その動作モー
ドに基づいて、マスターマイクロコンピュータ１００側
から転送されたスレーブマイクロコンピュータ２００の
処理実行用プログラムを、スレーブマイクロコンピュー
タ２００のモード０のリセット解除時にプログラムの開
始アドレスに配置された外付けＲＡＭ８に格納し、その
プログラムによりスレーブマイクロコンピュータ２００
が処理実行を開始する。
ータ側での外付けＲＯＭを不要とし、製品に用いるＬＳ
Ｉチップ数を削減して、システム基板の実装面積を縮小
し、機器のコストアップを抑えることができるスレーブ
マイクロコンピュータの起動方法およびマイクロコンピ
ュータ装置を提供する。 【解決手段】 スレーブマイクロコンピュータ２００側
に、その内蔵ＲＯＭ７のプログラムにより、スレーブマ
イクロコンピュータ２００が処理実行するためのプログ
ラムデータをマスターマイクロコンピュータ１００から
転送する動作モードを設けたことにより、その動作モー
ドに基づいて、マスターマイクロコンピュータ１００側
から転送されたスレーブマイクロコンピュータ２００の
処理実行用プログラムを、スレーブマイクロコンピュー
タ２００のモード０のリセット解除時にプログラムの開
始アドレスに配置された外付けＲＡＭ８に格納し、その
プログラムによりスレーブマイクロコンピュータ２００
が処理実行を開始する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータシステムにおいて、マスターマイクロコンピュータ
の汎用ポートを通じて、スレーブマイクロコンピュータ
による処理実行の起動を制御するスレーブマイクロコン
ピュータの起動方法およびマイクロコンピュータ装置に
関するものである。
ータシステムにおいて、マスターマイクロコンピュータ
の汎用ポートを通じて、スレーブマイクロコンピュータ
による処理実行の起動を制御するスレーブマイクロコン
ピュータの起動方法およびマイクロコンピュータ装置に
関するものである。
【０００２】
【従来の技術】近年、マスターマイクロコンピュータお
よびスレーブマイクロコンピュータのように、複数のマ
イクロコンピュータを用い、それらのマイクロコンピュ
ータ間で連携処理するように構築されたマイクロコンピ
ュータシステムにおいて、マスターマイクロコンピュー
タの汎用ポートを通じて、スレーブマイクロコンピュー
タによる処理実行の起動を制御するスレーブマイクロコ
ンピュータの起動方法がよく利用されるようになってき
ている。
よびスレーブマイクロコンピュータのように、複数のマ
イクロコンピュータを用い、それらのマイクロコンピュ
ータ間で連携処理するように構築されたマイクロコンピ
ュータシステムにおいて、マスターマイクロコンピュー
タの汎用ポートを通じて、スレーブマイクロコンピュー
タによる処理実行の起動を制御するスレーブマイクロコ
ンピュータの起動方法がよく利用されるようになってき
ている。
【０００３】以上のような従来のスレーブマイクロコン
ピュータ（以下、マイクロコンピュータをマイコンと略
す）の起動方法について、以下に説明する。図２は従来
のスレーブマイコンの起動方法を用いたマイコンシステ
ムの構成を示すブロック図である。図２において、１は
マスターマイコン１０１のＣＰＵ、２はマスターマイコ
ン１０１に接続されたＲＯＭ、３はマスターマイコン１
０１に接続されたＲＡＭ、４はマスターマイコン１０１
から外部に引き出されたアドレスバス、５はマスターマ
イコン１０１から引き出されたデータバス、６はスレー
ブマイコン２０１のＣＰＵ、９はスレーブマイコン２０
１から引き出されたアドレスバス、１０はスレーブマイ
コン２０１から引き出されたデータバス、１１はスレー
ブマイコン２０１の外部チップセレクト（以下、チップ
セレクトをＣＳと略す）制御回路、１２はスレーブマイ
コン２０１に接続されＣＳ制御回路１１からのＣＳ１信
号によってアドレス空間が制御された外付けＲＯＭ、１
３はスレーブマイコン２０１に接続されＣＳ制御回路１
１からのＣＳ２信号によってアドレス空間が制御された
ＲＡＭである。
ピュータ（以下、マイクロコンピュータをマイコンと略
す）の起動方法について、以下に説明する。図２は従来
のスレーブマイコンの起動方法を用いたマイコンシステ
ムの構成を示すブロック図である。図２において、１は
マスターマイコン１０１のＣＰＵ、２はマスターマイコ
ン１０１に接続されたＲＯＭ、３はマスターマイコン１
０１に接続されたＲＡＭ、４はマスターマイコン１０１
から外部に引き出されたアドレスバス、５はマスターマ
イコン１０１から引き出されたデータバス、６はスレー
ブマイコン２０１のＣＰＵ、９はスレーブマイコン２０
１から引き出されたアドレスバス、１０はスレーブマイ
コン２０１から引き出されたデータバス、１１はスレー
ブマイコン２０１の外部チップセレクト（以下、チップ
セレクトをＣＳと略す）制御回路、１２はスレーブマイ
コン２０１に接続されＣＳ制御回路１１からのＣＳ１信
号によってアドレス空間が制御された外付けＲＯＭ、１
３はスレーブマイコン２０１に接続されＣＳ制御回路１
１からのＣＳ２信号によってアドレス空間が制御された
ＲＡＭである。
【０００４】また、スレーブマイコン２０１は、マスタ
ーマイコン１０１の汎用ポートからの出力信号により、
リセットとそのリセット解除が行われて起動制御が可能
なように構成されている。
ーマイコン１０１の汎用ポートからの出力信号により、
リセットとそのリセット解除が行われて起動制御が可能
なように構成されている。
【０００５】以上のように構成されたマイコンシステム
について、その処理実行の起動動作を以下に説明する。
マスターマイコン１０１は、そのリセット解除後に、Ｃ
ＰＵ１により、その処理実行用プログラムデータをＲＯ
Ｍ２から取り出して処理実行する。そのようなプログラ
ムデータに従うＣＰＵ１の処理実行により、マスターマ
イコン１０１は、スレーブマイコン２０１のリセットに
接続したポートを制御することによって、スレーブマイ
コン２０１のリセット処理とそのリセットの解除処理と
を行う。
について、その処理実行の起動動作を以下に説明する。
マスターマイコン１０１は、そのリセット解除後に、Ｃ
ＰＵ１により、その処理実行用プログラムデータをＲＯ
Ｍ２から取り出して処理実行する。そのようなプログラ
ムデータに従うＣＰＵ１の処理実行により、マスターマ
イコン１０１は、スレーブマイコン２０１のリセットに
接続したポートを制御することによって、スレーブマイ
コン２０１のリセット処理とそのリセットの解除処理と
を行う。
【０００６】一方、スレーブマイコン２０１は、マスタ
ーマイコン１０１からの制御によるリセット解除後、Ｃ
ＰＵ６により、プログラムデータを外付けＲＯＭ１２か
ら取り出し、そのプログラムデータに従って処理実行す
る。必要ならば、ＣＰＵ６は、外付けＲＡＭ１３に対し
て、演算処理のためのデータや、その演算処理の結果得
られたデータ等の格納と読み出しを行う。
ーマイコン１０１からの制御によるリセット解除後、Ｃ
ＰＵ６により、プログラムデータを外付けＲＯＭ１２か
ら取り出し、そのプログラムデータに従って処理実行す
る。必要ならば、ＣＰＵ６は、外付けＲＡＭ１３に対し
て、演算処理のためのデータや、その演算処理の結果得
られたデータ等の格納と読み出しを行う。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うに、例えば２つのマイコンで構成される従来のマイコ
ンシステムでは、このシステムの制御動作のために、マ
スターマイコン１０１とスレーブマイコン２０１の両方
に対して、それぞれ外部に、リセット解除後に最初に読
み出しを行うプログラムデータを格納したＲＯＭ２、１
２が必要であった。
うに、例えば２つのマイコンで構成される従来のマイコ
ンシステムでは、このシステムの制御動作のために、マ
スターマイコン１０１とスレーブマイコン２０１の両方
に対して、それぞれ外部に、リセット解除後に最初に読
み出しを行うプログラムデータを格納したＲＯＭ２、１
２が必要であった。
【０００８】マスターマイコン１０１のシステムが既存
の場合に、機能付加のためにスレーブマイコンを付加す
るためには、スレーブマイコン２０１に加え、スレーブ
マイコン２０１用の外付けＲＯＭ１２と外付けＲＡＭ１
３を、それぞれ新たに加えなければならない。
の場合に、機能付加のためにスレーブマイコンを付加す
るためには、スレーブマイコン２０１に加え、スレーブ
マイコン２０１用の外付けＲＯＭ１２と外付けＲＡＭ１
３を、それぞれ新たに加えなければならない。
【０００９】最近は、大容量のＲＡＭを使用して大規模
なデータの変換処理をスレーブマイコン２０１に行わせ
るシステムが増えており、特に、スレーブマイコン２０
１に内蔵した小容量のＲＯＭとＲＡＭでプログラムの量
が収まらない場合は、外部にＲＯＭとＲＡＭが必要とな
り、製品に用いるＬＳＩチップ数が多くなり、部品点数
の増加とシステム基板の実装面積増加による機器のコス
トアップが大きなデメリットになっているという問題点
を有していた。
なデータの変換処理をスレーブマイコン２０１に行わせ
るシステムが増えており、特に、スレーブマイコン２０
１に内蔵した小容量のＲＯＭとＲＡＭでプログラムの量
が収まらない場合は、外部にＲＯＭとＲＡＭが必要とな
り、製品に用いるＬＳＩチップ数が多くなり、部品点数
の増加とシステム基板の実装面積増加による機器のコス
トアップが大きなデメリットになっているという問題点
を有していた。
【００１０】本発明は、上記従来の問題点を解決するも
ので、スレーブマイクロコンピュータが処理実行するた
めのプログラムデータを格納するために従来必要であっ
たスレーブマイクロコンピュータ側での外付けＲＯＭを
不要とし、製品に用いるＬＳＩチップ数を削減して、シ
ステム基板の実装面積を縮小し、機器のコストアップを
抑えることができるスレーブマイクロコンピュータの起
動方法を提供する。
ので、スレーブマイクロコンピュータが処理実行するた
めのプログラムデータを格納するために従来必要であっ
たスレーブマイクロコンピュータ側での外付けＲＯＭを
不要とし、製品に用いるＬＳＩチップ数を削減して、シ
ステム基板の実装面積を縮小し、機器のコストアップを
抑えることができるスレーブマイクロコンピュータの起
動方法を提供する。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
めに本発明のスレーブマイクロコンピュータの起動方法
は、マスターマイクロコンピュータの汎用ポートを通じ
てスレーブマイクロコンピュータのリセットとそのリセ
ット解除が制御されるマイクロコンピュータシステムに
おいて、前記スレーブマイクロコンピュータのＣＰＵが
管理する同一のアドレス空間に、前記スレーブマイクロ
コンピュータ側の内蔵ＲＯＭ及び外部ＲＡＭ及びＩ／Ｏ
が配置される動作モード１にして、前記スレーブマイク
ロコンピュータのＣＰＵによる前記内蔵ＲＯＭ内のプロ
グラムの実行により、前記マスターマイクロコンピュー
タから前記スレーブマイクロコンピュータの処理実行用
プログラムデータを、前記汎用ポートとは別経路で前記
外部ＲＡＭにシリアル転送して格納し、その後、前記ス
レーブマイクロコンピュータのＣＰＵが管理する同一の
アドレス空間に、前記スレーブマイクロコンピュータ側
の外部ＲＡＭ及びＩ／Ｏが配置される動作モード０に切
り替えて、前記マスターマイクロコンピュータから汎用
ポートを通じて、前記スレーブマイクロコンピュータの
ＣＰＵにより、前記外部ＲＡＭ内の処理実行用プログラ
ムを、リセットスタートする方法としたことを特徴とす
る。
めに本発明のスレーブマイクロコンピュータの起動方法
は、マスターマイクロコンピュータの汎用ポートを通じ
てスレーブマイクロコンピュータのリセットとそのリセ
ット解除が制御されるマイクロコンピュータシステムに
おいて、前記スレーブマイクロコンピュータのＣＰＵが
管理する同一のアドレス空間に、前記スレーブマイクロ
コンピュータ側の内蔵ＲＯＭ及び外部ＲＡＭ及びＩ／Ｏ
が配置される動作モード１にして、前記スレーブマイク
ロコンピュータのＣＰＵによる前記内蔵ＲＯＭ内のプロ
グラムの実行により、前記マスターマイクロコンピュー
タから前記スレーブマイクロコンピュータの処理実行用
プログラムデータを、前記汎用ポートとは別経路で前記
外部ＲＡＭにシリアル転送して格納し、その後、前記ス
レーブマイクロコンピュータのＣＰＵが管理する同一の
アドレス空間に、前記スレーブマイクロコンピュータ側
の外部ＲＡＭ及びＩ／Ｏが配置される動作モード０に切
り替えて、前記マスターマイクロコンピュータから汎用
ポートを通じて、前記スレーブマイクロコンピュータの
ＣＰＵにより、前記外部ＲＡＭ内の処理実行用プログラ
ムを、リセットスタートする方法としたことを特徴とす
る。
【００１２】また、本発明のマイクロコンピュータ装置
は、マスターマイクロコンピュータの汎用ポートを通じ
てスレーブマイクロコンピュータのリセットとそのリセ
ット解除が制御されるマイクロコンピュータ装置におい
て、前記スレーブマイクロコンピュータを、そのＣＰＵ
が管理する同一のアドレス空間に、前記スレーブマイク
ロコンピュータ側の内蔵ＲＯＭ及び外部ＲＡＭ及びＩ／
Ｏが配置される動作モード１と、前記同一のアドレス空
間に、前記スレーブマイクロコンピュータ側の外部ＲＡ
Ｍ及びＩ／Ｏが配置される動作モード０とに基づいて、
処理動作を切り替え、前記動作モード１のときには、前
記ＣＰＵにより前記内蔵ＲＯＭ内のプログラムを実行し
て、前記マスターマイクロコンピュータから処理実行用
プログラムデータを、前記汎用ポートとは別経路で前記
外部ＲＡＭにシリアル転送して格納し、前記動作モード
０のときには、前記マスターマイクロコンピュータから
汎用ポートを通じて、前記ＣＰＵにより、前記外部ＲＡ
Ｍ内の処理実行用プログラムを、リセットスタートして
起動するよう構成したことを特徴とする。
は、マスターマイクロコンピュータの汎用ポートを通じ
てスレーブマイクロコンピュータのリセットとそのリセ
ット解除が制御されるマイクロコンピュータ装置におい
て、前記スレーブマイクロコンピュータを、そのＣＰＵ
が管理する同一のアドレス空間に、前記スレーブマイク
ロコンピュータ側の内蔵ＲＯＭ及び外部ＲＡＭ及びＩ／
Ｏが配置される動作モード１と、前記同一のアドレス空
間に、前記スレーブマイクロコンピュータ側の外部ＲＡ
Ｍ及びＩ／Ｏが配置される動作モード０とに基づいて、
処理動作を切り替え、前記動作モード１のときには、前
記ＣＰＵにより前記内蔵ＲＯＭ内のプログラムを実行し
て、前記マスターマイクロコンピュータから処理実行用
プログラムデータを、前記汎用ポートとは別経路で前記
外部ＲＡＭにシリアル転送して格納し、前記動作モード
０のときには、前記マスターマイクロコンピュータから
汎用ポートを通じて、前記ＣＰＵにより、前記外部ＲＡ
Ｍ内の処理実行用プログラムを、リセットスタートして
起動するよう構成したことを特徴とする。
【００１３】以上により、スレーブマイクロコンピュー
タ側に、その内蔵ＲＯＭのプログラムにより、スレーブ
マイクロコンピュータが処理実行するためのプログラム
データをマスターマイクロコンピュータから転送する動
作モードを設けたことにより、その動作モードに基づい
て、マスターマイクロコンピュータ側から転送されたス
レーブマイクロコンピュータの処理実行用プログラム
を、スレーブマイクロコンピュータのモード０のリセッ
ト解除時にプログラムの開始アドレスに配置された外付
けＲＡＭに格納し、そのプログラムによりスレーブマイ
クロコンピュータが処理実行を開始することができる。
タ側に、その内蔵ＲＯＭのプログラムにより、スレーブ
マイクロコンピュータが処理実行するためのプログラム
データをマスターマイクロコンピュータから転送する動
作モードを設けたことにより、その動作モードに基づい
て、マスターマイクロコンピュータ側から転送されたス
レーブマイクロコンピュータの処理実行用プログラム
を、スレーブマイクロコンピュータのモード０のリセッ
ト解除時にプログラムの開始アドレスに配置された外付
けＲＡＭに格納し、そのプログラムによりスレーブマイ
クロコンピュータが処理実行を開始することができる。
【００１４】
【発明の実施の形態】本発明の請求項１に記載のスレー
ブマイクロコンピュータの起動方法は、マスターマイク
ロコンピュータの汎用ポートを通じてスレーブマイクロ
コンピュータのリセットとそのリセット解除が制御され
るマイクロコンピュータシステムにおいて、前記リセッ
ト解除時に、マスターマイクロコンピュータが管理する
アドレス空間に配置されたマイクロコンピュータ処理実
行用のプログラムデータを、スレーブマイクロコンピュ
ータが管理するアドレス空間に配置されたＲＡＭにロー
ドし、前記スレーブマイクロコンピュータは、前記汎用
ポートを通じた前記マスターマイクロコンピュータから
の再リセット解除時に、前記ＲＡＭにロードしたプログ
ラムデータを前記スレーブマイクロコンピュータの処理
実行用プログラムデータとして使用し、その処理実行を
起動する方法とする。
ブマイクロコンピュータの起動方法は、マスターマイク
ロコンピュータの汎用ポートを通じてスレーブマイクロ
コンピュータのリセットとそのリセット解除が制御され
るマイクロコンピュータシステムにおいて、前記リセッ
ト解除時に、マスターマイクロコンピュータが管理する
アドレス空間に配置されたマイクロコンピュータ処理実
行用のプログラムデータを、スレーブマイクロコンピュ
ータが管理するアドレス空間に配置されたＲＡＭにロー
ドし、前記スレーブマイクロコンピュータは、前記汎用
ポートを通じた前記マスターマイクロコンピュータから
の再リセット解除時に、前記ＲＡＭにロードしたプログ
ラムデータを前記スレーブマイクロコンピュータの処理
実行用プログラムデータとして使用し、その処理実行を
起動する方法とする。
【００１５】請求項２に記載のスレーブマイクロコンピ
ュータの起動方法は、マスターマイクロコンピュータの
汎用ポートを通じてスレーブマイクロコンピュータのリ
セットとそのリセット解除が制御されるマイクロコンピ
ュータシステムにおいて、前記スレーブマイクロコンピ
ュータのＣＰＵが管理する同一のアドレス空間に、前記
スレーブマイクロコンピュータ側の内蔵ＲＯＭ及び外部
ＲＡＭ及びＩ／Ｏが配置される動作モード１にして、前
記スレーブマイクロコンピュータのＣＰＵによる前記内
蔵ＲＯＭ内のプログラムの実行により、前記マスターマ
イクロコンピュータから前記スレーブマイクロコンピュ
ータの処理実行用プログラムデータを、前記汎用ポート
とは別経路で前記外部ＲＡＭにシリアル転送して格納
し、その後、前記スレーブマイクロコンピュータのＣＰ
Ｕが管理する同一のアドレス空間に、前記スレーブマイ
クロコンピュータ側の外部ＲＡＭ及びＩ／Ｏが配置され
る動作モード０に切り替えて、前記マスターマイクロコ
ンピュータから汎用ポートを通じて、前記スレーブマイ
クロコンピュータのＣＰＵにより、前記外部ＲＡＭ内の
処理実行用プログラムを、リセットスタートする方法と
する。
ュータの起動方法は、マスターマイクロコンピュータの
汎用ポートを通じてスレーブマイクロコンピュータのリ
セットとそのリセット解除が制御されるマイクロコンピ
ュータシステムにおいて、前記スレーブマイクロコンピ
ュータのＣＰＵが管理する同一のアドレス空間に、前記
スレーブマイクロコンピュータ側の内蔵ＲＯＭ及び外部
ＲＡＭ及びＩ／Ｏが配置される動作モード１にして、前
記スレーブマイクロコンピュータのＣＰＵによる前記内
蔵ＲＯＭ内のプログラムの実行により、前記マスターマ
イクロコンピュータから前記スレーブマイクロコンピュ
ータの処理実行用プログラムデータを、前記汎用ポート
とは別経路で前記外部ＲＡＭにシリアル転送して格納
し、その後、前記スレーブマイクロコンピュータのＣＰ
Ｕが管理する同一のアドレス空間に、前記スレーブマイ
クロコンピュータ側の外部ＲＡＭ及びＩ／Ｏが配置され
る動作モード０に切り替えて、前記マスターマイクロコ
ンピュータから汎用ポートを通じて、前記スレーブマイ
クロコンピュータのＣＰＵにより、前記外部ＲＡＭ内の
処理実行用プログラムを、リセットスタートする方法と
する。
【００１６】請求項３に記載のマイクロコンピュータ装
置は、マスターマイクロコンピュータの汎用ポートを通
じてスレーブマイクロコンピュータのリセットとそのリ
セット解除が制御されるマイクロコンピュータ装置にお
いて、前記スレーブマイクロコンピュータを、そのＣＰ
Ｕが管理する同一のアドレス空間に、前記スレーブマイ
クロコンピュータ側の内蔵ＲＯＭ及び外部ＲＡＭ及びＩ
／Ｏが配置される動作モード１と、前記同一のアドレス
空間に、前記スレーブマイクロコンピュータ側の外部Ｒ
ＡＭ及びＩ／Ｏが配置される動作モード０とに基づい
て、処理動作を切り替え、前記動作モード１のときに
は、前記ＣＰＵにより前記内蔵ＲＯＭ内のプログラムを
実行して、前記マスターマイクロコンピュータから処理
実行用プログラムデータを、前記汎用ポートとは別経路
で前記外部ＲＡＭにシリアル転送して格納し、前記動作
モード０のときには、前記マスターマイクロコンピュー
タから汎用ポートを通じて、前記ＣＰＵにより、前記外
部ＲＡＭ内の処理実行用プログラムを、リセットスター
トして起動するよう構成する。
置は、マスターマイクロコンピュータの汎用ポートを通
じてスレーブマイクロコンピュータのリセットとそのリ
セット解除が制御されるマイクロコンピュータ装置にお
いて、前記スレーブマイクロコンピュータを、そのＣＰ
Ｕが管理する同一のアドレス空間に、前記スレーブマイ
クロコンピュータ側の内蔵ＲＯＭ及び外部ＲＡＭ及びＩ
／Ｏが配置される動作モード１と、前記同一のアドレス
空間に、前記スレーブマイクロコンピュータ側の外部Ｒ
ＡＭ及びＩ／Ｏが配置される動作モード０とに基づい
て、処理動作を切り替え、前記動作モード１のときに
は、前記ＣＰＵにより前記内蔵ＲＯＭ内のプログラムを
実行して、前記マスターマイクロコンピュータから処理
実行用プログラムデータを、前記汎用ポートとは別経路
で前記外部ＲＡＭにシリアル転送して格納し、前記動作
モード０のときには、前記マスターマイクロコンピュー
タから汎用ポートを通じて、前記ＣＰＵにより、前記外
部ＲＡＭ内の処理実行用プログラムを、リセットスター
トして起動するよう構成する。
【００１７】これらの方法および構成によると、スレー
ブマイクロコンピュータ側に、その内蔵ＲＯＭのプログ
ラムにより、スレーブマイクロコンピュータが処理実行
するためのプログラムデータをマスターマイクロコンピ
ュータから転送する動作モードを設けたことにより、そ
の動作モードに基づいて、マスターマイクロコンピュー
タ側から転送されたスレーブマイクロコンピュータの処
理実行用プログラムを、スレーブマイクロコンピュータ
のモード０のリセット解除時にプログラムの開始アドレ
スに配置された外付けＲＡＭに格納し、そのプログラム
によりスレーブマイクロコンピュータが処理実行を開始
する。
ブマイクロコンピュータ側に、その内蔵ＲＯＭのプログ
ラムにより、スレーブマイクロコンピュータが処理実行
するためのプログラムデータをマスターマイクロコンピ
ュータから転送する動作モードを設けたことにより、そ
の動作モードに基づいて、マスターマイクロコンピュー
タ側から転送されたスレーブマイクロコンピュータの処
理実行用プログラムを、スレーブマイクロコンピュータ
のモード０のリセット解除時にプログラムの開始アドレ
スに配置された外付けＲＡＭに格納し、そのプログラム
によりスレーブマイクロコンピュータが処理実行を開始
する。
【００１８】以下、本発明の一実施の形態を示すスレー
ブマイクロコンピュータの起動方法およびマイクロコン
ピュータ装置について、図面を参照しながら具体的に説
明する。
ブマイクロコンピュータの起動方法およびマイクロコン
ピュータ装置について、図面を参照しながら具体的に説
明する。
【００１９】図１は本実施の形態のスレーブマイコンの
起動方法を用いたマイコンシステムの構成を示すブロッ
ク図である。図１において、１〜５、６、９、１０は従
来と同一のものであるが、従来の構成にあったスレーブ
マイコン２０１側の外付けＲＯＭ１２は含まれない。ま
た、従来の構成にあった外付けＲＡＭ１３と本実施の形
態のスレーブマイコン２００側の外付けＲＡＭ８とは、
構造的には同じ構成であり、従来ではＣＳ２が入力され
ていたが、本実施の形態では、動作モード０（処理プロ
グラム実行用）時のリセット解除時に処理実行を開始す
る当該プログラムの先頭アドレスを指示する信号ＣＳ１
（従来の構成で外付けＲＯＭ１２に入力されていたＣＳ
と同一の信号）が、外部ＣＳ制御回路１１からの制御信
号として入力されるように、マイコンシステムを構成す
る。
起動方法を用いたマイコンシステムの構成を示すブロッ
ク図である。図１において、１〜５、６、９、１０は従
来と同一のものであるが、従来の構成にあったスレーブ
マイコン２０１側の外付けＲＯＭ１２は含まれない。ま
た、従来の構成にあった外付けＲＡＭ１３と本実施の形
態のスレーブマイコン２００側の外付けＲＡＭ８とは、
構造的には同じ構成であり、従来ではＣＳ２が入力され
ていたが、本実施の形態では、動作モード０（処理プロ
グラム実行用）時のリセット解除時に処理実行を開始す
る当該プログラムの先頭アドレスを指示する信号ＣＳ１
（従来の構成で外付けＲＯＭ１２に入力されていたＣＳ
と同一の信号）が、外部ＣＳ制御回路１１からの制御信
号として入力されるように、マイコンシステムを構成す
る。
【００２０】また、本実施の形態では、動作モード０時
には、スレーブマイコン２００側の内蔵ＲＯＭ７がスレ
ーブマイコン２００のＣＰＵ６の管理するアドレス空間
から切り離されるように、ＣＰＵ６はアドレスバスを制
御する。
には、スレーブマイコン２００側の内蔵ＲＯＭ７がスレ
ーブマイコン２００のＣＰＵ６の管理するアドレス空間
から切り離されるように、ＣＰＵ６はアドレスバスを制
御する。
【００２１】また、スレーブマイコン２００側におい
て、内蔵ＲＯＭ７及び外付けＲＡＭ８及びＩ／ＯがＣＰ
Ｕ６の管理する同一アドレス空間に配置される動作モー
ド１（プログラムデータ転送用）時のリセット解除時に
は、スレーブマイコン２００は内蔵ＲＯＭ７に格納され
たプログラムデータ（データ転送用プログラム）に従っ
て動作を行う。この動作モード１時におけるスレーブマ
イコン２００の外部アドレス空間へのチップセレクト制
御を行う外部ＣＳ制御回路１１は、セレクタを内部に有
し、ＣＳ２のアドレス空間を有効とした場合に外部ＣＳ
１を有効にするように、ＣＳ出力信号を制御する。
て、内蔵ＲＯＭ７及び外付けＲＡＭ８及びＩ／ＯがＣＰ
Ｕ６の管理する同一アドレス空間に配置される動作モー
ド１（プログラムデータ転送用）時のリセット解除時に
は、スレーブマイコン２００は内蔵ＲＯＭ７に格納され
たプログラムデータ（データ転送用プログラム）に従っ
て動作を行う。この動作モード１時におけるスレーブマ
イコン２００の外部アドレス空間へのチップセレクト制
御を行う外部ＣＳ制御回路１１は、セレクタを内部に有
し、ＣＳ２のアドレス空間を有効とした場合に外部ＣＳ
１を有効にするように、ＣＳ出力信号を制御する。
【００２２】以上のように構成されたマイコンシステム
におけるスレーブマイコン２００の起動方法について、
その動作を以下に説明する。まず、図１のマスターマイ
コン１００のリセットが解除され、マスターマイコン１
００は、その処理実行用としてＲＯＭ２に格納されたプ
ログラムの命令内容に従い、処理実行動作を開始する。
この際に、マスターマイコン１００は、まず、スレーブ
マイコン２００に対して、動作モード１を有効にした状
態で、マスターマイコン１００の汎用ポートを介した制
御により、リセット解除する。
におけるスレーブマイコン２００の起動方法について、
その動作を以下に説明する。まず、図１のマスターマイ
コン１００のリセットが解除され、マスターマイコン１
００は、その処理実行用としてＲＯＭ２に格納されたプ
ログラムの命令内容に従い、処理実行動作を開始する。
この際に、マスターマイコン１００は、まず、スレーブ
マイコン２００に対して、動作モード１を有効にした状
態で、マスターマイコン１００の汎用ポートを介した制
御により、リセット解除する。
【００２３】スレーブマイコン２００は、プログラム書
き込み済みの内蔵ＲＯＭ７のプログラムデータに従い、
マスターマイコン１００からのシリアル転送データを受
信し、スレーブマイコン２００に内蔵している機能であ
り、一般的に言われているＤＭＡ（Ｄｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ）という機能を用いて、シリア
ル対応の受信バッファ（図示せず）からスレーブマイコ
ン２００側の外付けＲＡＭ８へデータを転送する。
き込み済みの内蔵ＲＯＭ７のプログラムデータに従い、
マスターマイコン１００からのシリアル転送データを受
信し、スレーブマイコン２００に内蔵している機能であ
り、一般的に言われているＤＭＡ（Ｄｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ）という機能を用いて、シリア
ル対応の受信バッファ（図示せず）からスレーブマイコ
ン２００側の外付けＲＡＭ８へデータを転送する。
【００２４】内蔵ＲＯＭ７のデータ転送用のプログラム
は、シリアルデータ送受信のフォーマットとして調歩同
期式シリアル通信でビット長とパリティの有無を決めた
制御を行う。ＤＭＡのデータ転送先アドレスは、ＣＳ２
が有効になるアドレスを指定する。
は、シリアルデータ送受信のフォーマットとして調歩同
期式シリアル通信でビット長とパリティの有無を決めた
制御を行う。ＤＭＡのデータ転送先アドレスは、ＣＳ２
が有効になるアドレスを指定する。
【００２５】スレーブマイコン２００の内部ではＣＳ２
を有効にするようにアドレスが発行されるが、外部ＣＳ
制御回路１１により外部アドレス空間では実際に配線さ
れているＣＳ１が有効になるように変換し、マスターマ
イコン１００から汎用ポートとは別経路を通じてシリア
ル転送されたデータは、スレーブマイコン２００側の外
付けＲＡＭ８に書き込まれて格納される。マスターマイ
コン１００のシリアル転送は、あらかじめ決められたス
レーブマイコン２００へのシリアルデータフォーマット
に合わせてデータを転送する。
を有効にするようにアドレスが発行されるが、外部ＣＳ
制御回路１１により外部アドレス空間では実際に配線さ
れているＣＳ１が有効になるように変換し、マスターマ
イコン１００から汎用ポートとは別経路を通じてシリア
ル転送されたデータは、スレーブマイコン２００側の外
付けＲＡＭ８に書き込まれて格納される。マスターマイ
コン１００のシリアル転送は、あらかじめ決められたス
レーブマイコン２００へのシリアルデータフォーマット
に合わせてデータを転送する。
【００２６】データ転送完了後、マスターマイコン１０
０は、スレーブマイコン２００のモード端子を制御し
て、内蔵ＲＯＭ７をＣＰＵ６の管理する空間から切り離
し、外付けＲＡＭ８及びＩ／ＯがＣＰＵ６の管理する同
一空間に配置される動作モード０に切り替えた後、再
度、スレーブマイコン２００のリセット制御を行う。こ
のリセット解除後に、スレーブマイコン２００は外付け
ＲＡＭ８にロードされたプログラムデータに従い、スレ
ーブマイコン２００が行うべき処理実行の動作を開始す
る。
０は、スレーブマイコン２００のモード端子を制御し
て、内蔵ＲＯＭ７をＣＰＵ６の管理する空間から切り離
し、外付けＲＡＭ８及びＩ／ＯがＣＰＵ６の管理する同
一空間に配置される動作モード０に切り替えた後、再
度、スレーブマイコン２００のリセット制御を行う。こ
のリセット解除後に、スレーブマイコン２００は外付け
ＲＡＭ８にロードされたプログラムデータに従い、スレ
ーブマイコン２００が行うべき処理実行の動作を開始す
る。
【００２７】以上のように本実施の形態によれば、スレ
ーブマイコン２００に既存のシリアル対応のデータ転送
手段を用いて、内蔵ＲＯＭ７を有効にしてデータ転送を
行う動作モード１を設けたので、スレーブマイコン２０
０としては、従来において必要であった外付けＲＯＭ１
２が不要になる。
ーブマイコン２００に既存のシリアル対応のデータ転送
手段を用いて、内蔵ＲＯＭ７を有効にしてデータ転送を
行う動作モード１を設けたので、スレーブマイコン２０
０としては、従来において必要であった外付けＲＯＭ１
２が不要になる。
【００２８】また、スレーブマイコン２００のプログラ
ムスタートと、調歩同期式シリアル通信よりも高速なデ
ータ転送とが可能な三線式同期シリアルの通信制御のプ
ログラムのみを先ずはデータ転送し、メインのデータは
後で転送する方式を用いることにより、システムの立ち
上げ時の起動プログラムの外付けＲＡＭ８へのデータ転
送時間を短縮することができる。
ムスタートと、調歩同期式シリアル通信よりも高速なデ
ータ転送とが可能な三線式同期シリアルの通信制御のプ
ログラムのみを先ずはデータ転送し、メインのデータは
後で転送する方式を用いることにより、システムの立ち
上げ時の起動プログラムの外付けＲＡＭ８へのデータ転
送時間を短縮することができる。
【００２９】
【発明の効果】以上のように本発明によれば、スレーブ
マイクロコンピュータ側に、その内蔵ＲＯＭのプログラ
ムにより、スレーブマイクロコンピュータが処理実行す
るためのプログラムデータをマスターマイクロコンピュ
ータから転送する動作モードを設けたことにより、その
動作モードに基づいて、マスターマイクロコンピュータ
側から転送されたスレーブマイクロコンピュータの処理
実行用プログラムを、スレーブマイクロコンピュータの
モード０のリセット解除時にプログラムの開始アドレス
に配置された外付けＲＡＭに格納し、そのプログラムに
よりスレーブマイクロコンピュータが処理実行を開始す
ることができる。
マイクロコンピュータ側に、その内蔵ＲＯＭのプログラ
ムにより、スレーブマイクロコンピュータが処理実行す
るためのプログラムデータをマスターマイクロコンピュ
ータから転送する動作モードを設けたことにより、その
動作モードに基づいて、マスターマイクロコンピュータ
側から転送されたスレーブマイクロコンピュータの処理
実行用プログラムを、スレーブマイクロコンピュータの
モード０のリセット解除時にプログラムの開始アドレス
に配置された外付けＲＡＭに格納し、そのプログラムに
よりスレーブマイクロコンピュータが処理実行を開始す
ることができる。
【００３０】そのため、スレーブマイクロコンピュータ
が処理実行するためのプログラムデータを格納するため
に従来必要であったスレーブマイクロコンピュータ側で
の外付けＲＯＭを不要とし、製品に用いるＬＳＩチップ
数を削減して、システム基板の実装面積を縮小し、機器
のコストアップを抑えることができる。
が処理実行するためのプログラムデータを格納するため
に従来必要であったスレーブマイクロコンピュータ側で
の外付けＲＯＭを不要とし、製品に用いるＬＳＩチップ
数を削減して、システム基板の実装面積を縮小し、機器
のコストアップを抑えることができる。
【図１】本発明の実施の形態のスレーブマイコンの起動
方法を用いたマイコンシステムの構成を示すブロック図
方法を用いたマイコンシステムの構成を示すブロック図
【図２】従来のスレーブマイコンの起動方法を用いたマ
イコンシステムの構成を示すブロック図
イコンシステムの構成を示すブロック図
１ （マスターマイコンの）ＣＰＵ ２ （マスターマイコンの）ＲＯＭ ３ （マスターマイコンの）ＲＡＭ ４ （マスターマイコンの）アドレスバス ５ （マスターマイコンの）データバス ６ （スレーブマイコンの）ＣＰＵ ７ （スレーブマイコンの）内蔵ＲＯＭ ８ （スレーブマイコンの）外付けＲＡＭ ９ （スレーブマイコンの）アドレスバス １０ （スレーブマイコンの）データバス １１ （スレーブマイコンの）外部ＣＳ制御回路 １２ （スレーブマイコンの）外付けＲＯＭ １３ （スレーブマイコンの）外付けＲＡＭ
Claims (3)
- 【請求項１】 マスターマイクロコンピュータの汎用ポ
ートを通じてスレーブマイクロコンピュータのリセット
とそのリセット解除が制御されるマイクロコンピュータ
システムにおいて、前記リセット解除時に、マスターマ
イクロコンピュータが管理するアドレス空間に配置され
たマイクロコンピュータ処理実行用のプログラムデータ
を、スレーブマイクロコンピュータが管理するアドレス
空間に配置されたＲＡＭにロードし、前記スレーブマイ
クロコンピュータは、前記汎用ポートを通じた前記マス
ターマイクロコンピュータからの再リセット解除時に、
前記ＲＡＭにロードしたプログラムデータを前記スレー
ブマイクロコンピュータの処理実行用プログラムデータ
として使用し、その処理実行を起動することを特徴とす
るスレーブマイクロコンピュータの起動方法。 - 【請求項２】 マスターマイクロコンピュータの汎用ポ
ートを通じてスレーブマイクロコンピュータのリセット
とそのリセット解除が制御されるマイクロコンピュータ
システムにおいて、前記スレーブマイクロコンピュータ
のＣＰＵが管理する同一のアドレス空間に、前記スレー
ブマイクロコンピュータ側の内蔵ＲＯＭ及び外部ＲＡＭ
及びＩ／Ｏが配置される動作モード１にして、前記スレ
ーブマイクロコンピュータのＣＰＵによる前記内蔵ＲＯ
Ｍ内のプログラムの実行により、前記マスターマイクロ
コンピュータから前記スレーブマイクロコンピュータの
処理実行用プログラムデータを、前記汎用ポートとは別
経路で前記外部ＲＡＭにシリアル転送して格納し、その
後、前記スレーブマイクロコンピュータのＣＰＵが管理
する同一のアドレス空間に、前記スレーブマイクロコン
ピュータ側の外部ＲＡＭ及びＩ／Ｏが配置される動作モ
ード０に切り替えて、前記マスターマイクロコンピュー
タから汎用ポートを通じて、前記スレーブマイクロコン
ピュータのＣＰＵにより、前記外部ＲＡＭ内の処理実行
用プログラムを、リセットスタートするスレーブマイク
ロコンピュータの起動方法。 - 【請求項３】 マスターマイクロコンピュータの汎用ポ
ートを通じてスレーブマイクロコンピュータのリセット
とそのリセット解除が制御されるマイクロコンピュータ
装置において、前記スレーブマイクロコンピュータを、
そのＣＰＵが管理する同一のアドレス空間に、前記スレ
ーブマイクロコンピュータ側の内蔵ＲＯＭ及び外部ＲＡ
Ｍ及びＩ／Ｏが配置される動作モード１と、前記同一の
アドレス空間に、前記スレーブマイクロコンピュータ側
の外部ＲＡＭ及びＩ／Ｏが配置される動作モード０とに
基づいて、処理動作を切り替え、前記動作モード１のと
きには、前記ＣＰＵにより前記内蔵ＲＯＭ内のプログラ
ムを実行して、前記マスターマイクロコンピュータから
処理実行用プログラムデータを、前記汎用ポートとは別
経路で前記外部ＲＡＭにシリアル転送して格納し、前記
動作モード０のときには、前記マスターマイクロコンピ
ュータから汎用ポートを通じて、前記ＣＰＵにより、前
記外部ＲＡＭ内の処理実行用プログラムを、リセットス
タートして起動するよう構成したマイクロコンピュータ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000289656A JP2002099517A (ja) | 2000-09-25 | 2000-09-25 | スレーブマイクロコンピュータの起動方法およびマイクロコンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000289656A JP2002099517A (ja) | 2000-09-25 | 2000-09-25 | スレーブマイクロコンピュータの起動方法およびマイクロコンピュータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002099517A true JP2002099517A (ja) | 2002-04-05 |
Family
ID=18773014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000289656A Pending JP2002099517A (ja) | 2000-09-25 | 2000-09-25 | スレーブマイクロコンピュータの起動方法およびマイクロコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002099517A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7386714B2 (en) | 2003-11-19 | 2008-06-10 | Fujitsu Ten Limited | Transmitting data from a single storage unit between multiple processors during booting |
| US10162549B2 (en) | 2015-05-26 | 2018-12-25 | Canon Kabushiki Kaisha | Integrated circuit chip and method therefor |
| WO2021117445A1 (ja) * | 2019-12-09 | 2021-06-17 | パナソニックＩｐマネジメント株式会社 | 情報処理装置、移動体および情報処理方法 |
-
2000
- 2000-09-25 JP JP2000289656A patent/JP2002099517A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7386714B2 (en) | 2003-11-19 | 2008-06-10 | Fujitsu Ten Limited | Transmitting data from a single storage unit between multiple processors during booting |
| US10162549B2 (en) | 2015-05-26 | 2018-12-25 | Canon Kabushiki Kaisha | Integrated circuit chip and method therefor |
| WO2021117445A1 (ja) * | 2019-12-09 | 2021-06-17 | パナソニックＩｐマネジメント株式会社 | 情報処理装置、移動体および情報処理方法 |
| JP2021092875A (ja) * | 2019-12-09 | 2021-06-17 | パナソニックＩｐマネジメント株式会社 | 情報処理装置および情報処理方法 |
| JP7220397B2 (ja) | 2019-12-09 | 2023-02-10 | パナソニックＩｐマネジメント株式会社 | 情報処理装置および情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004171209A (ja) | 共有メモリデータ転送装置 | |
| JP2002099517A (ja) | スレーブマイクロコンピュータの起動方法およびマイクロコンピュータ装置 | |
| JP4791792B2 (ja) | デジタルシグナルプロセッサシステムおよびそのブート方法。 | |
| JP2022123826A (ja) | データ処理装置及びデータ処理システム | |
| JPWO2003014947A1 (ja) | ホスト装置、電子装置及び伝送システムの制御方法 | |
| JP2009217336A (ja) | 計算機システム、ネットワークブートロードシステム、及び、そのブートロード方法 | |
| JP2001297006A (ja) | 半導体集積回路装置および情報処理システム | |
| JP2001167022A (ja) | データ転送システム | |
| JP2749105B2 (ja) | 並列計算機のブート方式 | |
| JP3765148B2 (ja) | 機能メモリ | |
| JPH09305535A (ja) | 制御系シリアルバスの非同期多重方式 | |
| JP3867911B2 (ja) | 状態遷移型通信処理装置、および処理方法 | |
| JP4860811B2 (ja) | マイクロコンピュータ | |
| JPH06295289A (ja) | 複数計算機におけるブート方法 | |
| JP2001188770A (ja) | １チップマイクロコンピュータ | |
| WO2016053146A1 (ru) | Компьютерная система | |
| KR100367345B1 (ko) | Ｉｍｔ-2000 시스템에서의 통신 보드내 프로세서 제어장치 | |
| CN115469962A (zh) | 虚拟机的装置直通方法及其服务器 | |
| JPS6130300B2 (ja) | ||
| JP6138482B2 (ja) | 組み込みシステム | |
| JP5002238B2 (ja) | ディジタルシグナルプロセッサシステム及びディジタルシグナルプロセッサの起動方法 | |
| JP2000003328A (ja) | 入出力制御装置のアドレス参照システム | |
| CN115422100A (zh) | 直接内存存取控制装置、数据传输方法和数据传输系统 | |
| JP2002229929A (ja) | メモリアクセスコントロール方法及びメモリアクセスコントロール装置 | |
| JP2000293503A (ja) | マイクロコンピュータ |