JP2000293503A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2000293503A JP2000293503A JP11099032A JP9903299A JP2000293503A JP 2000293503 A JP2000293503 A JP 2000293503A JP 11099032 A JP11099032 A JP 11099032A JP 9903299 A JP9903299 A JP 9903299A JP 2000293503 A JP2000293503 A JP 2000293503A
- Authority
- JP
- Japan
- Prior art keywords
- host computer
- memory
- chip microcomputer
- interface
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 ワンチップマイコンのＣＰＵコアを除く周辺
部分を外部のホストコンピュータの資源の一部として任
意に割り当てて使用することができるワンチップマイコ
ンを提供する。 【解決手段】 ＣＰＵ本体と、データを記憶するための
メモリと、少なくともメモリを外部のホストコンピュー
タに接続するためのインターフェースと、ホストコンピ
ュータから送信される制御信号に従ってＣＰＵ本体を少
なくともメモリから切り離すための手段とを具備する。
部分を外部のホストコンピュータの資源の一部として任
意に割り当てて使用することができるワンチップマイコ
ンを提供する。 【解決手段】 ＣＰＵ本体と、データを記憶するための
メモリと、少なくともメモリを外部のホストコンピュー
タに接続するためのインターフェースと、ホストコンピ
ュータから送信される制御信号に従ってＣＰＵ本体を少
なくともメモリから切り離すための手段とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特に、外部のホストコンピュータに接続し
て使用するためのインターフェースを備えたフラッシュ
メモリ内蔵型ワンチップマイコンに関する。
ータに関し、特に、外部のホストコンピュータに接続し
て使用するためのインターフェースを備えたフラッシュ
メモリ内蔵型ワンチップマイコンに関する。
【０００２】
【従来の技術】従来、ワンチップマイコンをホストコン
ピュータに接続して使用するためには、スレーブとなる
ワンチップマイコンをホストコンピュータに一対一で接
続し、入出力ポートを介してデータの送受信を行ってい
た。
ピュータに接続して使用するためには、スレーブとなる
ワンチップマイコンをホストコンピュータに一対一で接
続し、入出力ポートを介してデータの送受信を行ってい
た。
【０００３】図２に、従来のワンチップマイコンとホス
トコンピュータとの接続を示す。ホストコンピュータ１
からワンチップマイコン３０にデータの読み出し命令
（ＣＯＭ）が送られると、読み出し命令（ＣＯＭ）は入
出力ポート３２を介してメモリ３３に記憶される。この
読み出し命令はＣＰＵ３１の割り込み命令となり、ＣＰ
Ｕ３１は読み出し命令に従ってデータ（ＤＡＴＡ）を準
備してメモリ３３に記憶する。次に、ホストコンピュー
タ１は、メモリ３３に記憶されたデータ（ＤＡＴＡ）を
読み込む。
トコンピュータとの接続を示す。ホストコンピュータ１
からワンチップマイコン３０にデータの読み出し命令
（ＣＯＭ）が送られると、読み出し命令（ＣＯＭ）は入
出力ポート３２を介してメモリ３３に記憶される。この
読み出し命令はＣＰＵ３１の割り込み命令となり、ＣＰ
Ｕ３１は読み出し命令に従ってデータ（ＤＡＴＡ）を準
備してメモリ３３に記憶する。次に、ホストコンピュー
タ１は、メモリ３３に記憶されたデータ（ＤＡＴＡ）を
読み込む。
【０００４】
【発明が解決しようとする課題】しかしながら、１つの
ホストコンピュータに接続できるスレーブの数は１つだ
けであり、複数のワンチップマイコンを接続することは
できなかった。しかも、ホストコンピュータとワンチッ
プマイコンとの間でデータをやりとりする目的のみで使
用されており、ホストコンピュータがワンチップマイコ
ンの資源にアクセスすることはできなかった。さらに、
ホストコンピュータからの読み出し命令の処理がワンチ
ップマイコン側で行われるため、データの処理能力がワ
ンチップマイコン側の処理能力（通常はホストコンピュ
ータ側の処理能力よりも低い）で制限されてしまうとい
う問題があった。
ホストコンピュータに接続できるスレーブの数は１つだ
けであり、複数のワンチップマイコンを接続することは
できなかった。しかも、ホストコンピュータとワンチッ
プマイコンとの間でデータをやりとりする目的のみで使
用されており、ホストコンピュータがワンチップマイコ
ンの資源にアクセスすることはできなかった。さらに、
ホストコンピュータからの読み出し命令の処理がワンチ
ップマイコン側で行われるため、データの処理能力がワ
ンチップマイコン側の処理能力（通常はホストコンピュ
ータ側の処理能力よりも低い）で制限されてしまうとい
う問題があった。
【０００５】そこで、上記の点に鑑み、本発明の目的
は、１つのホストコンピュータに複数のワンチップマイ
コンを接続して使用するためのインターフェースを備え
たワンチップマイコンであって、ＣＰＵコア（本体）を
除く周辺部分をホストコンピュータの資源の一部として
任意に割り当てて使用することができるワンチップマイ
コンを提供することである。
は、１つのホストコンピュータに複数のワンチップマイ
コンを接続して使用するためのインターフェースを備え
たワンチップマイコンであって、ＣＰＵコア（本体）を
除く周辺部分をホストコンピュータの資源の一部として
任意に割り当てて使用することができるワンチップマイ
コンを提供することである。
【０００６】
【課題を解決するための手段】以上の課題を解決するた
め、本発明に係るマイクロコンピュータは、ＣＰＵ本体
と、データを記憶するためのメモリと、少なくともメモ
リを外部のホストコンピュータに接続するためのインタ
ーフェースと、ホストコンピュータから送信される制御
信号に従ってＣＰＵ本体を少なくともメモリから切り離
すための手段とを具備することを特徴とする。
め、本発明に係るマイクロコンピュータは、ＣＰＵ本体
と、データを記憶するためのメモリと、少なくともメモ
リを外部のホストコンピュータに接続するためのインタ
ーフェースと、ホストコンピュータから送信される制御
信号に従ってＣＰＵ本体を少なくともメモリから切り離
すための手段とを具備することを特徴とする。
【０００７】上述のマイクロコンピュータにおいては、
メモリとしてフラシュメモリを使用してもよい。
メモリとしてフラシュメモリを使用してもよい。
【０００８】また、インターフェースは、プログラム可
能なマッピング装置を含むバス制御装置であってもよ
く、ホストコンピュータからの命令に従って動作状態又
は非動作状態とされるようにしてもよい。
能なマッピング装置を含むバス制御装置であってもよ
く、ホストコンピュータからの命令に従って動作状態又
は非動作状態とされるようにしてもよい。
【０００９】さらに、ＣＰＵ本体がホストコンピュータ
からのリセット信号に従ってリセットされるようにして
もよい。
からのリセット信号に従ってリセットされるようにして
もよい。
【００１０】以上の様に構成した本発明に係るマイクロ
コンピュータによれば、ホストコンピュータ側から制御
を行うことにより、ホストコンピュータに複数のワンチ
ップマイコンの資源を任意に割り当てることができるた
め、ホストコンピュータを中心とした１つのシステムと
して運用することが可能となる。
コンピュータによれば、ホストコンピュータ側から制御
を行うことにより、ホストコンピュータに複数のワンチ
ップマイコンの資源を任意に割り当てることができるた
め、ホストコンピュータを中心とした１つのシステムと
して運用することが可能となる。
【００１１】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。尚、同一の要素には同一の
番号を付して説明を省略する。
施の形態について説明する。尚、同一の要素には同一の
番号を付して説明を省略する。
【００１２】図１は、本発明の一実施形態に係るワンチ
ップマイコンとホストコンピュータとの接続を示す図で
ある。図１において、ホストコンピュータ１は複数のワ
ンチップマイコンと接続可能であり、例としてワンチッ
プマイコン１０と２０のみを示す。第１のワンチップマ
イコン１０（ターゲット１）は、ＣＰＵコア（本体）１
１と、インターフェース１２と、バス切り離し装置１３
と、入出力ポート１７と、ワンチップマイコンの資源で
あるフラッシュメモリ１４、その他のメモリ１５、ＬＣ
ＤＣ１６とを含んでいる。ここで、インターフェース１
２は、プログラム可能なマッピング装置を含むバス制御
装置であってもよい。第２のワンチップマイコン２０
（ターゲット２）についても同様の構成であるので、図
示を省略する。
ップマイコンとホストコンピュータとの接続を示す図で
ある。図１において、ホストコンピュータ１は複数のワ
ンチップマイコンと接続可能であり、例としてワンチッ
プマイコン１０と２０のみを示す。第１のワンチップマ
イコン１０（ターゲット１）は、ＣＰＵコア（本体）１
１と、インターフェース１２と、バス切り離し装置１３
と、入出力ポート１７と、ワンチップマイコンの資源で
あるフラッシュメモリ１４、その他のメモリ１５、ＬＣ
ＤＣ１６とを含んでいる。ここで、インターフェース１
２は、プログラム可能なマッピング装置を含むバス制御
装置であってもよい。第２のワンチップマイコン２０
（ターゲット２）についても同様の構成であるので、図
示を省略する。
【００１３】ホストコンピュータ１のターゲット指定部
２はワンチップマイコン１０のインターフェース１２に
接続されており、目的とするワンチップマイコン（ター
ゲット）及びそれに含まれるメモリのアドレス等を指定
する。インターフェース１２は、ホストコンピュータ１
の制御信号送信部３から送信されるアクティブ／インア
クティブ信号に従って、動作状態又は非動作状態とな
る。インターフェース１２には、バスラインを介して、
フラッシュメモリ１４と、その他のメモリ１５と、ＬＣ
ＤＣ１６と、入出力ポート１７とが接続されている。Ｃ
ＰＵコア１１とバスラインとの間にはバス切り離し装置
１３が挿入されており、ホストコンピュータ１の制御信
号送信部３から送信されるＣＰＵコア切り離し信号に従
って、ＣＰＵコア１１をバスラインから切り離す。さら
に、ワンチップマイコン１０のリセット信号とホストコ
ンピュータ１からのリセット信号とがＯＲ回路１８に入
力され、ＣＰＵコア１１のリセットのために使用され
る。
２はワンチップマイコン１０のインターフェース１２に
接続されており、目的とするワンチップマイコン（ター
ゲット）及びそれに含まれるメモリのアドレス等を指定
する。インターフェース１２は、ホストコンピュータ１
の制御信号送信部３から送信されるアクティブ／インア
クティブ信号に従って、動作状態又は非動作状態とな
る。インターフェース１２には、バスラインを介して、
フラッシュメモリ１４と、その他のメモリ１５と、ＬＣ
ＤＣ１６と、入出力ポート１７とが接続されている。Ｃ
ＰＵコア１１とバスラインとの間にはバス切り離し装置
１３が挿入されており、ホストコンピュータ１の制御信
号送信部３から送信されるＣＰＵコア切り離し信号に従
って、ＣＰＵコア１１をバスラインから切り離す。さら
に、ワンチップマイコン１０のリセット信号とホストコ
ンピュータ１からのリセット信号とがＯＲ回路１８に入
力され、ＣＰＵコア１１のリセットのために使用され
る。
【００１４】以上の構成において、まず、ホストコンピ
ュータ１がターゲットを接続して、ターゲットとなるワ
ンチップマイコンの資源、例えば、フラッシュメモリ１
４を活用する場合について説明する。ホストコンピュー
タ１は、ターゲット指定部２で指定するターゲットを自
分の任意のメモリアドレスに割り当てる。さらに、制御
信号送信部３において任意のターゲットのアクティブ／
インアクティブ信号をアクティブにしてターゲットとな
るワンチップマイコンのインターフェース１２を動作状
態とし、インターフェース１２から準備完了を示す信号
が戻ってくるのを待つ。インターフェース１２から準備
完了を示す信号が戻ってきたら、リセット信号をアクテ
ィブにし、ＣＰＵコア切り離し信号をアクティブにし、
リセット信号を再びインアクティブにする。これによ
り、ホストコンピュータ１は、ターゲットとなるワンチ
ップマイコンの資源を自由に活用できるようになる。即
ち、ホストコンピュータ１のターゲット指定部２が、バ
スラインを介して、ターゲットとなるワンチップマイコ
ンのフラッシュメモリ１４のアドレスを指定し、データ
の書き込み又は読み出しを行う。なお、ＣＰＵコアを切
り離すか否かはホストコンピュータ１により任意に設定
できるため、ＣＰＵコアを切り離さないワンチップマイ
コンとの間では、コプロセッサ的な使用が可能である。
ュータ１がターゲットを接続して、ターゲットとなるワ
ンチップマイコンの資源、例えば、フラッシュメモリ１
４を活用する場合について説明する。ホストコンピュー
タ１は、ターゲット指定部２で指定するターゲットを自
分の任意のメモリアドレスに割り当てる。さらに、制御
信号送信部３において任意のターゲットのアクティブ／
インアクティブ信号をアクティブにしてターゲットとな
るワンチップマイコンのインターフェース１２を動作状
態とし、インターフェース１２から準備完了を示す信号
が戻ってくるのを待つ。インターフェース１２から準備
完了を示す信号が戻ってきたら、リセット信号をアクテ
ィブにし、ＣＰＵコア切り離し信号をアクティブにし、
リセット信号を再びインアクティブにする。これによ
り、ホストコンピュータ１は、ターゲットとなるワンチ
ップマイコンの資源を自由に活用できるようになる。即
ち、ホストコンピュータ１のターゲット指定部２が、バ
スラインを介して、ターゲットとなるワンチップマイコ
ンのフラッシュメモリ１４のアドレスを指定し、データ
の書き込み又は読み出しを行う。なお、ＣＰＵコアを切
り離すか否かはホストコンピュータ１により任意に設定
できるため、ＣＰＵコアを切り離さないワンチップマイ
コンとの間では、コプロセッサ的な使用が可能である。
【００１５】次に、ホストコンピュータ１がターゲット
を切り離す場合について説明する。ホストコンピュータ
１は、処理を終了した時点で、制御信号送信部３におい
てターゲットのアクティブ／インアクティブ信号をイン
アクティブにしてターゲットであるワンチップマイコン
のインターフェース１２を非動作状態とする。さらに、
リセット信号をアクティブにし、ＣＰＵコア切り離し信
号をインアクティブにし、リセット信号を再びインアク
ティブにすることにより、ターゲットであるワンチップ
マイコンはホストコンピュータ１から切り離され、自分
自身で動き出す。即ち、ワンチップマイコンのＣＰＵコ
ア１１がバスラインに接続され、ワンチップマイコンの
資源を活用する。なお、ターゲットであるワンチップマ
イコンを切り離す前にフラッシュメモリ１４の内容を書
き換えておけば、このワンチップマイコンにホストコン
ピュータ１から独立した別の処理をさせることが可能と
なる。
を切り離す場合について説明する。ホストコンピュータ
１は、処理を終了した時点で、制御信号送信部３におい
てターゲットのアクティブ／インアクティブ信号をイン
アクティブにしてターゲットであるワンチップマイコン
のインターフェース１２を非動作状態とする。さらに、
リセット信号をアクティブにし、ＣＰＵコア切り離し信
号をインアクティブにし、リセット信号を再びインアク
ティブにすることにより、ターゲットであるワンチップ
マイコンはホストコンピュータ１から切り離され、自分
自身で動き出す。即ち、ワンチップマイコンのＣＰＵコ
ア１１がバスラインに接続され、ワンチップマイコンの
資源を活用する。なお、ターゲットであるワンチップマ
イコンを切り離す前にフラッシュメモリ１４の内容を書
き換えておけば、このワンチップマイコンにホストコン
ピュータ１から独立した別の処理をさせることが可能と
なる。
【００１６】
【発明の効果】以上述べた様に、本発明によれば、ホス
トコンピュータ側から制御を行うことにより、ホストコ
ンピュータに複数のワンチップマイコンの資源を任意に
割り当てることができるため、ホストコンピュータを中
心とした１つのシステムとして運用することが可能とな
る。
トコンピュータ側から制御を行うことにより、ホストコ
ンピュータに複数のワンチップマイコンの資源を任意に
割り当てることができるため、ホストコンピュータを中
心とした１つのシステムとして運用することが可能とな
る。
【図１】本発明の一実施形態に係るワンチップマイコン
とホストコンピュータとの接続を示す図である。
とホストコンピュータとの接続を示す図である。
【図２】従来のワンチップマイコンとホストコンピュー
タとの接続を示す図である。
タとの接続を示す図である。
１ ホストコンピュータ ２ ターゲット指定部 ３ 制御信号送信部 １０、２０、３０ ワンチップマイコン １１ ＣＰＵコア １２ インターフェース １３ バス切り離し装置 １４、３４ フラシュメモリ １５、３５ その他のメモリ １６、３６ ＬＣＤＣ １７、３２、３７ 入出力ポート
Claims (5)
- 【請求項１】 マイクロコンピュータであって、 ＣＰＵ本体と、 データを記憶するためのメモリと、 少なくとも前記メモリを外部のホストコンピュータに接
続するためのインターフェースと、 前記ホストコンピュータから送信される制御信号に従っ
て前記ＣＰＵ本体を少なくとも前記メモリから切り離す
ための手段と、を具備する前記マイクロコンピュータ。 - 【請求項２】 前記メモリがフラシュメモリである、請
求項１に記載のマイクロコンピュータ。 - 【請求項３】 前記インターフェースがプログラム可能
なマッピング装置を含むバス制御装置である、請求項１
に記載のマイクロコンピュータ。 - 【請求項４】 前記インターフェースが前記ホストコン
ピュータからの命令に従って動作状態又は非動作状態と
される、請求項１又は３に記載のマイクロコンピュー
タ。 - 【請求項５】 前記ＣＰＵ本体が前記ホストコンピュー
タからのリセット信号に従ってリセットされる、請求項
１に記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099032A JP2000293503A (ja) | 1999-04-06 | 1999-04-06 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099032A JP2000293503A (ja) | 1999-04-06 | 1999-04-06 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000293503A true JP2000293503A (ja) | 2000-10-20 |
Family
ID=14236027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11099032A Withdrawn JP2000293503A (ja) | 1999-04-06 | 1999-04-06 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000293503A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005096169A1 (ja) * | 2004-04-01 | 2005-10-13 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びそれを用いた携帯電話 |
-
1999
- 1999-04-06 JP JP11099032A patent/JP2000293503A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005096169A1 (ja) * | 2004-04-01 | 2005-10-13 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びそれを用いた携帯電話 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2082118C (en) | Computer, and apparatus and method for system reconfiguration thereof | |
| JP5085334B2 (ja) | Ｕｓｂ・ｏｔｇコントローラ | |
| US5860021A (en) | Single chip microcontroller having down-loadable memory organization supporting "shadow" personality, optimized for bi-directional data transfers over a communication channel | |
| US4935868A (en) | Multiple port bus interface controller with slave bus | |
| EP1080418B1 (en) | Multiconfiguration backplane | |
| KR930003441B1 (ko) | 서로 다른 시스템으로 작동하는 데이타 처리 시스템에 있어서, 자원을 분할하여 변경 가능하게 실행하기 위한 장치 및 방법 | |
| US7254652B2 (en) | Autonomic configuration of port speeds of components connected to an interconnection cable | |
| EP1787207B1 (en) | Dynamic resource allocation | |
| US5797031A (en) | Method and apparatus for peripheral device control by clients in plural memory addressing modes | |
| US5878272A (en) | Computer system having two DMA circuits assigned to the same address space | |
| JPH09508227A (ja) | Ｐｃｉバス・コンピュータのための使用可／使用不可拡張ｒｏｍを有する追加ボード | |
| JPS63255759A (ja) | 制御システム | |
| JPS61107447A (ja) | 固定アドレス空間を有するデ−タ処理システム | |
| TW201914260A (zh) | 擴展塢裝置、電子裝置及ｍａｃ位址複製方法 | |
| EP1530757B1 (en) | Usb device | |
| JPH11126182A (ja) | コンピュータバス間通信装置及びその方法 | |
| US8756356B2 (en) | Pipe arbitration using an arbitration circuit to select a control circuit among a plurality of control circuits and by updating state information with a data transfer of a predetermined size | |
| KR101118558B1 (ko) | Ｕｓｂ ｏｔｇ 제어기 | |
| JP2000293503A (ja) | マイクロコンピュータ | |
| US6985991B2 (en) | Bridge element enabled module and method | |
| JP6841876B2 (ja) | プロセッサモジュールのフレキシブル接続 | |
| EP0117837B1 (en) | User programmable bus configuration for microcomputers | |
| JP2001344222A (ja) | コンピュータ・システム | |
| JP2002229929A (ja) | メモリアクセスコントロール方法及びメモリアクセスコントロール装置 | |
| JP2002099517A (ja) | スレーブマイクロコンピュータの起動方法およびマイクロコンピュータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |