JP2001344222A - コンピュータ・システム - Google Patents

コンピュータ・システム

Info

Publication number
JP2001344222A
JP2001344222A JP2000162893A JP2000162893A JP2001344222A JP 2001344222 A JP2001344222 A JP 2001344222A JP 2000162893 A JP2000162893 A JP 2000162893A JP 2000162893 A JP2000162893 A JP 2000162893A JP 2001344222 A JP2001344222 A JP 2001344222A
Authority
JP
Japan
Prior art keywords
computer
bus
memory
task
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000162893A
Other languages
English (en)
Inventor
Yoshihito Haneda
芳仁 羽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000162893A priority Critical patent/JP2001344222A/ja
Publication of JP2001344222A publication Critical patent/JP2001344222A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【課題】 コンピュータにメモリを増設したりすること
なく、コンピュータの資源で処理できる以上のタスクを
処理できるようにする。 【解決手段】 少なくとも第1のコンピュータ及び第2
のコンピュータを含むコンピュータ・システムであっ
て、第1のコンピュータが、第1のタスクを処理する第
1の処理部を備え、第2のコンピュータが、第2のタス
クを処理する第2の処理部及び第2の処理部が第2のタ
スクを処理するために使用可能な資源を備える本発明の
コンピュータ・システムは、第2の処理部と資源とを接
続するための内部バスと、内部バスを選択的に導通し及
び遮断する内部切換器と、第1の処理部と資源とを接続
するための外部バスと、外部バスを選択的に導通し及び
遮断する外部切換器と、第1のタスク及び第2のタスク
に応じて、第2の処理部と資源との導通及び遮断を内部
切換器により制御し、かつ、第1の処理部と資源との導
通及び遮断を外部切換器により制御する切換制御部とを
有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータ・シ
ステムに関し、特にネットワーク型コンピュータ・シス
テムに関する。
【0002】
【従来の技術】昨今、タスクの分散処理やハードウェア
及びソフトウェアの共有化の観点から、ネットワーク型
コンピュータ・システムが普及している。ネットワーク
型コンピュータ・システムを構成する各コンピュータ
は、そのコンピュータが処理すべきタスクが発生する
と、タスクを迅速に処理すべく、タスクを他のコンピュ
ータに分散し他のコンピュータに処理させることがあ
る。これとは対照的に、タスクの全てを自己のコンピュ
ータだけで処理することがある。後者の場合には、タス
クの全てを処理するために必要な資源を準備する必要が
ある。例えば、メモリについては、タスクの全てを処理
するために必要な記憶領域を確保する必要がある。
【0003】
【発明が解決しようとする課題】しかしながら、コンピ
ュータが、そのような記憶領域に相当するメモリを予め
備えていること、あるい他のタスクを処理しながらも、
そのような記憶領域がまだ残されていることは必ずしも
保証されない。したがって、コンピュータが使用可能な
記憶領域の大きさ如何によって、処理すべきタスクは全
く処理されなかったり、あるいは、メモリとハードディ
スクとの間のスワップを併用しつつ、多大な時間を費や
して処理されたりするという問題があった。このような
処理の不能や遅滞を回避すべく、メモリ・モジュールを
増設したり、大容量の記憶領域を有するコンピュータを
使用することが行われていたものの、煩雑な増設作業を
要求されたり、コンピュータのコストが高くなったりす
ると問題があった。
【0004】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明のコンピュータ・システムは、少なくとも
第1のコンピュータ及び第2のコンピュータを含むコン
ピュータ・システムであって、第1のコンピュータは、
第1のタスクを処理する第1の処理部を備え、第2のコ
ンピュータは、第2のタスクを処理する第2の処理部及
び第2の処理部が第2のタスクを処理するために使用可
能な資源を備えるコンピュータ・システムであって、第
2の処理部と資源とを接続するための内部バスと、内部
バスを選択的に導通し及び遮断する内部切換器と、第1
の処理部と資源とを接続するための外部バスと、外部バ
スを選択的に導通し及び遮断する外部切換器と、第1の
タスク及び第2のタスクに応じて、第2の処理部と資源
との導通及び遮断を内部切換器により制御し、かつ、第
1の処理部と資源との導通及び遮断を外部切換器により
制御する切換制御部とを有する。
【0005】切換制御部が、第1のタスク及び第2のタ
スクに応じて、第1の処理部が資源を使用できるよう
に、内部切換器及び外部切換器を制御することにより第
1の処理部と資源とを接続することから、第1のコンピ
ュータでは、第1の処理部は、たとえ、第1のコンピュ
ータの資源が第1のタスクを処理するのに不充分であっ
ても、第2のコンピュータの資源を使用することによ
り、第1のタスクを処理することが可能になる。
【0006】
【発明の実施の形態】図1は、具体例のコンピュータ・
システムの構成を示す図である。このコンピュータ・シ
ステム1は、3台のコンピュータ2、3、4、及びこれ
らのコンピュータ2、3、4をバス型に接続するネット
ワーク5を備える。コンピュータ2は、プロセッサ2
0、メモリ・コントローラ21、3個のメモリ22a、
22b、22c、内部バス23、バス・トランシーバ2
4a、24b、24c、記憶装置25、I/Oユニット
26、システム・バス27を有する。
【0007】プロセッサ20は、例えば、CPU(Cent
ral Processing Unit)から構成され、コンピュータ2
が処理すべきタスクを処理し、また、メモリ管理ファイ
ル(図示せず)を用いてメモリ22a〜22cの使用状
況を管理する。メモリ・コントローラ21は、プロセッ
サ20とメモリ22a〜22cとの間に設けられ、プロ
セッサ20の指示に従ってそれらのメモリ22a〜22
cの動作を制御する。
【0008】メモリ22a〜22cは、プロセッサ20
がタスクを処理するためにタスクに必要なプログラムや
データを一時的に記憶するために用いられる。メモリ2
2a〜22cの記憶容量は、メモリの管理や制御を容易
にすべく、それぞれ互いに同一であり、また、他のコン
ピュータ3、4内のメモリ32a〜32c、42a〜4
2cとも同一である。
【0009】これらのメモリ22a〜22cは、プロセ
ッサ20によってプログラムをアクセスされたり、デー
タの読み出しや書き込みをされたりする。これらのメモ
リのうち、メモリ22bは、プロセッサ20に独占的に
使用され、メモリ22aは、他のコンピュータ(図示せ
ず)内のプロセッサによる使用が可能であり、またメモ
リ22cは、コンピュータ3内のプロセッサ30による
使用が可能である。詳細は、後述する。内部バス23
は、メモリ・コントローラ21及びメモリ22a〜22
cの間に設けられ、それらの間でのデータの送受のため
に用いられる。この内部バス23は、隣接するコンピュ
ータ3の内部バス33に外部バス6を介してバス型に接
続されている。これにより、メモリ22cは、コンピュ
ータ3内のプロセッサ30による使用が可能になり、ま
た、メモリ32aは、コンピュータ2内のプロセッサ2
0による使用が可能になる。
【0010】バス・トランシーバ24aは、他のコンピ
ュータ(図示せず)内のメモリとプロセッサ20とを導
通または遮断し、バス・トランシーバ24bは、メモリ
22aとプロセッサ20とを導通または遮断し、バス・
トランシーバ24cは、メモリ22cとプロセッサ20
とを導通または遮断する。記憶装置25は、例えばハー
ドディスクやROM(Read Only Memory)から構成さ
れ、不揮発性のプログラムやデータを格納する。I/O
ユニット26は、入出力機能を有しており、例えば、ネ
ットワーク5を介して他のコンピュータ3、4との間で
ファイルやデータを送受するためのLAN(Local Area
Network)ユニットを含む。
【0011】他のコンピュータ2、4も同様な構成を有
する。即ち、コンピュータ3は、プロセッサ30、メモ
リ・コントローラ31、メモリ32a〜32c、内部バ
ス33、バス・トランシーバ34a、34b、34c、
記憶装置35、I/Oユニット36、システム・バス3
7を備え、コンピュータ4は、プロセッサ40、メモリ
・コントローラ41、メモリ42a、42b、42c、
内部バス43、バス・トランシーバ44a、44b、4
4c、記憶装置45、I/Oユニット46、システム・
バス47を備える。また、内部バス33と内部バス43
とは、外部バス7を介してバス型に接続されている。こ
の外部バス7により、コンピュータ3内のプロセッサ3
0は、メモリ42aを使用することが可能になり、ま
た、コンピュータ4内のプロセッサ40は、メモリ32
cを使用することが可能になる。
【0012】図2は、メモリのマッピングを示す図であ
る。同図で、例えば、コンピュータ3については、コン
ピュータ3内のアドレス空間でアドレス1000hを先
頭アドレスとして、メモリ22c、32a、32b、3
2c、42aが順番に割り付け可能であることを示す。
これは、プロセッサ30がタスクの処理のために、最大
でアドレス1000h〜AFFFhまでの記憶領域を使
用することが可能であることを意味する。他のコンピュ
ータ2、4についても同様にしてメモリが割り付けられ
ている。より具体的には、プロセッサ20は、コンピュ
ータ2内のアドレス空間でアドレス4000hを先頭ア
ドレスとして、メモリ22a、22b、22c、32a
を順番に割り付け可能であり、また、プロセッサ40
は、コンピュータ4内のアドレス空間でアドレス500
0hを先頭アドレスとして、メモリ32c、42a、4
2b、42cを割付可能である。プロセッサ20、40
は、それらの記憶領域をそれぞれのタスクの処理に使用
することが可能である。
【0013】図3は、初期時のメモリのマッピングを示
す図であり、図4は、使用する記憶容量が互いに同一で
あるタスクの処理時のメモリのマッピングを示す図(そ
の1)であり、図5は、使用する記憶容量が互いに異な
るタスクの処理時のメモリのマッピングを示す図(その
2)である。以下、これらの図を参照しつつ動作を説明
する。
【0014】〈初期時〉コンピュータ2、3、4の電源
を投入されると、記憶装置25、35、45に格納され
ている、初期動作を規定するプログラムに従って、プロ
セッサ20、30、40は、図3(A)に示されるよう
に、バス・トランシーバ24a〜24c、34a〜34
c、44a〜44cを全てOFFする。これにより、図
3(B)に示されるように、初期段階では、プロセッサ
20は、メモリ22bのみを使用でき、プロセッサ30
は、メモリ32bのみを使用でき、プロセッサ40は、
メモリ42bのみを使用できる。このように、例えば、
1個のメモリ32bをプロセッサ30が使用できるよう
に、他のメモリ32a、32cをプロセッサ30が使用
できないようにする理由は、プロセッサ30による処理
には少なくとも1個分のメモリが必要である一方、残り
の2個のうちの1個のメモリ32aは、プロセッサ20
及び30が直ちに利用できるようにし、また、他の1個
のメモリ32aは、プロセッサ30及び40が直ちに利
用できるようにするためである。
【0015】〈使用する記憶容量が互いに同一なタスク
の処理時〉上記の初期動作の後に、コンピュータ2、
3、4の各々に処理すべきタスクT2、T3、T4が発
生し、かつそれらのタスクT2、T3、T4を処理する
ためにそれぞれ3個分のメモリを必要とすることを想定
する。プロセッサ20は、タスクT2を処理するために
必要なメモリを確保すべく、図4(A)に示されるよう
に、バス・トランシーバ24aをOFFのままにし、か
つバス・トランシーバ24b及び24cをONにする。
これにより、プロセッサ20は、図4(B)に示される
ように、メモリ22a、22b、22cの記憶領域を確
保する。
【0016】同様にして、プロセッサ30、40は、バ
ス・トランシーバ34a〜34c、44a〜44cを、
図4(A)に示されるように操作することにより、図4
(B)に示されるように、メモリ32a〜32cの3個
分の記憶領域、メモリ42a〜42cの3個分の記憶領
域をそれぞれ確保する。このようして、全てのプロセッ
サ20、30、40は、3個分の記憶領域を確保する。
記憶領域を確保した後に、プロセッサ20は、その記憶
領域を用いてタスクT2を処理し、他のプロセッサ3
0、40も同様にして、それぞれ確保された記憶領域を
用いてタスクT3、T4を処理する。プロセッサ20、
30、40は、それぞれのタスクT2、T3、T4の処
理を完了すると、他のタスクの処理の如何に拘わらず、
使用したメモリを解放する。例えば、プロセッサ30
は、タスクT3の処理を完了すると、プロセッサ20に
よるタスクT2の処理やプロセッサ40によるタスクT
4の処理の如何に拘わらず、メモリ32a及び32cを
解放し、即ちバス・トランシーバ34b、34cをOF
Fにする。このようにして、速やかに、メモリ32a及
び32cを他のプロセッサ20及び40によって使用可
能できる状態にする。
【0017】〈使用する記憶容量が互いに異なるタスク
の処理時〉上述した初期動作の後に、コンピュータ3に
5個分のメモリを必要とするタスクT30が発生したこ
とを想定する。タスクT30が発生すると、プロセッサ
30は、まず3個分の記憶領域を確保すべく、バス・ト
ランシーバ34b及びバス・トランシーバ34cをON
にする。次に、1個分のメモリを確保すべく、プロセッ
サ30は、ネットワーク5を介して、プロセッサ20に
メモリ22cの使用を許可することを要求する。この要
求に応答して、プロセッサ20は、メモリ22cが未使
用であることをメモリ管理ファイルによって確認する
と、バス・トランシーバ24cをOFFのままに維持
し、プロセッサ30にメモリ22cの使用を許可する旨
を通知する。この通知を受けて、プロセッサ30は、バ
ス・トランシーバ34aをONにする。これにより、プ
ロセッサ30は、メモリ22cを確保し、以後、外部バ
ス6を介してメモリ22cを使用することができる。
【0018】上記と異なり、プロセッサ30からの要求
を受けた場合に、メモリ22cが使用中であるときに
は、プロセッサ20は、メモリ22cの使用を許可でき
ない旨をプロセッサ30に通知する。この通知を受ける
と、プロセッサ30は、所定時間を経過した後、プロセ
ッサ20に再度、許可を求める。
【0019】メモリ22cの確保と同様にして、プロセ
ッサ30は、ネットワーク5を介してプロセッサ40に
メモリ42aを使用することの許可を要求する。この要
求に応答して、プロセッサ40は、メモリ42aが使用
されていないことをメモリ管理ファイルによって確認す
ると、バス・トランシーバ44aをONに切り換えた
後、プロセッサ30にメモリ42aの使用を許可する旨
を通知する。これにより、プロセッサ30は、メモリ4
2aを確保し、以後、プロセッサ30は、外部バス7を
介してメモリ42aを使用することができる。
【0020】このように、バス・トランシーバ24c、
34a、34b、34c、44aを図5(A)に示すよ
うに設定することにより、プロセッサ30は、図5
(B)に示すように、メモリ22c、32a、32b、
32c、42aの5個のメモリを確保し、これらのメモ
リを用いてタスクT30を処理する。タスクT30の処
理を終えると、プロセッサ30は、バス・トランシーバ
34a、34b、34cをOFFにし、さらに、プロセ
ッサ20、40に、それぞれのメモリ22cの使用、メ
モリ42aの使用を終了した旨を通知する。この通知を
受けると、プロセッサ20は、メモリ22cが解放され
た、即ち、利用可能であることをメモリ管理ファイルに
記憶し、また、プロセッサ40は、メモリ42aが使用
可能であることをメモリ管理ファイルに記憶すると共
に、バス・トランシーバ44aをOFFにする。
【0021】上述したように、具体例のコンピュータ・
システムによれば、例えば、メモリ32a、32cは、
それらのメモリが実装されたコンピュータ3のプロセッ
サ30によって使用されることに加えて、バス・トラン
シーバ34a、44a及び外部バス6、7を備えること
から、他のコンピュータ2、4のプロセッサ20、40
によっても使用されることが可能になる。したがって、
従来のコンピュータ・システムと異なり、大きな記憶領
域を必要とするタスクを、メモリの増設や大きな記憶容
量を有するコンピュータの使用をすることなく、実行す
ることができる。
【0022】図6は、リング型のコンピュータ・システ
ムの構成を示す図である。外部バス6、7が内部バス2
3、33、43をバス型に接続する上記のコンピュータ
・システムと異なり、この図に示されるように、外部バ
ス8、9、10が内部バス23、33、43をリング型
に接続するコンピュータ・システムでも、コンピュータ
2、3、4同士の間でメモリを共有することが可能であ
る。このリング型のコンピュータ・システムでは、バス
型のコンピュータ・システムと異なり、全てのコンピュ
ータ2、3、4が隣接するコンピュータとメモリを共有
することが可能であることから、例えば、メモリ22a
やメモリ42cはコンピュータ2及び4によって使用可
能であることから、バス型のコンピュータ・システムよ
りも一層、効率的にメモリを使用することが可能にな
る。
【0023】図7は、他のコンピュータ・システムを示
す図である。この図に示されるように、このシステム
は、コンピュータ2、3、4及び切換ユニット11を備
える。各コンピュータは、3つのメモリ及び2つのバス
・トランシーバを有する。例えば、コンピュータ2は、
メモリ22a、22b、22c、及びバス・トランシー
バ28a、28bを有する。一方、切換ユニット11
は、複数のバス・トランシーバを有する(図示せず)。
切換ユニット11内の各バス・トランシーバは、各コン
ピュータ2、3、4内のプロセッサによる制御の下に、
コンピュータ2、3、4内のメモリ同士を選択的に導通
したり、遮断したりする。これにより、例えば、コンピ
ュータ2は、メモリ22a、22b、22cを使用する
ことに加えて、コンピュータ3内のメモリ32a、32
c、及びコンピュータ3内のメモリ42a、42cをも
使用することが可能になる。この結果、コンピュータ・
システム内のメモリをより一層効率的に利用することが
可能になる。
【0024】メモリ用の内部バス23、33、43を互
いに接続することにより、メモリを共有して使用する上
記の具体例のコンピュータ・システムと異なり、システ
ム・バス27、37、47を互いに接続することによ
り、コンピュータ同士の間で他の資源、例えば、記憶装
置25、35、45やI/Oユニット26、36、46
を共有して使用することが可能になる。さらには、プロ
セッサ20、30、40が複数のプロセッサ(図示せ
ず)から構成されるときには、上記のメモリを共有して
使用する場合と同様に、それらのプロセッサの一部を共
有して使用することも可能である。
【0025】上記の具体例のコンピュータ・システムで
は、管理や制御を容易にすべく、メモリ22a〜22
c、32a〜32c、42a〜42cのサイズは全て同
一である。このような構成と異なり、メモリのサイズを
異ならせることも可能である。例えば、大きなタスクが
発生する確率が高いコンピュータに大きなメモリを実装
したり、あるいは、その確率が大きいコンピュータ同士
の間で大きなメモリを共有させたりする等である。
【0026】上記の具体例のコンピュータ・システムで
は、コンピュータ同士の間で1個のメモリを共有して使
用する。これとは異なり、コンピュータ同士の間で複数
個のメモリを共有することも可能である。また、コンピ
ュータ同士の間毎で異なる個数のメモリを共有すること
も可能である。例えば、コンピュータ2と3との間で、
2個のメモリを共有し、コンピュータ3と4との間で3
個のメモリを共有する等である。
【図面の簡単な説明】
【図1】具体例のコンピュータ・システムの構成を示す
図である。
【図2】メモリのマッピングを示す図である。
【図3】初期時のメモリのマッピングを示す図である。
【図4】タスクの処理時のメモリのマッピングを示す図
(その1)である。
【図5】タスクの処理時のメモリのマッピングを示す図
(その2)である。
【図6】リング型のコンピュータ・システムの構成を示
す図である。
【図7】他のコンピュータ・システムを示す図である。
【符号の説明】
1 コンピュータ・システム 2、3、4 コンピュータ 5 ネットワーク 6、7、8、9、10 外部バス 11 切換ユニット 20、30、40 プロセッサ 21、31、41 メモリ・コントローラ 22a〜22c、32a〜32c、42a〜42c メ
モリ 23、33、43 内部バス 24a〜24c、28a、28b、34a〜34c、3
8a、38b、44a〜44c、48a、48b バス
・トランシーバ 25、35、45 記憶装置 26、36、46 I/Oユニット 27、37、47 システム・バス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G06F 15/173 G06F 15/173 A

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも第1のコンピュータ及び第2
    のコンピュータを含むコンピュータ・システムであっ
    て、該第1のコンピュータは、第1のタスクを処理する
    第1の処理部を備え、該第2のコンピュータは、第2の
    タスクを処理する第2の処理部及び該第2の処理部が該
    第2のタスクを処理するために使用可能な資源を備える
    コンピュータ・システムであって、 前記第2の処理部と前記資源とを接続するための内部バ
    スと、 該内部バスを選択的に導通し及び遮断する内部切換器
    と、 前記第1の処理部と前記資源とを接続するための外部バ
    スと、 該外部バスを選択的に導通し及び遮断する外部切換器
    と、 前記第1のタスク及び前記第2のタスクに応じて、前記
    第2の処理部と前記資源との導通及び遮断を前記内部切
    換器により制御し、かつ、前記第1の処理部と前記資源
    との導通及び遮断を前記外部切換器により制御する切換
    制御部とを有することを特徴とするコンピュータ・シス
    テム。
  2. 【請求項2】 請求項1記載のコンピュータ・システム
    であって、 前記資源は、メモリであり、 前記内部バス及び外部バスは、該メモリとの間で、前記
    第1のタスクを処理するためのデータを読み書きするた
    めのメモリバスであることを特徴とするコンピュータ・
    システム。
  3. 【請求項3】 請求項1記載のコンピュータ・システム
    であって、 前記資源は、前記第1のタスクを処理する機能と異なる
    機能を有する周辺回路であり、 前記内部バス及び外部バスは、該周辺回路用のデータを
    送受するためのシステム・バスであることを特徴とする
    コンピュータ・システム。
  4. 【請求項4】 請求項1記載のコンピュータ・システム
    であって、 前記外部バスは、バス型ネットワーク、リング型ネット
    ワーク、及びメッシュ型ネットワークのいずれかを構成
    することを特徴とするコンピュータ・システム。
JP2000162893A 2000-05-31 2000-05-31 コンピュータ・システム Pending JP2001344222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000162893A JP2001344222A (ja) 2000-05-31 2000-05-31 コンピュータ・システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000162893A JP2001344222A (ja) 2000-05-31 2000-05-31 コンピュータ・システム

Publications (1)

Publication Number Publication Date
JP2001344222A true JP2001344222A (ja) 2001-12-14

Family

ID=18666735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000162893A Pending JP2001344222A (ja) 2000-05-31 2000-05-31 コンピュータ・システム

Country Status (1)

Country Link
JP (1) JP2001344222A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007034943A (ja) * 2005-07-29 2007-02-08 Sony Corp 共有メモリ装置
JP2007072616A (ja) * 2005-09-05 2007-03-22 Sony Corp 共有メモリ装置
JP2008077152A (ja) * 2006-09-19 2008-04-03 Sony Corp 共有メモリ装置
JP2017532671A (ja) * 2014-09-22 2017-11-02 ザイリンクス インコーポレイテッドXilinx Incorporated マルチプロセッサシステムにおけるメモリの管理

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007034943A (ja) * 2005-07-29 2007-02-08 Sony Corp 共有メモリ装置
JP2007072616A (ja) * 2005-09-05 2007-03-22 Sony Corp 共有メモリ装置
JP2008077152A (ja) * 2006-09-19 2008-04-03 Sony Corp 共有メモリ装置
US8539167B2 (en) 2006-09-19 2013-09-17 Sony Corporation Shared memory device
JP2017532671A (ja) * 2014-09-22 2017-11-02 ザイリンクス インコーポレイテッドXilinx Incorporated マルチプロセッサシステムにおけるメモリの管理

Similar Documents

Publication Publication Date Title
JPH02267634A (ja) 割込み処理装置
JPH01200466A (ja) データ処理システム
EP3761564A1 (en) Master/standby container system switch
US11449456B2 (en) System and method for scheduling sharable PCIe endpoint devices
CN110647359A (zh) 半导体装置、其操作方法和具有其的层叠存储装置
JPH08179941A (ja) マルチコンピュータシステムにおけるプログラムパッケージの変更方法、およびそのためのコンピュータ
JP2002245022A (ja) マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム
US10749836B2 (en) Slave device for performing address resolution protocol and operating method thereof
JP2001344222A (ja) コンピュータ・システム
CN114817107B (zh) Pcie设备切换系统、方法、装置、计算机设备和存储介质
WO2012033595A1 (en) Disabling circuitry from initiating modification, at least in part, of state-associated information
JP2001167058A (ja) 情報処理装置
JPH11232213A (ja) 入出力装置におけるデータ転送方式
JPH06187066A (ja) 複数の中央演算処理装置を有するマイクロプロセッサ
JP2007018195A (ja) 情報処理方法および情報処理装置
JP3161319B2 (ja) マルチプロセッサシステム
WO2022249240A1 (ja) 起動システム及び起動方法
JPH056333A (ja) マルチプロセサシステム
JPH0554009A (ja) プログラムロード方式
JP2007508620A (ja) マルチマスタ共用資源システム中で使用するための通信ステアリング
JP2000244585A (ja) バスインタフェース回路
JP6631370B2 (ja) マイクロコンピュータ及び電子制御装置
JP2707308B2 (ja) 多目的プロセッサおよび多目的プロセッサを備えたデータ処理システム
JPH1145209A (ja) プログラム転送システム
CN112269649A (zh) 实现主机任务异步执行的方法及装置、系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090210