JP2009217336A - 計算機システム、ネットワークブートロードシステム、及び、そのブートロード方法 - Google Patents
計算機システム、ネットワークブートロードシステム、及び、そのブートロード方法 Download PDFInfo
- Publication number
- JP2009217336A JP2009217336A JP2008057685A JP2008057685A JP2009217336A JP 2009217336 A JP2009217336 A JP 2009217336A JP 2008057685 A JP2008057685 A JP 2008057685A JP 2008057685 A JP2008057685 A JP 2008057685A JP 2009217336 A JP2009217336 A JP 2009217336A
- Authority
- JP
- Japan
- Prior art keywords
- initialization
- computer system
- file
- external server
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【解決手段】計算機システム1を構成する全装置と専用の診断パス7で接続され、診断用ネットワーク9を介して外部サーバ8に接続された診断プロセッサ6を有し、OS用ネットワーク13を介して外部サーバ8に接続される計算機システム1において、計算機システム1の初期化後で、且つブートロード前の状態であることを示す初期化後フラグ10と、ブートロードするデータの書き込み先を指定するアドレステーブルとを入出力装置(IOP)5に設ける。計算機システム1の入出力装置5が、OS用ネットワーク13を介して外部サーバ8より送信されるOSファイル11のデータを受信し、該データをアドレステーブルに従って主記憶装置(MMU)3における所定の記憶領域に書き込む。
【選択図】図1
Description
図1は第1の実施形態に係る計算機システム1を含むネットワークブートロードシステム100の構成を示すブロック図である。
上記の第1の実施形態では、アドレステーブル52が予めIOP5内に格納されている例を説明したが、第2の実施形態では、初期化時に、アドレステーブル52をIOP5に書き込む例を説明する。
2 中央処理装置(CPU)
3 主記憶装置(MMU)
4 システム制御装置(SCU)
5 入出力装置(IOP)
6 診断プロセッサ
7 診断パス
8 外部サーバ
9 診断用ネットワーク
10 IOP内部の初期化後フラグ
11 オペレーティングシステムのファイル
12 記憶装置
13 計算機システムと外部サーバを接続するOS用ネットワーク
50A IOP内の第1制御メモリ
50B IOP内の第2制御メモリ
51 IOPを制御するFW
52 IOPの制御メモリに保持するアドレステーブル(アドレス情報)
60 診断プロセッサ用FWを格納するための制御メモリ
61 CPU通信機能用プログラム
62 診断パス制御機能用プログラム
63 装置アクセス機能用プログラム
64 サーバ通信機能用プログラム
81 ブートロードする領域を指定するアドレステーブル(アドレス情報)のファイル
100 ネットワークブートロードシステム
Claims (25)
- プロセッサと、主記憶装置と、入出力装置と、を備え、ネットワークを介して外部サーバと接続される計算機システムにおいて、
少なくとも前記プロセッサ、前記主記憶装置及び前記入出力装置を含む当該計算機システムを構成するハードウェアの各々に対し、診断パスを介して接続され、該ハードウェアの各々の初期化を行う診断プロセッサを備え、
当該計算機システムは、
OSファイルのブートロードを実行するブートロード実行機能と、
当該計算機システムを構成するハードウェアの初期化直後であるか否かを判定する初期化直後判定機能と、
を備え、
前記初期化直後判定機能は、
前記ハードウェアの初期化後、且つ、前記OSファイルのブートロード完了前の段階である場合に、初期化直後であると判定する機能であり、
前記ブートロード実行機能は、
初期化直後において、当該計算機システムからのブートロード要求に応じて前記外部サーバより送信されるOSファイルのデータを受信し、該受信したデータを所定のアドレス情報に従って前記主記憶装置における所定の記憶領域に書き込む機能であり、
前記ブートロード実行機能を前記入出力装置が実行するようにしたことを特徴とする計算機システム。 - 当該計算機システムは、更に、
前記ハードウェアの初期化後に、初期化後であるか否かを示す初期化後フラグを設定するフラグ設定機能と、
前記主記憶装置に対する前記OSファイルの書き込みが完了した場合に、前記初期化後フラグをリセットし、初期化後でない旨を示す値に変更するリセット機能と、
を有し、
前記初期化直後判定機能は、
前記初期化後フラグが初期化後である旨を示す状態の時に、初期化直後であると判定することを特徴とする請求項1に記載の計算機システム。 - 前記入出力装置が前記初期化後フラグの記憶領域を有することを特徴とする請求項2に記載の計算機システム。
- 前記入出力装置が前記初期化直後判定機能を実行するようにしたことを特徴とする請求項2又は3に記載の計算機システム。
- 前記フラグ設定機能及び前記リセット機能を、前記診断プロセッサが実行するようにしたことを特徴とする請求項2乃至4のいずれか一項に記載の計算機システム。
- 前記ブートロード実行機能は、前記外部サーバより受信したOSファイルのデータを、前記入出力装置に保持する前記アドレス情報に従って、前記主記憶装置における所定の記憶領域に書き込むことを特徴とする請求項1乃至5のいずれか一項に記載の計算機システム。
- 前記アドレス情報は、予め記憶保持されていることを特徴とする請求項6に記載の計算機システム。
- 前記初期化後、且つ、前記OSファイルのブートロードの開始前の段階において、前記アドレス情報を書き込むようにしたことを特徴とする請求項6に記載の計算機システム。
- 前記アドレス情報を前記外部サーバから入力し、該入力したアドレス情報を前記入出力装置に書き込むことを特徴とする請求項8に記載の計算機システム。
- 前記外部サーバより送信されるOSファイルのデータには、前記アドレス情報が含まれ、
前記ブートロード実行機能は、前記外部サーバより受信したOSファイルのデータを、該データに含まれるアドレス情報に従って、前記主記憶装置における所定の記憶領域に書き込むことを特徴とする請求項1乃至5のいずれか一項に記載の計算機システム。 - 前記ブートロード要求は、前記診断プロセッサが前記外部サーバに対して出力することを特徴とする請求項1乃至10のいずれか一項に記載の計算機システム。
- 前記診断プロセッサは、前記ブートロードが完了したら、前記プロセッサに割り込みをかけ、
前記割り込みを受けた前記プロセッサが、前記主記憶装置にロードされたOSファイルを起動することを特徴とする請求項1乃至11のいずれか一項に記載の計算機システム。 - 当該計算機システムは前記プロセッサを複数備えることを特徴とする請求項1乃至12のいずれか一項に記載の計算機システム。
- プロセッサと、主記憶装置と、入出力装置と、を備える計算機システムと、
ネットワークを介して前記計算機システムと接続される外部サーバと、
を備え、
前記計算機システムは、
少なくとも前記プロセッサ、前記主記憶装置及び前記入出力装置を含む当該計算機システムを構成するハードウェアの各々に対し、診断パスを介して接続され、該ハードウェアの各々の初期化を行う診断プロセッサを備え、
前記計算機システムは、
OSファイルのブートロードを実行するブートロード実行機能と、
当該計算機システムを構成するハードウェアの初期化直後であるか否かを判定する初期化直後判定機能と、
を備え、
前記初期化直後判定機能は、
前記ハードウェアの初期化後、且つ、前記OSファイルのブートロード完了前の段階である場合に、初期化直後であると判定する機能であり、
前記ブートロード実行機能は、
初期化直後において、当該計算機システムからのブートロード要求に応じて前記外部サーバより送信されるOSファイルのデータを受信し、該受信したデータを所定のアドレス情報に従って前記主記憶装置における所定の記憶領域に書き込む機能であり、
前記ブートロード実行機能を前記入出力装置が実行するようにしたことを特徴とするネットワークブートロードシステム。 - 前記計算機システムは、更に、
前記ハードウェアの初期化後に、初期化後であるか否かを示す初期化後フラグを設定するフラグ設定機能と、
前記主記憶装置に対する前記OSファイルの書き込みが完了した場合に、前記初期化後フラグをリセットし、初期化後でない旨を示す値に変更するリセット機能と、
を有し、
前記初期化直後判定機能は、
前記初期化後フラグが初期化後である旨を示す状態の時に、初期化直後であると判定することを特徴とする請求項14に記載のネットワークブートロードシステム。 - 前記入出力装置が前記初期化後フラグの記憶領域を有することを特徴とする請求項15に記載のネットワークブートロードシステム。
- 前記入出力装置が前記初期化直後判定機能を実行するようにしたことを特徴とする請求項15又は16に記載のネットワークブートロードシステム。
- 前記フラグ設定機能及び前記リセット機能を、前記診断プロセッサが実行するようにしたことを特徴とする請求項15乃至17のいずれか一項に記載のネットワークブートロードシステム。
- 前記ブートロード実行機能は、前記外部サーバより受信したOSファイルのデータを、前記入出力装置に保持された前記アドレス情報に従って、前記主記憶装置における所定の記憶領域に書き込むことを特徴とする請求項14乃至18のいずれか一項に記載のネットワークブートロードシステム。
- 前記アドレス情報は、予め記憶保持されていることを特徴とする請求項19に記載のネットワークブートロードシステム。
- 前記外部サーバより送信されるOSファイルのデータには、前記アドレス情報が含まれ、
前記ブートロード実行機能は、前記外部サーバより受信したOSファイルのデータを、該データに含まれるアドレス情報に従って、前記主記憶装置における所定の記憶領域に書き込むことを特徴とする請求項14乃至18のいずれか一項に記載のネットワークブートロードシステム。 - 前記診断プロセッサは、前記ブートロードが完了したら、前記プロセッサに割り込みをかけ、
前記割り込みを受けた前記プロセッサが、前記主記憶装置にロードされたOSファイルを起動することを特徴とする請求項14乃至21のいずれか一項に記載のネットワークブートロードシステム。 - 前記計算機システムは前記プロセッサを複数備えることを特徴とする請求項14乃至22のいずれか一項に記載のネットワークブートロードシステム。
- プロセッサと、主記憶装置と、入出力装置と、を備え、ネットワークを介して外部サーバと接続される計算機システムがブートロードを行う方法において、
少なくとも前記プロセッサ、前記主記憶装置及び前記入出力装置を含む前記計算機システムを構成するハードウェアの各々の初期化を行う第1の過程と、
前記ハードウェアの初期化後、且つ、前記OSファイルのブートロード完了前の段階である場合に、初期化直後であると判定する第2の過程と、
前記第2の過程により初期化直後であると判定された場合において、前記計算機システムからのブートロード要求に応じて前記外部サーバより送信されるOSファイルのデータを、前記入出力装置が受信する第3の過程と、
前記第3の過程において受信したOSファイルのデータを、前記入出力装置が所定のアドレス情報に従って前記主記憶装置における所定の記憶領域に書き込む第4の過程と、
を備えることを特徴とするブートロード方法。 - 前記ハードウェアの初期化後に、初期化後であるか否かを示す初期化後フラグを設定する第5の過程と、
前記主記憶装置に対する前記OSファイルの書き込みが完了した場合に、前記初期化後フラグをリセットし、初期化後でない旨を示す値に変更する第6の過程と、
を更に備え、
前記第2の過程では、前記初期化後フラグが初期化後である旨を示す状態の時に、初期化直後であると判定することを特徴とする請求項24に記載のブートロード方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057685A JP4985483B2 (ja) | 2008-03-07 | 2008-03-07 | 計算機システム、ネットワークブートロードシステム、及び、そのブートロード方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057685A JP4985483B2 (ja) | 2008-03-07 | 2008-03-07 | 計算機システム、ネットワークブートロードシステム、及び、そのブートロード方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009217336A true JP2009217336A (ja) | 2009-09-24 |
JP4985483B2 JP4985483B2 (ja) | 2012-07-25 |
Family
ID=41189156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008057685A Expired - Fee Related JP4985483B2 (ja) | 2008-03-07 | 2008-03-07 | 計算機システム、ネットワークブートロードシステム、及び、そのブートロード方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4985483B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9817672B2 (en) | 2014-03-28 | 2017-11-14 | Fujitsu Limited | Information processing apparatus and method for controlling information processing apparatus |
CN110825421A (zh) * | 2019-11-29 | 2020-02-21 | 湖南国科微电子股份有限公司 | 一种固件升级方法、系统及可读存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1115741A (ja) * | 1997-06-26 | 1999-01-22 | Denso Corp | 電子制御装置 |
JP2005523514A (ja) * | 2002-04-18 | 2005-08-04 | アーデンス・インコーポレイテッド | データをネットワーク上のコンピューターにストリームするためのシステム及び方法 |
JP2005316809A (ja) * | 2004-04-30 | 2005-11-10 | Nec Corp | 計算機、計算機起動方法、管理サーバ装置およびプログラム |
JP2006171962A (ja) * | 2004-12-14 | 2006-06-29 | Nec Corp | コンピュータシステムの試験診断方法 |
-
2008
- 2008-03-07 JP JP2008057685A patent/JP4985483B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1115741A (ja) * | 1997-06-26 | 1999-01-22 | Denso Corp | 電子制御装置 |
JP2005523514A (ja) * | 2002-04-18 | 2005-08-04 | アーデンス・インコーポレイテッド | データをネットワーク上のコンピューターにストリームするためのシステム及び方法 |
JP2005316809A (ja) * | 2004-04-30 | 2005-11-10 | Nec Corp | 計算機、計算機起動方法、管理サーバ装置およびプログラム |
JP2006171962A (ja) * | 2004-12-14 | 2006-06-29 | Nec Corp | コンピュータシステムの試験診断方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9817672B2 (en) | 2014-03-28 | 2017-11-14 | Fujitsu Limited | Information processing apparatus and method for controlling information processing apparatus |
CN110825421A (zh) * | 2019-11-29 | 2020-02-21 | 湖南国科微电子股份有限公司 | 一种固件升级方法、系统及可读存储介质 |
CN110825421B (zh) * | 2019-11-29 | 2023-08-22 | 湖南国科微电子股份有限公司 | 一种固件升级方法、系统及可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP4985483B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102447493B1 (ko) | 랭크 단위로 메모리 장치를 트레이닝하는 전자 장치 및 그것의 메모리 트레이닝 방법 | |
US20180143923A1 (en) | Providing State Storage in a Processor for System Management Mode | |
EP3608790B1 (en) | Modifying nvme physical region page list pointers and data pointers to facilitate routing of pcie memory requests | |
US20100169629A1 (en) | Method for configuring computer by bios, server, computer, system startup method and computer system | |
US10585822B2 (en) | Operation method of host system including storage device and operation method of storage device controller | |
TWI514263B (zh) | 用於多核心處理單元的啟動載入處理器指派的技術 | |
JP2005010942A (ja) | ブートコードが格納されるシーケンシャルアクセス・メモリデバイスを備えた装置及び前記装置の起動方法 | |
JP2011170848A (ja) | トレースデータの優先度の選択 | |
KR20190098146A (ko) | 바이트 어드레스 지정 가능한 메모리로서 비-휘발성 메모리에 액세스하는 방법 및 장치 | |
JP2010500682A (ja) | フラッシュメモリアクセス回路 | |
KR20180066073A (ko) | 컴퓨팅 디바이스에서 운영 시스템 독립적 에러 제어를 제공하는 시스템 및 방법 | |
US6581119B1 (en) | Interrupt controller and a microcomputer incorporating this controller | |
JPH11126182A (ja) | コンピュータバス間通信装置及びその方法 | |
US10664418B2 (en) | Peripheral device controlling device, operation method thereof, and operation method of peripheral device controlling device driver | |
US7913059B2 (en) | Information processing device, data transfer method, and information storage medium | |
JP2007206933A (ja) | 情報処理装置、情報処理装置におけるブートローダ生成方法およびプログラム転送方法 | |
JP4985483B2 (ja) | 計算機システム、ネットワークブートロードシステム、及び、そのブートロード方法 | |
KR100532417B1 (ko) | 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치및 이에 대한 제어방법 | |
US10802828B1 (en) | Instruction memory | |
US20130007768A1 (en) | Atomic operations on multi-socket platforms | |
JP4791792B2 (ja) | デジタルシグナルプロセッサシステムおよびそのブート方法。 | |
US20080016296A1 (en) | Data processing system | |
US8176303B2 (en) | Multiprocessor communication device and methods thereof | |
US9817672B2 (en) | Information processing apparatus and method for controlling information processing apparatus | |
US7877533B2 (en) | Bus system, bus slave and bus control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090701 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4985483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |