TWI514263B - 用於多核心處理單元的啟動載入處理器指派的技術 - Google Patents
用於多核心處理單元的啟動載入處理器指派的技術 Download PDFInfo
- Publication number
- TWI514263B TWI514263B TW101149807A TW101149807A TWI514263B TW I514263 B TWI514263 B TW I514263B TW 101149807 A TW101149807 A TW 101149807A TW 101149807 A TW101149807 A TW 101149807A TW I514263 B TWI514263 B TW I514263B
- Authority
- TW
- Taiwan
- Prior art keywords
- core
- processor
- bsp
- processing cores
- cores
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
本發明大體上係有關於微處理器之領域。詳言之,本發明係有關於啟動載入處理器至多核心處理單元之處理核心的指派。
直至最近,計算器件仍通常包括用於可用於計算器件之主電路板上的每一插槽之單一處理單元。最近,已改良單一處理單元以包括多個核心,其使得處理器能夠使用各種核心並行地執行指令。隨著核心之佔據面積繼續經由製造中之進步而減小,於晶片上包括額外處理器或核心的能力變得更容易可用。
於晶片上包括許多核心(被稱作「系統單晶片」或「SOC」,其中SOC對計算器件而言可經由插槽存取)可向硬體及軟體架構師兩者提出一些新的挑戰。一個挑戰在於額外核心應可由具有鏈接核心之最小化通信路徑的插槽存取,藉此節省晶片上的有價值空間用於額外核心或其他必要組件。當核心之可用性可在SOC之操作壽命期間改變
時,此等挑戰進一步複雜化。
依據本發明之一實施例,係特地提出一種處理器,其包含:複數個處理核心;一互連件,其耦接至該複數個處理核心;及一第一邏輯,其用以將該複數個處理核心中之一處理核心指派為一啟動載入處理器(BSP),其中該指派將被格式化至一封包中,且在該互連件上傳輸。
100‧‧‧說明性多核心處理單元/環境
102、924‧‧‧互連件
104、702‧‧‧核心
106‧‧‧初始化核心
108‧‧‧初始化邏輯
110‧‧‧封包
112‧‧‧屬性
114‧‧‧標識
200、300、400‧‧‧說明性多核心處理單元
202‧‧‧環形結構
302‧‧‧網格
402‧‧‧同級間組態
500‧‧‧將BSP標識指派至最後可用核心之說明性程序
600‧‧‧將BSP標識指派至最後可用核心之另一說明性程序
700、800‧‧‧多核心處理單元
704、804‧‧‧最後核心
802‧‧‧非作用中核心
900‧‧‧說明性系統
902-1、902-2、902-N‧‧‧處理器
904、904-1、904-2、904-M‧‧‧處理器核心
905‧‧‧邏輯
908‧‧‧記憶體
910‧‧‧共用快取記憶體
912‧‧‧儲存器
914‧‧‧指令或程式
916‧‧‧作業系統(OS)
918‧‧‧通信器件
920‧‧‧網路
922‧‧‧輸入/輸出(I/O)器件
參看隨附諸圖描述實施方式。在諸圖中,參考數字之最左邊的數識別首次出現該參考數字之圖。不同圖中之同一參考數字指示類似或相同項。
圖1為使用互連件來促進核心之間的通信之說明性多核心處理單元之示意圖。
圖2為使用經配置成環形結構的互連件之說明性多核心處理單元之示意圖。
圖3為使用經配置成網格的互連件之說明性多核心處理單元之示意圖。
圖4為使用以同級間組態配置的互連件之說明性多核心處理單元之示意圖。
圖5為將啟動載入處理器標識指派至最後可用核心之說明性程序的流程圖。
圖6為將啟動載入處理器標識指派至最後可用核心之另一說明性程序的流程圖。
圖7為將啟動載入處理器指派至最後可用核心之多核
心處理單元的示意圖。
圖8為包括非作用中核心且將啟動載入處理器指派至最後可用核心之多核心處理單元的示意圖。
圖9為執行啟動載入處理器至處理器中之最後可用核心的指派之說明性系統之方塊圖。
本發明係針對啟動載入處理器(BSP)至多核心處理器中之處理核心的指派。多核心處理器可包括許多核心,該等核心可為中央處理單元(CPU)、圖形處理單元(GPU)、一般處理圖形處理單元(GPGPU)、其他處理邏輯或其組合。各種核心可經由互連件與彼此及/或初始化核心通信。互連件可經配置成網格互連件、共用互連件、同級間(P2P)互連件或環形互連件。
在包括多核心處理器之系統的重新開始或重新啟動之後,多核心處理器可將核心中之一者指派為BSP。根據至少一些實施例,初始化邏輯可偵測複數個處理核心中之每一者的狀態為作用中或非作用中。可出於各種原因(諸如,歸因於核心之故障或出於其他原因)而撤銷啟動非作用中之核心。初始化邏輯可偵測複數個處理核心中之每一者的屬性為適合於經指派為BSP或不適合於經指派為BSP。初始化邏輯可偵測互連件中之複數個處理核心中之最後處理核心,該最後處理核心至少部分基於狀態為作用中處理核
心,且至少部分基於屬性而適合於經指派為BSP。在各種實施例中,初始化資訊可將最後處理核心指派為BSP。因此,在多核心處理器起始啟動程序之情形下,BSP可用以執行啟動程序之功能中的一些或全部。因此,BSP可載入作業系統。
本文中所描述之技術、裝置及系統可以數種方式來實施。下文參看以下諸圖提供實例實施。
圖1為使用互連件102來促進核心之間的通信之說明性多核心處理單元100之示意圖。在各種實施例中,多核心處理單元100(或處理器)可包括複數個核心104,該複數個核心104可為中央處理單元(CPU)、圖形處理單元(GPU)、一般處理圖形處理單元(GPGPU)、其他處理邏輯或其組合。
根據一些實施例,各種核心可經由互連件102與彼此及/或初始化核心106通信。根據各種實施例,互連件102可經配置為如圖1中所展示之共用互連件,經配置為如圖2中所展示之環形互連件,經配置為如圖3中所展示之網格互連件,或經配置為如圖4中所展示之同級間(P2P)互連件。
初始化核心106可為包括初始化邏輯108之處理器核心。初始化邏輯108可用以經由使用封包110而將資訊傳輸至複數個核心中之一或多者。可在處理單元100之重新啟動或重設之後實施初始化邏輯。舉例來說,當重設或重新啟動處理單元100時,初始化邏輯接著可在複數個核心可開始處理外部軟體(諸如,經由作業系統由應用程式執行之
軟體)之前執行數個操作。
根據至少一些實施例,初始化邏輯108可偵測複數個處理核心中之每一者的狀態為作用中或非作用中。可出於各種原因(諸如,歸因於核心之故障或出於其他原因)而撤銷啟動非作用中之核心。舉例來說,在處理單元100之部署之後,複數個核心104中之一或多者可能失效或以其他方式需要撤銷啟動。在撤銷啟動核心之後,可需要將由經撤銷啟動之核心執行的任何基本操作指派至另一核心。因此,初始化邏輯108可將由曾在作用中但已被撤銷啟動之核心執行的一些操作重新指派至仍在作用中之其他核心。此等操作中之一者為啟動操作。執行啟動操作之處理核心在本文中被稱作啟動載入處理器(BSP)。因此,在重設或重新啟動操作之後,初始化邏輯108可指派複數個核心中之一者充當啟動載入處理器,且(諸如)藉由載入作業系統來執行處理單元100之重新啟動。
在各種實施例中,初始化邏輯108可偵測複數個處理核心中之每一者的屬性112。屬性112中之一者可指示該核心適合於經指派為BSP,或不適合於經指派為BSP。屬性112可包括與特定處理核心相關聯之資料,資料可包括(而不限於)處理核心之位址、狀態、處理核心成為BSP之適合性、在核心為BSP之狀況下的指示,及其他資料。核心可自屬性讀取資訊,且將資訊寫入至屬性。在一些情況下自封包110提供資訊,封包110可在處理核心與初始化核心106之間可能經由其他核心或直接自初始化核心傳輸。
在一或多個實施例中,初始化邏輯108可偵測互連件102中之複數個處理核心中之最後處理核心,該最後處理核心至少部分基於各別處理核心的狀態而被偵測為作用中處理核心,並且至少部分基於屬性112中之一者而被偵測為適合於經指派為BSP。
在各種實施例中,封包110可包括由初始化核心106自初始化邏輯108產生之初始化資訊。封包110可包括諸如核心N-M或另一核心之接收端核心之位址。在一些實施例中,封包可包括不同核心之多個位址,其中核心可具有待傳輸至各別核心之不同資訊,或核心可具有待傳輸至各別核心之相同資訊。當封包110由具有由封包指定之位址的核心接收時,核心可讀取應用於核心之封包之內容的至少一部分。在一些實施例中,核心可讀取核心成為BSP之標識。回應於讀取核心經指派為BSP,該核心可更新屬性以儲存作為BSP之標識,諸如,標識114。
在各種實施例中,初始化資訊可經由封包110將最後處理核心指派為BSP。因此,在多核心處理器起始啟動程序之情形下,BSP可用以執行啟動程序之功能中的一些或全部。因此,BSP可載入或開始作業系統。
圖2為使用經配置為環形結構202的互連件之說明性多核心處理單元200之示意圖。環形結構202可適應封包110在初始化核心與其他核心之間或在核心之任何組合之間的交換。
圖3為使用經配置為網格302的互連件之說明性
多核心處理單元300之示意圖。網格302可適應封包110在初始化核心與其他核心之間或在核心之任何組合之間的交換。
圖4為使用以同級間組態402配置的互連件之說明性多核心處理單元400之示意圖。同級間組態402可適應封包110在初始化核心與其他核心之間或在核心之任何組合之間的交換。
圖5及圖6展示執行BSP至處理器中之最後可用核心的指派之說明性程序。該等程序經說明為邏輯流程圖中之區塊的集合,該等區塊表示可以硬體、軟體或其組合來實施之一系列操作。不意欲將描述操作之次序解釋為限制的,且任何數目個所描述之區塊可按任何次序及/或並行地組合,以實施程序。參看環境100描述程序。當然,可在其他類似及/或不同環境中執行程序。
圖5為將BSP標識指派至最後可用核心之說明性程序500的流程圖。
在502,處理單元100可執行重新啟動或重設。在一些情況下,重新啟動或重設可在複數個處理核心中之一或多者的撤銷啟動之後。核心可由系統管理員,由使用者或由藉由處理單元100執行之指令撤銷啟動。
在504,初始化邏輯可偵測複數個處理核心中之最後作用中及適合的核心。初始化邏輯可與複數個處理核心交換或試圖交換封包,以判定核心之狀態為作用中或非
作用中,及適合成為BSP或不適合成為BSP。舉例來說,初始化邏輯可判定對封包中包括之請求無回應的核心為非作用中核心。一些核心可標識為不適合成為BSP,此係由於有限之容量、功能性或此等核心之其他特性。此等核心之屬性可包括此等核心不適合成為BSP之指示。在一些實施例中,初始化邏輯可儲存適合成為BSP之核心的指示及/或不適合成為BSP之核心的指示。
因此,在504,初始化邏輯可偵測哪些作用中核心亦適合成為BSP。另外,在504,初始化邏輯可偵測此等作用中及適合的核心中之哪一者為最後核心。可基於核心相對於互連件之位置來偵測最後核心。舉例來說,當互連件經配置為環形結構時,接著可藉由環形結構內之位置偵測最後核心。除了核心在互連件中之位置以外,可基於對來自起始處理器之請求作出回應的時間、距起始處理器之距離及/或核心之其他特性中的一或多者來偵測最後核心。
在506,初始化核心可將最後作用中及適合的核心指派為BSP。初始化核心可經由起始邏輯藉由將初始化資訊中之指派包括於封包中來執行指派。
在508,初始化核心可將封包傳輸至核心中之至少一些核心,諸如,標識為最後作用中及適合的核心之核心。在接收封包之後,最後作用中及適合的核心可讀取訊息,訊息可使得該核心讀取或寫入資料,或以其他方式執行一指令。核心可執行寫入動作以將該核心標識為BSP。
圖6為將BSP標識指派至最後可用核心之另一說
明性程序600的流程圖。
在602,處理單元100可執行重新啟動或重設。在某一情況下,重新啟動或重設可在複數個處理核心中之一或多者的撤銷啟動之後。
在604,初始化邏輯可偵測複數個處理核心中之作用中及適合的核心。如上文所論述,初始化邏輯可與複數個處理核心交換或試圖交換封包,以判定核心之狀態為作用中或非作用中,及適合成為BSP或不適合成為BSP。此等核心之屬性可包括此等核心不適合成為BSP之指示。在一些實施例中,初始化邏輯可儲存適合成為BSP之核心的指示及/或不適合成為BSP之核心的指示。
在606,初始化邏輯可偵測此等作用中及適合的核心中之哪一者為最後核心。可基於核心相對於互連件之位置(諸如,核心在環形結構中之位置)來偵測最後核心。除了核心在互連件中之位置以外,可基於對來自起始處理器之請求作出回應的時間、距起始處理器之距離及/或核心之其他特性中的一或多者來偵測最後核心。
在608,初始化核心可將最後作用中及適合的核心指派為BSP。初始化核心可經由將初始化資訊包括至封包中之起始邏輯來執行指派。初始化核心亦可指派其他核心不為BSP。舉例來說,當每一核心包括指示該核心是否為BSP之屬性時,初始化核心則可創建核心中之每一者為BSP或不為BSP的指派。
在610,初始化核心可將封包傳輸至核心。在接
收封包之後,最後作用中及適合的核心可讀取訊息,訊息可使得該核心讀取或寫入資料,或以其他方式執行一指令。核心可執行寫入動作以將核心標識為BSP。不為最後作用中及適合的核心但在作用中之核心可接收指示彼等核心不為BSP之封包(可能為同一封包)。
圖7為將啟動載入處理器指派至最後可用核心之多核心處理單元700的示意圖。多核心處理單元700包括使用互連件102通信之初始化核心106及複數個核心106。複數個核心中之一些核心702(一或多者)可標識為不適合成為BSP,其在圖7中藉由交叉影線指示。此等核心可標識為不適合成為BSP,此係由於有限之容量、功能性或此等核心之其他特性。
當經由初始化邏輯將程序500或程序600應用於多核心處理單元700時,該等程序可判定核心0、1、N-M、N-3及N-1皆為作用中核心,且亦適合經指派為BSP。歸因於最後核心在互連件102中之位置或出於如上文所論述之其他原因,程序可選擇最後核心704作為BSP。
圖8為包括非作用中核心且將啟動載入處理器指派至最後可用核心之多核心處理單元800的示意圖。在多核心處理單元800中,核心n-1經展示為非作用中核心802。核心n-1可已由管理員、使用者或由藉由多核心處理單元800執行之指令撤銷啟動。複數個核心中之一些核心702(一或多者)可標識為不適合成為BSP,其在圖8中藉由交叉影線指示。此等核心可標識為不適合成為BSP,此係由於有限之容
量、功能性或此等核心之其他特性。
當經由初始化邏輯將程序500或程序600應用於多核心處理單元800時,該等程序可判定核心0、1、N-M及N-3皆為作用中核心,且亦適合經指派為BSP。歸因於最後核心在互連件102中之位置或出於如上文所論述之其他原因,程序可選擇最後核心804作為BSP。
圖9說明根據本文中之一些實施之說明性系統900的非限制性選擇組件,該等組件可包括用於實施啟動載入處理器至處理器中之最後可用核心的指派之上文論述之處理器架構的一或多個執行個體。系統900可包括一或多個處理器902-1、902-2、......、902-N(其中N為大於等於1之正整數),該等處理器中之每一者可包括一或多個處理器核心904-1、904-2、......、904-M(其中M為大於等於1之正整數)。在如上文所論述之一些實施中,處理器902可為單一核心處理器,而在其他實施中,處理器902可具有大量處理器核心,該等處理器核心中之每一者可包括圖9中所說明之組件中的一些或全部。舉例來說,每一處理器核心904-1、904-2、......、904-M可包括執行用於彼各別處理器核心904-1、904-2、......、904-M之各種任務的邏輯905之執行個體。邏輯905可包括專用電路、邏輯單元、微程式碼或其類似者中之一或多者。
可操作處理器902及處理器核心904以提取且執行儲存於記憶體908或其他電腦可讀媒體中之電腦可讀指
令。記憶體908可包括以用於資訊(諸如,電腦可讀指令、資料結構、程式模組或其他資料)之儲存的任何類型之技術來實施的揮發性及非揮發性記憶體及/或抽取式及非抽取式媒體。此記憶體可包括(但不限於)RAM、ROM、EEPROM、快閃記憶體或其他記憶體技術。在一些實施中,在存在多個處理器核心904之狀況下,多個處理器核心904可共用一共用快取記憶體910。另外,儲存器912可經提供以用於儲存資料、程式碼、程式、記錄檔及其類似者。儲存器912可包括固態儲存器、磁碟儲存器、RAID儲存系統、儲存陣列、網路附接儲存器、儲存區域網路、雲端儲存器、CD-ROM、數位影音光碟(DVD)或其他光學儲存器、匣式磁帶、磁帶或可用以儲存所要資訊且可由計算器件存取之任何其他媒體。取決於系統900之組態,記憶體908及/或儲存器912可為某類型之電腦可讀儲存媒體,且可為非暫時性媒體。
記憶體908可儲存可由處理器902執行之功能組件。在一些實施中,此等功能組件包含可由處理器902執行之指令或程式914。圖9中所說明之實例功能組件進一步包括用以管理系統900之操作的作業系統(OS)916。
系統900可包括一或多個通信器件918,該一或多個通信器件918可包括用於使得能夠經由諸如一或多個網路920之通信鏈路與各種其他器件通信的一或多個介面及硬體組件。舉例來說,通信器件918可促進經由網際網路、纜線網路、蜂巢式網路、無線網路(例如,Wi-Fi、蜂巢式)
及有線網路中之一或多者的通信。用於通信之組件可至少部分取決於所選擇之網路及/或環境的類型。用於經由此等網路通信之協定及組件為熟知的,且在本文中將不詳細論述。
系統900可進一步配備有各種輸入/輸出(I/O)器件922。此等I/O器件922可包括顯示器、各種使用者介面控制項(例如,按鈕、操縱桿、鍵盤、觸控式螢幕等)、音訊揚聲器、連接埠等等。可提供可包括系統匯流排、點對點介面、晶片組或其他合適連接及組件的互連件924,以使得能夠在處理器902、記憶體908、儲存器912、通信器件918與I/O器件922之間通信。
雖然已用特定針對結構特徵及/或方法動作之語言來描述標的物,但應理解,在附加之申請專利範圍中界定之標的物不必限於所描述之特定特徵或動作。實情為,將該等特定特徵及動作揭示為實施申請專利範圍之說明性形式。
100‧‧‧說明性多核心處理單元
102‧‧‧互連件
104‧‧‧核心
106‧‧‧初始化核心
108‧‧‧初始化邏輯
110‧‧‧封包
112‧‧‧屬性
114‧‧‧標識
Claims (17)
- 一種處理器,其包含:複數個處理核心;一互連件,其耦接至該等複數個處理核心;以及一第一邏輯,用以將該等複數個處理核心中之一處理核心指派為一啟動載入處理器(BSP),其中,此指派係為一封包之形式並係在該互連件上被傳輸,其中,該BSP處理器係該等複數個處理核心中之由該第一邏輯所偵測到的一最後處理核心。
- 如申請專利範圍第1項之處理器,其中,該互連件被配置為一環形結構。
- 如申請專利範圍第1項之處理器,其進一步包含:一第二邏輯,用以偵測該等複數個處理核心中之每一者之狀態為作用中或非作用中;一第三邏輯,用以偵測該等複數個處理核心中之每一者之屬性為適合被指派為該BSP或不適合被指派為該BSP;以及一第四邏輯,用以至少部分基於該狀態而偵測出該處理核心為作用中且至少部分基於該屬性而偵測出該處理核心適合被指派為該BSP。
- 如申請專利範圍第1項之處理器,其中,該互連件為一環形結構,該環形結構包括複數個連接,該等複數個連接使得能夠進行使資料封包進出該等複數個處理核心 中之每一者的傳輸。
- 如申請專利範圍第1項之處理器,其中,該BSP在該處理器之重新開始或重設之後進行一啟動操作。
- 一種處理器,其包含:複數個處理核心;一互連件,其耦接至該等複數個處理核心;以及一初始化邏輯,用以藉由使用該互連件的一傳輸而將該等複數個處理核心中之一作用中且適合的一處理核心指派為一啟動載入處理器(BSP),其中,該初始化邏輯係至少部分基於該作用中且適合的處理核心之相對於經由該互連件而與該初始化邏輯連接之該等複數個處理核心的位置而指派該BSP。
- 如申請專利範圍第6項之處理器,其中,該初始化邏輯進一步可進行用於下列步驟之動作:偵測該等複數個處理核心中之每一者之狀態為作用中或非作用中;以及偵測該等複數個處理核心中之每一者之一屬性為適合被指派為該BSP或不適合被指派為該BSP。
- 如申請專利範圍第6項之處理器,其中,該初始化邏輯會在該處理器之重設或重新啟動之後接著指派該BSP。
- 如申請專利範圍第6項之處理器,其中,該互連件被配置為一環形結構。
- 如申請專利範圍第6項之處理器,其中,該BSP會載入一作業系統以供由該處理器執行。
- 如申請專利範圍第6項之處理器,其中,該處理器進一步包括:一插槽,用以使該處理器與一電子裝置上的一對應插槽連接。
- 一種方法,其包含下列步驟:從複數個處理核心當中偵測出一最後作用中且適合的處理核心;使用在一互連件上受到傳輸的一封包來將該最後作用中且適合的處理核心指派為針對該等複數個處理核心的一啟動載入處理器(BSP),以及將該封包傳輸給該最後作用中且適合的處理核心,該最後作用中且適合的處理核心會讀取該封包並接著修改一指標以指示欲使該最後作用中且適合的處理核心作為該BSP的指派。
- 如申請專利範圍第12項之方法,其中,該最後作用中且適合的處理核心係至少部分基於該最後作用中且適合的處理核心在該互連件上相對於該等複數個處理核心的位置而受到選擇。
- 如申請專利範圍第12項之方法,其中,該指派係藉由在被配置為一環形結構的該互連件上受到傳輸的該封包而被傳達給該最後作用中且適合的處理核心。
- 如申請專利範圍第12項之方法,其中,偵測之步驟包括:偵測該等複數個處理核心中之每一者之狀態為作用中或非作用中。
- 如申請專利範圍第12項之方法,其中,偵測之步驟包括:偵測該等複數個處理核心中之每一者之一屬性為適合被指派為該BSP或不適合被指派為該BSP。
- 如申請專利範圍第12項之方法,其進一步包含下列步驟:在偵測該最後作用中且適合的處理核心之前,進行對包括該等複數個處理核心的一系統的重新啟動或重設。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2011/067885 WO2013101086A1 (en) | 2011-12-29 | 2011-12-29 | Boot strap processor assignment for a multi-core processing unit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201342215A TW201342215A (zh) | 2013-10-16 |
TWI514263B true TWI514263B (zh) | 2015-12-21 |
Family
ID=48698322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101149807A TWI514263B (zh) | 2011-12-29 | 2012-12-25 | 用於多核心處理單元的啟動載入處理器指派的技術 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9658861B2 (zh) |
TW (1) | TWI514263B (zh) |
WO (1) | WO2013101086A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105247476A (zh) * | 2013-06-29 | 2016-01-13 | 英特尔公司 | 片上网格互连 |
US9465432B2 (en) | 2013-08-28 | 2016-10-11 | Via Technologies, Inc. | Multi-core synchronization mechanism |
US9535488B2 (en) | 2013-08-28 | 2017-01-03 | Via Technologies, Inc. | Multi-core microprocessor that dynamically designates one of its processing cores as the bootstrap processor |
US9792112B2 (en) | 2013-08-28 | 2017-10-17 | Via Technologies, Inc. | Propagation of microcode patches to multiple cores in multicore microprocessor |
US10193826B2 (en) | 2015-07-15 | 2019-01-29 | Intel Corporation | Shared mesh |
US10599442B2 (en) * | 2017-03-02 | 2020-03-24 | Qualcomm Incorporated | Selectable boot CPU |
WO2019066780A1 (en) * | 2017-09-26 | 2019-04-04 | Intel Corporation | METHODS AND APPARATUS FOR REDUCING BOOT TIME IN A PROCESSOR AND PROGRAMMABLE LOGIC DEVICE ENVIRONMENT |
US10915330B2 (en) | 2017-12-19 | 2021-02-09 | Advanced Micro Devices, Inc. | Pseudo-random logical to physical core assignment at boot for age averaging |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020103995A1 (en) * | 2001-01-31 | 2002-08-01 | Owen Jonathan M. | System and method of initializing the fabric of a distributed multi-processor computing system |
US20030233492A1 (en) * | 2002-06-13 | 2003-12-18 | Schelling Todd A. | Weighted processor selection apparatus and method for use in multiprocessor systems |
US6687818B1 (en) * | 1999-07-28 | 2004-02-03 | Unisys Corporation | Method and apparatus for initiating execution of an application processor in a clustered multiprocessor system |
TW200521837A (en) * | 2003-12-19 | 2005-07-01 | Inventec Corp | Method for switching to boot multi-processor computer system |
TW200923671A (en) * | 2007-11-27 | 2009-06-01 | Inventec Corp | Multiprocessor system and method for switching CPUs |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5904733A (en) * | 1997-07-31 | 1999-05-18 | Intel Corporation | Bootstrap processor selection architecture in SMP systems |
US6584560B1 (en) * | 2000-04-19 | 2003-06-24 | Dell Usa, L.P. | Method and system for booting a multiprocessor computer |
US6915393B2 (en) * | 2003-01-07 | 2005-07-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for physical memory partitioning |
-
2011
- 2011-12-29 US US13/993,310 patent/US9658861B2/en active Active
- 2011-12-29 WO PCT/US2011/067885 patent/WO2013101086A1/en active Application Filing
-
2012
- 2012-12-25 TW TW101149807A patent/TWI514263B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6687818B1 (en) * | 1999-07-28 | 2004-02-03 | Unisys Corporation | Method and apparatus for initiating execution of an application processor in a clustered multiprocessor system |
US20020103995A1 (en) * | 2001-01-31 | 2002-08-01 | Owen Jonathan M. | System and method of initializing the fabric of a distributed multi-processor computing system |
US20030233492A1 (en) * | 2002-06-13 | 2003-12-18 | Schelling Todd A. | Weighted processor selection apparatus and method for use in multiprocessor systems |
TW200521837A (en) * | 2003-12-19 | 2005-07-01 | Inventec Corp | Method for switching to boot multi-processor computer system |
TW200923671A (en) * | 2007-11-27 | 2009-06-01 | Inventec Corp | Multiprocessor system and method for switching CPUs |
Also Published As
Publication number | Publication date |
---|---|
US20140006767A1 (en) | 2014-01-02 |
US9658861B2 (en) | 2017-05-23 |
WO2013101086A1 (en) | 2013-07-04 |
TW201342215A (zh) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI514263B (zh) | 用於多核心處理單元的啟動載入處理器指派的技術 | |
JP5305848B2 (ja) | データ処理システム内で入出力(i/o)仮想化を管理するための方法およびデータ処理システムならびにコンピュータ・プログラム | |
US9710321B2 (en) | Atypical reboot data collection and analysis | |
US9658930B2 (en) | Method and device for managing hardware errors in a multi-core environment | |
US11507421B2 (en) | Information handling system and method to allocate peripheral component interconnect express (PCIe) bus resources | |
JP2016508647A (ja) | マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム | |
JP2016035770A (ja) | コンピュータシステムにおけるオペレーティングシステムの通信ネットワーク経由でのロードおよびブートを最適化するための方法、コンピュータプログラム、および装置 | |
US10459742B2 (en) | System and method for operating system initiated firmware update via UEFI applications | |
CN106462442B (zh) | 加载虚拟机的系统和方法 | |
TW201348936A (zh) | 在多核心處理系統中處理核心之重設 | |
US10437754B1 (en) | Diagnostic fault management controller for distributed computing | |
GB2585404A (en) | Inference processing system, inference processing device, and computer program product | |
US20100017588A1 (en) | System, method, and computer program product for providing an extended capability to a system | |
US10572151B2 (en) | System and method to allocate available high bandwidth memory to UEFI pool services | |
TWI479323B (zh) | 多核心處理單元之進階可編程中斷控制器識別符(apic id)指定技術 | |
JP5609333B2 (ja) | 起動処理方法、情報処理装置、起動処理プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
TWI567638B (zh) | 多核心處理器、多核心處理系統、及初始化處理核心之方法 | |
US10824471B2 (en) | Bus allocation system | |
JP4791792B2 (ja) | デジタルシグナルプロセッサシステムおよびそのブート方法。 | |
CN110928582B (zh) | 信息处理设备和配置信息处理设备的目标装置的方法 | |
US11922174B2 (en) | Management controller requests in a UEFI pre-boot environment of an information handling system | |
JP2009217336A (ja) | 計算機システム、ネットワークブートロードシステム、及び、そのブートロード方法 | |
JP2015011357A (ja) | 情報処理システム及び情報処理システムの制御方法 | |
CN116467121A (zh) | 设备扫描纠错方法、装置、计算机设备和存储介质 | |
WO2021003729A1 (zh) | 配置方法、物理设备、服务器及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |