JP2011170848A - トレースデータの優先度の選択 - Google Patents
トレースデータの優先度の選択 Download PDFInfo
- Publication number
- JP2011170848A JP2011170848A JP2011020604A JP2011020604A JP2011170848A JP 2011170848 A JP2011170848 A JP 2011170848A JP 2011020604 A JP2011020604 A JP 2011020604A JP 2011020604 A JP2011020604 A JP 2011020604A JP 2011170848 A JP2011170848 A JP 2011170848A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output device
- trace output
- trace
- priority level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
【解決手段】集積回路2は、バス相互接続16を経由して、トレース出力デバイス8へ接続される、データソース6としてのプロセッサを備える。トレース出力デバイス8にマップされた異なるメモリアドレスは、異なる優先度レベルに関連付けられる。少なくとも1つのメモリアドレスに書き込まれたトレースデータは、これが受け入れられた、またはトレース出力デバイス8によってデータが処理可能になるまで、伝送がストールされた、第1の優先度レベルを有する。異なるメモリアドレスに関連付けられた別の優先度レベルは、トレース出力デバイス8が、処理する能力を有さない場合、例えば、その時点でそのデータを格納する能力を有さない場合に、データが常に受け入れられるが、破棄される。
【選択図】図1
Description
データを処理するための装置であって、
データを生成するように構成されるデータソースと、
前記データソースに結合され、前記データソースから前記データを受信し、かつ、前記装置からトレースデータを出力するように構成されるトレース出力デバイスと、を備え、
前記データソースは、前記データに関連付けられる複数の優先度レベルのうちの1つを動的に選択し、
データを処理するための装置であって、
データを生成するためのデータソース手段と、
前記データソース手段からの前記データを受信するため、および、前記装置からのトレースデータを出力するための、前記データソース手段に結合されるトレース出力手段と、を備え、
前記データソース手段は、前記データに関連付けられる複数の優先度レベルのうちの1つを動的に選択し、
データを処理するための方法であって、
データソースによって、データを生成するステップと、
前記データソースに結合されるトレース出力デバイスによって、前記データソースから前記データを受信するステップと、
前記装置からトレースデータを出力するステップと、を含み、
前記データソースは、前記データに関連付けられる複数の優先度レベルのうちの1つを動的に選択し、
Pを、チャネルの優先度とする。
Nを、トレースデータを格納するために必要なバイト数とする。
N+g(P)バイトは、トレース出力デバイスのバッファにおいて利用可能であり、そのチャネル上には未処理のリクエストは存在しない。
トレース出力デバイスは、未処理のリクエストが存在することを示す、そのチャネル上のフラグを設定する。
データがいくつかのチャネル上に到達すると、そのデータを受け入れるか破棄するかが判定され、そのチャネルの未処理のリクエストフラグがクリアされる。データがストールされる場合、データが最終的に受け入れられるまで、フラグはクリアされない(フラグをクリアにすることにより、トレース出力デバイスは、バッファ内に十分なスペースが存在する場合に、別のリクエストをトリガすることができる)。
1)リクエストされたデータのためにバッファ内にスペースが予約される。
2)「未処理のリクエストフラグ」が設定される場合、データは、(その領域に既に予約されたスペースがあるため)無条件に受け入れられる。これの変化形は、優先度が「未処理のリクエストフラグ」に依存する、すなわち、未処理のトランザクションがチャネルの優先度を上げると言える。
4 診断デバイス
6 トレースデータソース
8 トレース出力デバイス
10 バスマスター
12 スレーブ
14 スレーブ
16 バス相互接続
18 データバッファメモリ
Claims (21)
- データを処理する装置であって、
データを生成するように構成されるデータソースと、
前記データソースに結合され、前記データソースから前記データを受信し、かつ、前記装置からトレースデータを出力するように構成されるトレース出力デバイスと、を備え、
前記データソースは、前記データに関連付けられる複数の優先度レベルのうちの1つを動的に選択し、
前記トレース出力デバイスは、(i)前記トレース出力デバイスが、前記データを処理する準備が完了しており、次いで、前記データソースから前記データを受け入れる場合、および(ii)前記トレース出力デバイスが、前記データを処理する準備が完了しておらず、次いで、前記トレース出力デバイスが前記データを処理する準備が完了するまで、前記データソースからの前記データの受け入れをストールする場合、のうちの1つに対する第1の優先度レベルを有する、受信されたデータに応答し、
前記トレース出力デバイスは、前記データソースから前記データを受け入れ、前記トレース出力デバイスが前記データを処理することができない場合には、前記データを破棄するために第2の優先度レベルを有する受信されたデータに応答する装置。 - 前記データが、前記データソースから前記トレース出力デバイスに送信される際に、前記トレース出力デバイスが、前記データを処理する準備が完了しているかどうかに関わらず、前記第1の優先度レベルに関連付けられたデータは、前記装置から出力される、請求項1に記載の装置。
- 前記トレース出力デバイスが、前記データを処理することができるかどうかに従って、前記装置の処理動作のタイミングが変化しないように、前記トレース出力デバイスが、前記データを処理できるかどうかに関わらず、前記第2の優先度レベルに関連付けられたデータは、前記データソースから受け入れられる、請求項1に記載の装置。
- 前記トレース出力デバイスは、前記装置からの前記データの出力の前に、前記データを格納するように構成されたデータバッファメモリを備える、請求項1に記載の装置。
- (i)前記データバッファメモリが、前記データを格納するために十分な空き容量を有する場合に、前記トレース出力デバイスは、前記データを処理する準備が完了しており、(ii)前記データバッファメモリが、前記データを格納するために十分な空き容量を有していない場合に、前記トレース出力デバイスは、前記データを処理する準備が完了していない、請求項4に記載の装置。
- (i)前記データバッファメモリが、N+F(P)以上の空き容量を有する場合に、前記トレース出力デバイスは、前記データを処理する準備が完了しており、前記データバッファメモリが、N+F(P)未満の空き容量を有している場合に、前記トレース出力デバイスは、前記データを処理する準備が完了しておらず、Nは、前記データを格納するために必要なバイト数であり、F(P)は、Pの関数であり、Pは、前記データの優先度レベルである、請求項4に記載の装置。
- F(P)は、単調に増加する関数である、請求項6に記載の装置。
- 前記データの前記優先度レベルが最も高い優先度を有する場合に、F(P)=0である、請求項6に記載の装置。
- 前記データバッファメモリが、前記データを格納するために十分な空き容量を有さない場合に、前記トレース出力デバイスは、前記データを処理することができない、請求項4に記載の装置。
- 前記データソースはバスマスターであり、前記トレース出力デバイスはバススレーブであり、前記データソースおよび前記トレース出力デバイスは、バス相互接続によって結合される、請求項1に記載の装置。
- 前記トレース出力デバイスは、複数のメモリアドレスにマップされた、メモリマップされたスレーブデバイスである、請求項10に記載の装置。
- 前記データソースは、異なる優先度レベルを前記データに関連付けるように、前記トレース出力デバイスにマップされる異なるメモリアドレスに、前記データを書き込む、請求項11に記載の装置。
- 前記データソースは、メインプロセッサであり、前記トレース出力デバイスは、前記メインプロセッサに結合されるコプロセッサである、請求項1に記載の装置。
- 前記メインプロセッサの命令ストリーム内のコプロセッサ命令に応答して、前記データは、前記メインプロセッサから前記コプロセッサに送信される、請求項13に記載の装置。
- 前記コプロセッサ命令は、前記データに関連付けられる優先度レベルを指定する、請求項14に記載の装置。
- 前記データソースは、前記データに関連付けられた優先度レベルを制御するコンピュータプログラム命令を実行する、請求項1に記載の装置。
- 前記トレース出力デバイスは、前記トレース出力デバイスによって受信されたデータに関連付けられた優先度レベルを変更するために、オーバーライド信号に応答する、請求項1に記載の装置。
- 前記トレース出力デバイスは、前記データソースの優先度に従って、前記データソースからデータをリクエストするように構成される、請求項1に記載の装置。
- 前記データソースの前記優先度は、前記データの前記優先度レベルと同じである、請求項18に記載の装置。
- データを処理する装置であって、
データを生成するためのデータソース手段と、
前記データソース手段からの前記データを受信するため、および前記装置からのトレースデータを出力するための、前記データソース手段に結合されるトレース出力手段と、を備え、
前記データソース手段は、前記データに関連付けられる複数の優先度レベルのうちの1つを動的に選択し、
前記トレース出力手段は、(i)前記トレース出力手段が、前記データを処理する準備が完了しており、次いで、前記データソース手段から前記データを受け入れる場合、および(ii)前記トレース出力手段が、前記データを処理する準備が完了しておらず、次いで、前記トレース出力デバイスが前記データを処理する準備が完了するまで、前記データソース手段からの前記データの受け入れをストールする場合、のうちの1つに対する第1の優先度レベルを有する、受信されたデータに応答し、
前記トレース出力手段が、前記データソース手段から前記データを受け入れ、前記トレース出力手段が前記データを処理することができない場合には、前記データを破棄するために第2の優先度レベルを有する受信されたデータに応答する装置。 - データを処理する方法であって、
データソースによって、データを生成するステップと、
前記データソースに結合されるトレース出力デバイスによって、前記データソースから前記データを受信するステップと、
前記装置からトレースデータを出力するステップと、を含み、
前記データソースは、前記データに関連付けられる複数の優先度レベルのうちの1つを動的に選択し、
前記トレース出力デバイスは、(i)前記トレース出力デバイスが、前記データを処理する準備が完了しており、次いで、前記データソースから前記データを受け入れる場合、および(ii)前記トレース出力デバイスが、前記データを処理する準備が完了しておらず、次いで、前記トレース出力デバイスが前記データを処理する準備が完了するまで、前記データソースからの前記データの受け入れをストールする場合、のうちの1つに対する第1の優先度レベルを有する、受信されたデータに応答し、
前記トレース出力デバイスは、前記データソースから前記データを受け入れ、前記トレース出力デバイスが前記データを処理することができない場合には、前記データを破棄するために第2の優先度レベルを有する受信されたデータに応答するデータを処理するための方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1002728.2 | 2010-02-17 | ||
GB1002728.2A GB2477936B (en) | 2010-02-17 | 2010-02-17 | Trace data priority selection |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011170848A true JP2011170848A (ja) | 2011-09-01 |
JP5591729B2 JP5591729B2 (ja) | 2014-09-17 |
Family
ID=42113983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011020604A Active JP5591729B2 (ja) | 2010-02-17 | 2011-02-02 | トレースデータの優先度の選択 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8887001B2 (ja) |
JP (1) | JP5591729B2 (ja) |
CN (1) | CN102193856B (ja) |
GB (1) | GB2477936B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8719641B2 (en) * | 2011-08-25 | 2014-05-06 | International Business Machines Corporation | Priority buffering for trace data in trace queue |
US8838861B2 (en) * | 2012-05-09 | 2014-09-16 | Qualcomm Incorporated | Methods and apparatuses for trace multicast across a bus structure, and related systems |
GB2501333B (en) | 2012-07-09 | 2014-03-05 | Ultrasoc Technologies Ltd | Debug architecture |
US9519564B1 (en) * | 2012-09-28 | 2016-12-13 | EMC IP Holding Company LLC | Trace saving intervals |
US9231595B2 (en) | 2013-06-12 | 2016-01-05 | International Business Machines Corporation | Filtering event log entries |
US9639447B2 (en) * | 2013-11-05 | 2017-05-02 | Texas Instruments Incorporated | Trace data export to remote memory using remotely generated reads |
US9971716B2 (en) * | 2013-12-20 | 2018-05-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Method, system and architecture for bus transaction logger |
EP3179371A1 (en) * | 2015-12-08 | 2017-06-14 | Gilwa GmbH embedded systems | Method and device for non-intrusively collecting function trace data |
US11126537B2 (en) * | 2019-05-02 | 2021-09-21 | Microsoft Technology Licensing, Llc | Coprocessor-based logging for time travel debugging |
US20230267084A1 (en) * | 2022-02-22 | 2023-08-24 | Texas Instruments Incorporated | Tracing for High Bandwidth Masters in SoC |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02220145A (ja) * | 1989-02-22 | 1990-09-03 | Nec Corp | プログラムトレース方式 |
JPH06139105A (ja) * | 1992-10-28 | 1994-05-20 | Fuji Xerox Co Ltd | ソフトウェアのトレース装置 |
JPH0883200A (ja) * | 1994-09-14 | 1996-03-26 | Toshiba Corp | プログラマブルコントローラ |
JP2004013897A (ja) * | 2002-06-07 | 2004-01-15 | Arm Ltd | データ処理におけるトレース信号の生成 |
JP2007141072A (ja) * | 2005-11-21 | 2007-06-07 | Sharp Corp | トレース情報出力装置 |
JP2008523456A (ja) * | 2004-05-12 | 2008-07-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレースコプロセッサを備えたデータ処理システム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2389432B (en) * | 2002-06-07 | 2005-09-07 | Advanced Risc Mach Ltd | Instruction tracing in data processing systems |
GB2413667B (en) * | 2002-06-07 | 2006-09-27 | Advanced Risc Mach Ltd | Generation of trace signals within a data processing apparatus |
WO2005124556A2 (en) | 2004-06-14 | 2005-12-29 | Koninklijke Philips Electronics N.V. | Interface device for debugging and/or tracing a computer system comprising one or multiple masters and one or multiple slaves working together. |
WO2007101972A1 (en) | 2006-03-09 | 2007-09-13 | Arm Limited | An apparatus, method and computer program product for generating trace data |
US20080016408A1 (en) * | 2006-07-14 | 2008-01-17 | Abernathy Christopher M | System and Method for Streaming High Frequency Trace Data Off-Chip |
US7653848B2 (en) * | 2006-07-14 | 2010-01-26 | International Business Machines Corporation | Selectively engaging optional data reduction mechanisms for capturing trace data |
US7558987B2 (en) * | 2006-08-29 | 2009-07-07 | Texas Instruments Incorporated | Token-based trace system |
-
2010
- 2010-02-17 GB GB1002728.2A patent/GB2477936B/en active Active
-
2011
- 2011-02-02 JP JP2011020604A patent/JP5591729B2/ja active Active
- 2011-02-14 US US12/929,744 patent/US8887001B2/en active Active
- 2011-02-17 CN CN201110043344.7A patent/CN102193856B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02220145A (ja) * | 1989-02-22 | 1990-09-03 | Nec Corp | プログラムトレース方式 |
JPH06139105A (ja) * | 1992-10-28 | 1994-05-20 | Fuji Xerox Co Ltd | ソフトウェアのトレース装置 |
JPH0883200A (ja) * | 1994-09-14 | 1996-03-26 | Toshiba Corp | プログラマブルコントローラ |
JP2004013897A (ja) * | 2002-06-07 | 2004-01-15 | Arm Ltd | データ処理におけるトレース信号の生成 |
JP2008523456A (ja) * | 2004-05-12 | 2008-07-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレースコプロセッサを備えたデータ処理システム |
JP2007141072A (ja) * | 2005-11-21 | 2007-06-07 | Sharp Corp | トレース情報出力装置 |
Also Published As
Publication number | Publication date |
---|---|
GB2477936B (en) | 2016-02-10 |
CN102193856A (zh) | 2011-09-21 |
CN102193856B (zh) | 2016-01-13 |
US8887001B2 (en) | 2014-11-11 |
GB201002728D0 (en) | 2010-04-07 |
GB2477936A (en) | 2011-08-24 |
JP5591729B2 (ja) | 2014-09-17 |
US20110202801A1 (en) | 2011-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5591729B2 (ja) | トレースデータの優先度の選択 | |
US11755203B2 (en) | Multicore shared cache operation engine | |
JP4589384B2 (ja) | 高速メモリモジュール | |
US11403247B2 (en) | Methods and apparatus for network interface fabric send/receive operations | |
US9405725B2 (en) | Writing message to controller memory space | |
JP2021530813A (ja) | 専用低レイテンシリンクを使用した複数のハードウェアアクセラレータのための統合されたアドレス空間 | |
JPH09506727A (ja) | 大規模並列処理システムのためのメッセージ機構 | |
JP2007079789A (ja) | 計算機システム及びイベント処理方法 | |
WO2016189294A1 (en) | Single-chip multi-processor communication | |
CN115934625B (zh) | 一种用于远程直接内存访问的敲门铃方法、设备及介质 | |
US8341360B2 (en) | Method and apparatus for memory write performance optimization in architectures with out-of-order read/request-for-ownership response | |
JP2008097646A (ja) | データ処理装置およびトレース信号発生方法 | |
US7093037B2 (en) | Generalized queue and specialized register configuration for coordinating communications between tightly coupled processors | |
US6988160B2 (en) | Method and apparatus for efficient messaging between memories across a PCI bus | |
CN114003168B (zh) | 用于处理命令的存储设备和方法 | |
US10318424B2 (en) | Information processing device | |
KR20050080704A (ko) | 프로세서간 데이터 전송 장치 및 방법 | |
WO2007039933A1 (ja) | 演算処理装置 | |
CN112559434B (zh) | 一种多核处理器及核间数据转发方法 | |
JP5772132B2 (ja) | データ転送装置、データ転送方法および情報処理装置 | |
US7930459B2 (en) | Coherent input output device | |
US11960416B2 (en) | Multichannel memory arbitration and interleaving scheme | |
JP7363344B2 (ja) | メモリ制御装置、および制御方法 | |
CN117251400A (zh) | 一种N端口PCIe Switch端口仲裁逻辑结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5591729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |