JPH06139105A - ソフトウェアのトレース装置 - Google Patents

ソフトウェアのトレース装置

Info

Publication number
JPH06139105A
JPH06139105A JP4289782A JP28978292A JPH06139105A JP H06139105 A JPH06139105 A JP H06139105A JP 4289782 A JP4289782 A JP 4289782A JP 28978292 A JP28978292 A JP 28978292A JP H06139105 A JPH06139105 A JP H06139105A
Authority
JP
Japan
Prior art keywords
trace
trace information
software
information
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4289782A
Other languages
English (en)
Inventor
Kazuteru Uku
一輝 宇久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP4289782A priority Critical patent/JPH06139105A/ja
Publication of JPH06139105A publication Critical patent/JPH06139105A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 処理の時間的流れを正確に把むことができ、
リアルタイム性の必要なシステムの評価を容易に行うこ
とができ、かつデバッグの効率と保守性をよくすること
ができるソフトウェアのトレース装置を提供する。 【構成】 プログラムの実行状況を追跡するソフトウェ
アのトレース装置において、実行装置3で実行したアプ
リケーションソフトウェアのトレース情報を出力するた
めのソフトウェアとトレース情報をパラレルデータ48
として出力する機能を有するトレース情報出力装置1
と、トレース情報出力装置1から出力されたトレース情
報を正確な時間情報とともに記録し、その結果を加工表
示するソフトウェアを備えたトレース情報記録表示装置
2とを備えた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータシステム
におけるソフトウェアの実行状況をトレースし、ソフト
ウェアのデバッグ及び、障害発生時の原因究明,性能評
価を助けるトレース装置に関する。
【0002】
【従来の技術】制御系のコンピュータシステムに用いる
ソフトウェアの実行状況をトレースおよび解析し、デバ
ッグ及び、障害発生時の原因究明や性能評価を行なって
いる。従来、プログラム言語としてアセンブラを用いる
ことが多いことから、プログラムの実行履歴を記録する
方式として、例えば、実開昭55−107651号公報
に示されるような「ディジタル計算機用デバッグ装置」
などのアッセンブリレベルの命令の挙動を記録するため
の方式が数多くあるが、近年の高級言語化を考えると、
情報量が多く複雑なプログラムのトレース及び解析に当
っては多大の工数を必要とする。
【0003】このような問題に対処するため、特開平2
−118852号公報に示される「高級言語のデバッグ
簡易化方式」,特開平3−191421号公報に示され
る「ディスク装置を備えたコンピュータシステム」など
の発明が提案され、ソースレベルに近いトレースを可能
とするために、プログラムブロックやシステムコールな
どに注目し、情報を得る工夫がなされている。しかし、
これらの方式を採用することは、前者の場合、トレース
のためのソフトウェアやトレース情報などを格納するた
めの記録装置がターゲットシステムである実行装置上に
必要となり、ローコストを目指したシステムの上で実現
するのは困難である。また、リアルタイムシステムにお
いて、ソフトウェアの実行時間の変化によるタイミング
のずれの発生はトラブルの大きな要因となっており、後
者の場合では、トレース情報を得るための処理や処理時
間が大きくなると、リアルタイム性を目指したシステム
に採用することは困難であった。
【0004】また、時間的ながれに沿って正しいタイミ
ングでシステムが正常に動作しているか知るには、ター
ゲットシステム以外で計時し客観的にトレースする必要
があり、これに対応する方式として特開平2−1954
49号公報に示される「ウィンドウ機能を持つプログラ
ムトレーサ」が存在し、トレーサ側でタイマを持ち、時
間情報を記録する方式を提案している。しかし、この方
式はアドレスバスやデータバスを監視しているため、高
級言語に対応するものではない。さらに、トレース情報
を得るための処理や方式は、処理効率を低下させないた
めに高速に行う必要がある。そのため、トレース情報の
出力手段にパラレルポートを設けトレース情報をパラレ
ル信号として出力することは既に知られているが、パラ
レルポートを一つだけ備えたときには、トレース情報を
出力しその情報が伝わるまで、次ぎのトレース情報をパ
ラレルポートに出力することを待機させる必要があり、
トレース情報の出力処理時間が長くなってしまう。この
ため、出力パラレルポートの後にバッファを設けてトレ
ース情報を出力させれば、トレース情報出力のための処
理時間を短くすることができるが、何れにしても、パラ
レルポートが一つであるとトレース情報の種別を示す付
加情報を出力することが必要となり、ソフトウェアの負
担を増す結果となる。
【0005】また、最近は、制御ソフトウェアが大きく
なり、トレース情報を得る処理をアプリケーションプロ
グラムの各所に追加すると、この変更によって実行時間
やオブジェクトサイズの増加による影響を受けるので、
実行装置にトレース情報を出力するための機能を付ける
のは、実行時間にあまり影響を受けないソフトウェアが
多く、そのようなソフトウェアでは、シリアル通信によ
ってトレース情報を伝送することが一般的であった。
【0006】
【発明が解決しようとする課題】上記従来技術の問題点
に鑑み、本発明は、少ない記録量で長時間のソフトウェ
アの実行履歴を記録することができる装置を提供するも
のである。また、本発明は、アプリケーションソフトウ
ェア側でトレース情報を出力するためのコーディングを
しなくてもトレース情報の出力を得られるソフトウェア
のトレース装置を提供するものである。さらに、本発明
は、デバッグ用の機能が組み込まれていても実行速度へ
の影響の少ないソフトウェアのトレース装置を提供する
ものである。加えて、本発明は、処理の時間的流れを正
確に把むことができ、リアルタイム性の必要なシステム
の性能評価を容易に行うことができ、かつデバッグの効
率をよくし、実行装置に於いて障害が発生した場合に早
期に原因究明出来るようにすることができるソフトウェ
アのトレース装置を提供するものである。
【0007】
【実施例】以下、図を用いて本発明を説明する。図1
は、本発明のソフトウェアのトレース装置の概念を示す
図であり、図2は、本発明のトレース装置を構成するト
レースデータ出力装置1を示す図であり、図3は、本発
明のトレース装置を構成するトレース情報記録表示装置
2でのトレースデータ収集装置21を示す図であり、図
4は本発明におけるトレース情報を出力するソフトウェ
アの置かれる場所をアプリケーションとオペレーティン
グシステムの関係から示す図であり、図5は、本発明の
トレース装置を構成する実行装置3でのトレース情報を
出力するソフトウェアの処理を示す例であり、図6は、
本発明のトレース装置を構成するトレース情報記録装置
2でのトレース情報を入力するソフトウェアの処理を示
す例である。さらに図7は、実行装置3でのトレース情
報を出力するためのトレースデータ出力装置と、トレー
ス情報を入力するトレースデータ収集装置に割り振られ
たアドレスのマップの例であり、図8はトレース情報を
格納するトレースメモリ23の構成例及びトレース情報
記録表示装置2の表示装置26からの出力例を示す図で
ある。
【0008】図1において、ソフトウェアのトレース装
置は、トレース情報出力装置1と、トレース情報記録表
示装置2と、トレースの対象となるソフトウェアを実行
する実行装置3とから構成される。構成の詳細を後述す
るトレース情報を出力する装置は、スケジューリング,
システムコール発行,割込みの情報を出力するソフトウ
ェアをプログラムROM32に収めた実行装置3及びト
レースデータ出力装置11で構成される。トレース情報
記録表示装置2は、前記トレースデータ出力装置11か
ら出力されるトレース情報が入力されるトレースデータ
収集装置21,該情報を入力、記録、編集、表示及び解
析させるための処理する演算装置(CPU)22,トレ
ースの結果を一時格納するトレースメモリ(RAM)2
3,タイマ24,演算装置で実行するトレース情報の入
力、記録、編集、表示及び解析のためのソフトウェアを
格納する記憶装置(ROM)25,トレース等の結果を
表示する表示装置26またはトレース情報を記録する二
次記憶装置27とから構成され、バス28を介して各構
成要素の間を命令,プログラム,データが移送され、実
行装置3のソフトウェアのトレース結果を得るものであ
る。本発明の方式では、トレース情報を記録,編集,表
示及び解析する部分をトレース情報記録表示装置2とし
て実行装置3から分離させることにより、実行装置3で
は単純にトレース情報の出力のみとし、実行装置3の処
理の負担を軽減している。このトレース情報記録表示装
置2は、トレース情報出力装置1からのトレース情報の
出力や実行装置3のI/Oの変化をトリガーにして、そ
れらのトレース情報と現在の時刻をトレースメモリ23
に記憶する。
【0009】本発明のトレース装置では、正確な時間情
報を得ることが必要であり、そのために実行装置に影響
されないタイマを持つ必要がある。また、ソフトウエア
に影響されないタイマであることが必要である。さら
に、実行装置上にタイマを持つと、その時間情報をトレ
ース情報として出力する必要がでてしまい、そのための
ソフトウェアの拡大や処理時間が長くなる問題が生じる
ので、実行装置上にはトレースに用いる時間計測のタイ
マを持たないことが必要である。従って、このため本発
明においては、トレース情報記録表示装置2上に、実行
装置とは別にハードウェアのタイマを設けてある。
【0010】実行装置3は、演算処理装置(CPU)3
1,プログラム等を格納する記憶装置(ROM)32,
演算装置での演算結果を一時記憶する作業用記憶装置
(RAM)33,演算処理装置の制御対象となる周辺I
/O34から構成され、バス35を介して各構成要素の
間を命令,プログラム,データが移送される。トレース
情報出力装置1と実行装置3との間は必要に応じて着脱
できる多芯のコネクタを用いて短い距離でデータバス,
アドレスバス及び一部の制御線に接続し、トレース情報
出力装置1とトレース情報記録表示装置2との間は多芯
のシールドケーブルを用いて接続し、データをパラレル
に転送する構成とし、この方式により、ノイズの影響を
少なくしている。
【0011】図2は、トレース情報出力装置1のトレー
スデータ出力装置11の詳細な構成を示す図であって、
アドレスデコーダ41と、トレース情報を出力する複数
のトレースデータ出力パラレルポート42−1…42−
nと、アンド回路43−1…43−nと、実行装置3か
らアドレス信号が転送されるアドレスバス44およびデ
ータ信号が転送されるデータバス45とから構成され
る。アドレスデコーダ41は、実行装置3からアドレス
バス44を介して送られてくるアドレス信号をデコード
し、チップセレクト信号47−1…47−nを出力す
る。トレースデータ出力パラレルポート42−1…42
−nには、実行装置3のプログラムが使用しないような
任意のアドレスが付けられており、アドレス信号をデコ
ードしたチップセレクト信号47によって選択される。
このパラレルポート42は、ラッチで構成されており、
プログラムによってトレース情報の書き込みが行われる
と、トレース情報はデータバス45上に入力され、その
時WRITE信号46がアクティブになっているので、
このトレース情報がチップセレクト信号47−1から4
7−nのいずれかによって選択されたパラレルポート4
2に設定され、パラレル信号48として出力される。選
択されたパラレルポートに設定されたトレース情報の内
容は、このパラレルポートに次ぎのトレース情報が書き
込まれるまで保持される。アンド回路43−1…43−
nは、WRITE信号46とチップセレクト信号47−
1…47−nのアンドを取り、選択されたパラレルポー
トにデータが書き込まれたことを示すトレースデータ出
力トリガ49が出力される。
【0012】図3は、トレース情報収集装置2のトレー
スデータ収集装置21の詳細を示す図である。トレース
データ収集装置21は、信号レベル変換装置50と、入
力変化検知装置51とトレースデータ入力パラレルポー
ト52とから構成される。トレースデータ収集装置21
は、実行装置3からトレースデータ出力装置11を介し
て出力されるパラレルのトレース情報信号48およびト
レースデータ出力トリガ信号49からなるトレース情報
が入力されると共に、実行装置3が動作して周辺I/O
34からセンサ,スイッチ,モータなどの装置36を入
出力制御している制御信号情報が入力される。周辺I/
O34からのまちまちの信号レベルの制御信号は、入力
変化検知装置51へ入力できる信号レベルに変換装置5
0で変換され、この検知装置51へ出力される。
【0013】入力変化検知装置51は、入力されている
信号を全て監視しており一つの信号でも変化があったと
きに入出力信号に変化が起きたとして、トレース情報記
録表示装置2への割込みトリガ信号54をアクティブに
し、この時の周辺I/Oの状態をI/Oデータ53を介
してトレースデータ入力パラレルポート52に渡す。こ
の入力変化検知装置51は、全ての周辺I/Oを監視し
なければならないので処理すべき負荷が大きく、トレー
ス情報記録表示装置2とは別にして処理の負担を軽減さ
せている。
【0014】ターゲットシステムである実行装置3で
は、アプリケーションソフトウェアの複雑な仕事を効率
良く実行するために、リアルタイムマルチタスク・オペ
レーティングシステム(以降オペレーティングシステム
と略す)を用いる。この時、トレース情報などを出力さ
せるために、アプリケーションソフトの変更がないよう
にするためのトレース情報出力機能の処理をオペレーテ
ィングシステム側に用意する。トレース情報の出力は実
行装置3がある特定のアドレスに対してトレースデータ
を書き込むと、トレースデータ出力装置11からパラレ
ルデータとしてトレース情報である信号が出力される構
成のものである。
【0015】実行装置3のプログラム用記憶装置32に
格納されたソフトウェアは、アプリケーションソフトウ
ェアの動作を理解できる最低限のレベルである、スケジ
ューリング,システムコールの発行,割込み等の情報を
リアルタイムにトレース情報出力装置1から出力させ
る。
【0016】すなわち、トレース情報は、アッセンブリ
レベルの情報としてではなく具体的な処理の大きな流れ
を理解できる ア、スケジューラにより切り替わるタスク、 イ、発生した割り込みの種類を示す情報、 ウ、実行装置のアプリケーションソフトウェアがオペレ
ーティングシステムに対して発行するシステムコールお
よびパラメータならびに戻り値の情報、 エ、アプリケーションソフトウェア(ユーザー)が必要
に応じて出力するトレース情報 などのトレース情報であるので、このようなトレース情
報を記録していくことから、比較的少ないメモリで長時
間のプログラムの挙動を知ることができる。
【0017】図4は、本発明のトレース情報を出力する
ソフトウェアの処理の流れを示し、オペレーティングシ
ステムとアプリケーションシステムとの間の処理の移行
状態を示している。アプリケーションとオペレーティン
グシステムは別々のリンクによりオブジェクトを生成し
ている。このため、協調して処理させるためには、相互
間の行き来が可能なようにI/Fを設けている。アプリ
ケーションソフトウェアの処理を実行中に割り込み要求
が発生し、アプリケーションソフトウェアの割り込み処
理を実行するときには、オペレーティングシステム側に
設けたI/F処理に移行し、アプリケーションシステム
側に処理を移行する。この時、発生した割り込みの種類
を示すトレースデータは、I/F処理内でトレース情報
出力装置1を介してトレース情報記録表示装置2に出力
され、アプリケーションシステム側での割込み処理が終
了すると、処理はオペレーティングシステム側のI/F
処理に移行した後元のアプリケーションソフトウェアの
処理に復帰する。
【0018】他方、アプリケーションシステム側で処理
中にオペレーティングシステムを呼びだすシステムコー
ル時には、システムコールに基づきオペレーティングシ
ステム側のI/F処理に移行し、次いでオペレーティン
グシステム処理に移行する。その後、オペレーティング
システム側の処理が終了すると、I/F処理を経由して
アプリケーションシステム側の処理に復帰する。
【0019】このように、本発明においては、アプリケ
ーションとオペレーティングシステムの中間にI/F処
理を設け、このI/F処理にトレース情報を出力するた
めのソフトウェアを配置したので、従来からあるアプリ
ケーションやオペレーティングシステムのソフトウェア
を変更しないですむとともに、アプリケーションとオペ
レーティングシステムでのトラブルを切り分けることが
できる。
【0020】次ぎに、図5を用いて本発明の実行装置で
のトレース情報を出力するためのソフトウェアの処理を
説明する。実行装置3では、トレース情報を出力するた
めには、特定アドレスへのデータの書き込み処理を行う
だけですむ。すなわち、割込み処理においては、どの割
込みが発生したかその種類をトレース情報出力装置1の
アドレス+1で選択したパラレルポート42−2へ割込
み識別値として書き出す処理(S1)を行う。また、実
行中のタスクを知るには、ディスパッチ処理内における
次ぎに起動するタスクのタスクIDを求める処理(S
2)を終了後、そのタスクの情報をトレース情報出力装
置1のパラレルポート42−1へタスクID値として書
き出す処理(S3)を行う。
【0021】さらに、システムコールについては、発行
されたシステムコールの種類をトレース情報出力装置1
のパラレルポート42−3へシステムコール種類値とし
て書き出す処理(S11)を行い、与えられたパラメー
タをトレース情報出力装置1のパラレルポート42−4
へ書き出す処理(S12)を行う。これらのトレース情
報は、その内容に対応したトレース情報出力装置1のそ
れぞれ決まったアドレスのパラレルポートへ書き込ま
れ、トレースデータが出力される。さらに、先頭のデー
タを書き込んだ時点で、トレース情報出力装置1からト
レース情報記録表示装置2に対してトレースデータ48
を出力したことを示すトリガ信号49を発生する。
【0022】図6は、トレース情報記録表示装置2での
ソフトウェアの処理を示している。トレースデータ出力
装置11においてパラレルポート42にトレース情報を
書き込むとともにトリガ信号49が出力されると、この
トリガ信号がトレース情報記録表示装置2に対して割込
み要因となり、トレース情報記録表示装置2では割込み
処理が呼ばれて、トレースデータ出力装置11から出力
されているトレース情報48をパラレルデータ入力装置
52から読み込む処理(S26)を行い、その時の時刻
情報をタイマ24から読み取り(S27)、トレースメ
モリ23へ記録する(S28)処理を行う。
【0023】この、割り込み処理は、タスクの切替,割
り込み,システムコールの発行など、種類ごとに存在
し、トレースデータ出力装置11同様に、トレースデー
タ収集装置21のトレースデータ入力パラレルポート5
2にも図7の様に内容に応じてアドレスが割り振られて
おり、それぞれの割り込み処理で、内容に応じてトレー
スデータ入力パラレルポート52からトレースメモリ2
3にトレース情報を記録している。
【0024】トレースメモリ23への記録は、図8に示
すような構成で記録される。トレース情報記録表示装置
2でのこれらのトレース情報を入力する処理は、上述の
ように割込みによって行われるため、その割込みイベン
ト待ちの時間は、アイドル処理(S22)が実行され
る。さらに、トレース情報記録表示装置2は、上記割込
みによってトレースメモリ23にトレース情報を例えば
図8の81のような構成で記録した後、トレースメモリ
23の内容を分かり易い表現例えば図8の83に示すよ
うな一覧表に変換し(S23)、表示または保存処理
(S24)を行う機能が用意されている。
【0025】図7は、実行装置3に設けるトレース情報
を出力するためのトレースデータ出力パラレルポート4
2のアドレス及び、トレース情報記録表示装置2におけ
るトレースデータ収集装置21のトレース情報を入力す
るためのトレースデータ入力パラレルポート52のアド
レスのマップを示す図の例である。アドレス+0は、次
ぎに起動されるタスクのIDを示し、タスクの切換えを
指示するタスク切り換え情報のアドレスであり、アドレ
ス+1は、割込みの種類を表わす割り込み発生情報のア
ドレスである。また、アドレス+2は、オペレーティン
グシステムに対するリクエストであるシステムコール発
行情報のアドレスであり、アドレス+3〜5は、システ
ムコールのパラメータ情報のアドレスである。アドレス
+6〜+nは、I/Oの信号が変化した時、その変化後
のI/O信号のレベルを示す、I/O情報のアドレスで
あり、アドレス+n+1〜は必要に応じて追加できるア
プリケーションプログラムの動作状況を示す情報である
ユーザーユニーク情報のアドレスである。パラレルデー
タとして出力するアドレスについては、上述のように目
的に応じて複数のアドレスを設けてある。このことによ
って、出力されるデータが目的別に分配され、短時間に
多種の情報が集中してもデータを取こぼしにくく、記録
できる。
【0026】図8は、トレースメモリに記憶されるトレ
ース情報の構成を示すもので、メモリの領域は、内容8
1のように、例えば、処理の種類,時刻,パラメータ
1,パラメータ2,パラメータ3のテーブルが形成さ
れ、トレースデータ出力装置11から送られてきたトレ
ース情報48を順に記録する。パラレルデータ入力装置
から入力したトレース情報は、タスクの切り替え情報で
あればトレースメモリの内容81の種類にタスクの切り
替えを示す値1を設定し、現在のタイマ24の値をトレ
ースメモリの内容81の時刻に設定し、切り替わるタス
クID番号をトレースメモリの内容81のパラメタ1に
設定する。割り込み発生情報であれば、トレースメモリ
の内容81の種類に割り込み発生を示す値2を設定し、
現在のタイマ24の値をトレースメモリの内容81の時
刻に設定し、発生した割り込みの種類を示す値をトレー
スメモリの内容81のパラメタ1に設定する。システム
コールの発行情報であれば、トレースメモリの内容81
の種類にシステムコールの発行を示す値3を設定し、現
在のタイマ24の値をトレースメモリの内容81の時刻
に設定し、発行したシステムコールの種類を示す値をト
レースメモリの内容81のパラメタ1に設定し、発行し
たシステムコールのパラメータをトレースメモリの内容
81のパラメタ2,パラメタ3へ設定する。I/Oの変
化であれば、トレースメモリの内容81の種類にI/O
信号レベル変化を示す値4を設定し、現在のタイマ24
の値をトレースメモリ内容81の時刻に設定し、現在I
/O信号レベル内容をI/Oトレースバッファ82に格
納する。I/Oトレースバッファ82は、実行装置3の
周辺I/O数分のビット幅を最低限持っており、I/O
変化毎に、次のテーブル位置へと格納していく。この
時、I/O変化によってI/Oトレースバッファ82に
格納したテーブルの位置を、トレースメモリの内容81
のパラメタ1に設定する。
【0027】このように、トレース情報が入力される毎
にトレースメモリ23にトレースメモリの内容やI/O
トレースバッファに従って格納して行く。必要なトレー
ス情報がトレースメモリ23に格納されると、その内容
を、分かりやすい形に変換され、例えば表示例83で示
すような形にして表示する。トレースメモリの内容81
をどのような形に変換・編集又は解析処理を行なうか
は、図6の変換編集処理(S23)で何を選択するかに
よって決まる。この例では、時刻53にタスクID番号
4のタスクを起動し、時刻121にINT2という種類
の割り込みが発生し、時刻568にI/Oポートの変化
が発生し、時刻590に、待ち時間を4に設定し、現在
動作中の自タスクを待ち状態にすることを示している。
表示例83は、トレースメモリの内容81をそのまま表
示している場合の例である。
【0028】
【発明の効果】以上の構成による本発明は、トレース情
報がシステムの全体的な流れを示すのに十分な内容であ
るため、少ないメモリでも長時間の動きを記録すること
ができ、さらに、トレース情報の出力を実行装置のオペ
レーティングとアプリケーションとのI/F処理で行わ
せるので、アプリケーション側でのトレースに関するコ
ーディングの必要がなくなり、アプリケーションソフト
の開発効率が低下しない。また、実行装置3からトレー
ス情報を出力するトレース情報出力装置1とトレース情
報記録表示装置2との間でトレース情報をパラレル信号
で転送し、プログラム的にはメモリアクセスと同じ方法
で情報が出力できるため、トレース情報出力用の機能が
組み込まれていても、実行速度への影響を小さくでき
る。このため、常時本機能を組み込んでおくことが可能
でありトラブル発生時の原因究明に役立ち、保守性が向
上する。
【0029】加えて、本発明によれば、トレース情報記
録表示装置2が時間情報を付加することにより、処理の
時間的流れを正確に把えることが可能となり、リアルタ
イム性が必要なシステムの性能評価を容易に行うことが
できるようになる。また、トレース情報記録表示装置2
で編集処理や解析処理を行うことにより、トレース情報
を見易くすることが可能となり、デバッグの効率や評価
性を向上させることができる。
【0030】さらに、本発明によれば実行装置3の演算
装置31の正確なパフォーマンスが分かるので、実行装
置3に無駄な処理能力のコストを払わないですむような
システムを構築することが可能となる。
【0031】本発明においては、特定アドレスの書き込
みによってトリガ発生を可能としたので、トレース情報
の書き込み(アセンブラのMDVE命令の等)が容易に
なると共に、高速化が可能となった。加えて、比較的短
い時間に連続して発生するものを別のアドレスに割り付
けることができ、トレース情報記録表示装置の取こぼし
を防止できると共に、複数のアドレスに対応したトレー
ス情報出力用のポートを設けたので、多くの情報を渡す
とき、同一のポートの使用頻度を下げ、ポート書き込み
時の待ちを無くすることができた。さらに、本発明にお
いては、オペレーティングシステム側にI/F処理を設
け、そこでトレース情報を出力するようにしたので、必
要最小限のトレース情報の出力となり、トレース情報記
録表示装置の負担を減少させることができた。
【図面の簡単な説明】
【図1】 本発明のトレース装置の概念を示す図。
【図2】 本発明のトレース装置を構成するトレース情
報出力装置1でのトレースデータ出力11を示す図であ
る。
【図3】 本発明のトレース装置を構成するトレース情
報記録表示装置2でのトレースデータ収集装置21を示
す図である。
【図4】 本発明におけるトレース情報を出力するソフ
トウェアの置かれる場所を、アプリケーションとオペレ
ーティングシステムの関係をもとに示す図である。
【図5】 本発明のトレース装置を構成する実行装置3
のトレース情報を出力するソフトウェアの処理を示す図
である。
【図6】 本発明のトレース装置を構成するトレース情
報記録表示装置2でのトレース情報を入力するソフトウ
ェアの処理を示す図である。
【図7】 実行装置3でのトレース情報を出力するトレ
ース情報出力装置1でのトレースデータ出力装置11の
トレースデータ出力パラレルポート42及びトレース情
報記録表示装置2でのトレースデータ収集装置21のト
レースデータ入力パラレルポートのアドレスのマップの
例。
【図8】 トレース情報を記録するトレースメモリ23
の構成例と、トレース情報記録表示装置の表示装置26
からの表示の例を示す図。
【符号の説明】
1 トレース情報出力装置、 2 トレース情報記録表
示装置、 3 実行装置、 11 トレースデータ出力
装置、 21 トレースデータ収集装置、 22、31
演算装置(CPU)、 23 トレースメモリ(RA
M)、 24タイマ、 25、32 プログラム記憶装
置(ROM)、 26 表示装置、27 二次記憶装
置、 28、35 データバス、アドレスバス、 33
メモリ(RAM)、 34 周辺I/O、 41 ア
ドレスデコーダ、 42 トレースデータ出力パラレル
ポート、 43 ANDゲート、 46 WRITEア
クセス信号、 47 チップセレクト信号、 48 ト
レース情報、 49 トリガ信号、 50 信号レベル
交換装置、 51 入力変化検知装置、 52トレース
データ入力パラレルポート、 53 I/Oデータ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ソフトウェアの実行状況を追跡し、評価
    する為の装置であって、 ソフトウェアの実行装置でトレース情報を出力するため
    のソフトウェアとトレース情報をパラレルデータとして
    出力する機能を有するトレース情報出力装置と、 該トレース情報出力装置やI/Oから出力されたトレー
    ス情報を正確な時間情報とともに記録し、その結果を加
    工表示するソフトウェアを備えたトレース情報記録表示
    装置とからなることを特徴とするソフトウェアのトレー
    ス装置。
JP4289782A 1992-10-28 1992-10-28 ソフトウェアのトレース装置 Pending JPH06139105A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4289782A JPH06139105A (ja) 1992-10-28 1992-10-28 ソフトウェアのトレース装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4289782A JPH06139105A (ja) 1992-10-28 1992-10-28 ソフトウェアのトレース装置

Publications (1)

Publication Number Publication Date
JPH06139105A true JPH06139105A (ja) 1994-05-20

Family

ID=17747700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4289782A Pending JPH06139105A (ja) 1992-10-28 1992-10-28 ソフトウェアのトレース装置

Country Status (1)

Country Link
JP (1) JPH06139105A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011170848A (ja) * 2010-02-17 2011-09-01 Arm Ltd トレースデータの優先度の選択
JP2013148966A (ja) * 2012-01-17 2013-08-01 Denso Corp 情報取得プログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011170848A (ja) * 2010-02-17 2011-09-01 Arm Ltd トレースデータの優先度の選択
US8887001B2 (en) 2010-02-17 2014-11-11 Arm Limited Trace data priority selection
JP2013148966A (ja) * 2012-01-17 2013-08-01 Denso Corp 情報取得プログラム

Similar Documents

Publication Publication Date Title
US7809989B2 (en) Performing diagnostic operations upon an asymmetric multiprocessor apparatus
US4590550A (en) Internally distributed monitoring system
EP0130467B1 (en) Efficient trace method adaptable to multiprocessors
US4485440A (en) Central processor utilization monitor
JP5905911B2 (ja) シングルステップ実行を用いる診断コード
EP0539827A2 (en) A dynamic instruction modifying controller
WO2005109203A2 (en) Data processing system with trace co-processor
WO2006077260A1 (en) Method for optimising the logging and replay of multi-task applications in a mono-processor or multi-processor computer system
JPH1196130A (ja) マルチプロセッシングシステムの性能評価方法および装置並びにマルチプロセッシングシステムの性能評価プログラムを格納した記憶媒体
JPH06139105A (ja) ソフトウェアのトレース装置
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
JPH03191421A (ja) ディスク装置を備えたコンピュータシステム
JPH0581087A (ja) プロセサのモニタ方式
JP2940000B2 (ja) シングルチップマイクロコンピュータ
JPH0363822A (ja) 計算機制御方式
JP2504754B2 (ja) 中央処理装置
JPH0219937A (ja) 電子計算機システム
JPH03144705A (ja) プログラマブルコントローラの動作状態監視装置
JP3097564B2 (ja) スナップトレース機能内蔵インサーキットエミュレータ
JP3457535B2 (ja) プロセッサ間通信装置
JPH0528002A (ja) マイクロプロセツサ
JP3130421B2 (ja) プログラム解析方法および装置
JPS62221043A (ja) 論理装置の監視回路
JPH0326416B2 (ja)
JPH05346870A (ja) ディジタルコンピュータシステム