JPH0883200A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、実行履歴の解析の有効性を維持し
つつハード量の増大を抑え、さらに履歴情報の検索を容
易化して解析時間の短縮を図る。 【構成】 属性分類手段（２６）が、履歴情報を所定の
属性に分類し、履歴情報分類記憶手段（２２）が、この
属性分類手段による分類に基づいて履歴情報を記憶する
プログラマブルコントローラ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＰＵの動作を記録可
能なプログラマブルコントローラに関する。

【０００２】

【従来の技術】一般に、プロセッサ（ＣＰＵ）を有する
プログラマブルコントローラでは、プログラム誤り、ハ
ードウエア故障及び設計誤りのデバッグ技術として、動
作解析のためにプロセッサの動作を動作クロック単位で
逐次記録可能な測定機器が広く知られている。なお、こ
の種の測定機器としては、例えばインサーキットエミュ
レータ（ＩＣＥ）及びロジックアナライザが使用可能と
なっている。

【０００３】しかしながら、この種の測定機器は、解析
対象であるプログラマブルコントローラが量産製品であ
る場合、各製品に付属されることにより、これら各製品
のコスト及びスペースを増加させてしまう問題がある。

【０００４】このため、測定機器のうち、プロセッサの
動作履歴の記録装置のみをプログラマブルコントローラ
に組込む方式が考えられる。この方式は、動作履歴の記
録装置を製品に組込むことにより、再現困難な単発現象
を動作履歴として記録するため、故障解析やデバッグに
きわめて有効な技術となっている。

【０００５】図３はプログラマブルコントローラに組込
まれた記録装置の構成を示す回路ブロック図である。こ
の記録装置は、製品（図示せず）内のアドレスバス１、
バスサイクル制御信号線２、データバス３、コントロー
ルバス４及びエラー信号線５に接続され、アドレスバス
１上のアドレス情報を第１のバッファ６を介してトレー
スメモリデータバス７に取込み、次にバスサイクル制御
信号線２上のバスサイクル制御信号を第２のバッファ８
を介してトレースメモリデータバス７に取込み、さらに
データバス３上のデータ情報を第３のバッファ９を介し
てトレースメモリデータバス７に取込み、コントロール
バス４上のコマンド情報を第４のバッファ１０を介して
トレースメモリデータバス７に取込み、エラー信号線５
上のエラー信号を第５のバッファ１１を介してトレース
メモリデータバス７に取込んでいる。また、トレースメ
モリデータバス７はトレースメモリ１２に接続されてい
る。

【０００６】ここで、トレースメモリ１２では、例えば
操作者の入力操作によりトレースメモリ選択信号を受け
ると、トレースメモリデータバス７から順次、履歴情報
としてのアドレス情報、バスサイクル制御信号情報、デ
ータ情報、コマンド情報及びエラー信号情報が、アドレ
スカウンタ１３からトレースメモリアドレスバス１４を
介して与えられるアドレスに書込まれる。これにより履
歴情報の記録動作が完了する。

【０００７】一方、読出しの際には、トレースメモリ１
２では、アドレスバス１から第６のバッファ１５を介し
てアドレスがトレースメモリアドレスバス１４に与えら
れることにより、このアドレスに対応する情報がトレー
スメモリデータバス７に送出される。また、トレースメ
モリデータバス７上に送出された情報は、第７のバッフ
ァ１６を介してデータバス３に送出される。これにより
読出動作が完了する。なお、このようなトレースメモリ
１２としては、プロセッサの動作を示す履歴情報をリア
ルタイムに記録するため、記録に要求される高速性から
半導体メモリの使用が好ましい。但し、半導体メモリは
記憶容量が有限であるため、記録可能な履歴情報の個数
が制限されることがある。

【０００８】

【発明が解決しようとする課題】しかしながら以上のよ
うなプログラマブルコントローラでは、組込む半導体メ
モリの記憶容量を十分大きくすることにより、単発現象
であっても後から解析可能であるが、記憶容量の増加に
伴い、ハード量が増大して全体のコストを圧迫してしま
う。

【０００９】また、ある一単位の機能を実現する場合、
プロセッサは通常、数十〜数百個以上の命令を実行する
必要がある。このとき、プロセッサの動作を解析しよう
とすると、人手による解析の場合又はプロセッサの自己
診断による解析の場合の双方とも、多大な情報量のため
に長い解析時間を必要としてしまう。

【００１０】このように、プロセッサの履歴情報を詳細
に解析しようとすれば、ハード量の増大と解析時間の増
大とを招くという問題がある。本発明は上記実情を考慮
してなされたもので、実行履歴の解析の有効性を維持し
つつハード量の増大を抑え、さらに履歴情報の検索を容
易化して解析時間の短縮を図り得るプログラマブルコン
トローラを提供することを目的とする。

【００１１】

【課題を解決するための手段】請求項１に対応する発明
は、ＣＰＵの動作に関する少なくともアドレス情報を含
む履歴情報を記録可能なプログラマブルコントローラに
おいて、前記履歴情報を所定の属性に分類するための属
性分類手段と、この属性分類手段による分類に基づいて
前記履歴情報を記憶する履歴情報分類記憶手段とを備え
たプログラマブルコントローラである。

【００１２】また、請求項２に対応する発明は、請求項
１に対応するプログラマブルコントローラにおいて、履
歴情報分類記憶手段が、前記属性分類手段による分類に
基づいて、前記履歴情報を前記属性を示す属性情報と組
にして記憶するプログラマブルコントローラである。

【００１３】さらに、請求項３に対応する発明は、請求
項１又は請求項２に対応するプログラマブルコントロー
ラにおいて、前記属性分類手段が、前記アドレス情報が
前記ＣＰＵとバスを介して接続されたＩ／Ｆよりも当該
ＣＰＵ側を示すか否かに基づいて前記分類を実行するプ
ログラマブルコントローラである。

【００１４】また、請求項４に対応する発明は、請求項
１又は請求項２に対応するプログラマブルコントローラ
において、前記属性分類手段が、前記ＣＰＵの動作に関
する書込指令又は読出指令に基づいて前記分類を実行す
るプログラマブルコントローラである。

【００１５】さらに、請求項５に対応する発明は、請求
項１乃至請求項４のいずれか１項に対応するプログラマ
ブルコントローラにおいて、前記履歴情報分類記憶手段
が、複数の記憶部を有し、前記属性分類手段による分類
に基づいて前記履歴情報を当該各記憶部のうちの少なく
とも１つの記憶部に記憶させるプログラマブルコントロ
ーラである。

【００１６】

【作用】従って、請求項１に対応する発明は以上のよう
な手段を講じたことにより、属性分類手段が、履歴情報
を所定の属性に分類し、履歴情報分類記憶手段が、この
属性分類手段による分類に基づいて履歴情報を記憶する
ので、例えば重要度に応じて履歴情報を記憶することに
より、実行履歴の解析の有効性を維持しつつハード量の
増大を抑えることができる。

【００１７】また、請求項２に対応する発明は、請求項
１に対応する履歴情報分類記憶手段が、属性分類手段に
よる分類に基づいて、履歴情報を属性を示す属性情報と
組にして記憶するので、請求項１に対応する作用と同様
の作用に加え、属性情報に基づいて履歴情報を検索する
ことにより、履歴情報の検索を容易化して解析時間の短
縮を図ることができる。

【００１８】さらに、請求項３に対応する発明は、請求
項１又は請求項２に対応する属性分類手段が、アドレス
情報がＣＰＵとバスを介して接続されたＩ／Ｆよりも当
該ＣＰＵ側を示すか否かに基づいて分類を実行するの
で、請求項１又は請求項２に対応する作用と同様の作用
に加え、履歴情報をコントローラ本体内部に関する比較
的重要度の低いものと外部機器に関する重要度の高いも
のとに分類でき、もって、解析の容易化を図ることがで
きる。

【００１９】また、請求項４に対応する発明は、請求項
１又は請求項２に対応する属性分類手段が、ＣＰＵの動
作に関する書込指令又は読出指令に基づいて分類を実行
するので、請求項１又は請求項２に対応する作用と同様
の作用を奏することができる。

【００２０】さらに、請求項５に対応する発明は、請求
項１乃至請求項４のいずれか１項に対応する履歴情報分
類記憶手段が、複数の記憶部を有し、属性分類手段によ
る分類に基づいて履歴情報を当該各記憶部のうちの少な
くとも１つの記憶部に記憶させるので、請求項１乃至請
求項４のいずれかに対応する作用と同様の作用に加え、
例えば重要度の高い履歴情報を第１及び第２の記憶部に
記憶し、さらに重要度の低い履歴情報を当該第１の記憶
部に記憶することにより、第１の記憶部により履歴情報
の連続性を維持しつつ、第１の記憶部にて記憶容量の限
界のために内容の消去がある場合でも、第２の記憶部に
て重要度の高い情報を保持することができる。

【００２１】

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は本発明の一実施例に係るプログラマブ
ルコントローラの構成を示す回路ブロック図であり、図
２はこのプログラマブルコントローラに組込まれる実行
履歴記憶部の構成を示す回路ブロック図であって、図３
と同一部分には同一符号を付してその詳しい説明を省略
する。

【００２２】このプログラマブルコントローラは、アド
レスバス１、バスサイクル制御信号線２、データバス
３、コントロールバス４及びエラー信号線５を有し、こ
れら各バス１，３，４及び各信号線２，５が夫々プロセ
ッサ２１及び実行履歴記録部２２に接続されている。ま
た、メモリ２３、プロセスＩ／Ｆ２４及びネットワーク
Ｉ／Ｆ２５は、アドレスバス１、データバス３、コント
ロールバス４及びエラー信号線５に接続されている。

【００２３】プロセッサ２１は、メモリ２３からプログ
ラムを読出し、このプログラムに記述された指令に従っ
てメモリ２３、プロセス入出力Ｉ／Ｆ２４又はネットワ
ークＩ／Ｆ２５に対するデータをデータバス３を介して
入出力し、あるいは入力データを加工する機能をもって
いる。

【００２４】プロセスＩ／Ｆ２４は、プロセッサ２１か
らコントロールバス４に送出される指令を外部のプロセ
スＩ／Ｏ（プロセス入出力システム）に中継する機能を
もっている。

【００２５】ネットワークＩ／Ｆ２５は、プロセッサ２
１からコントロールバス４に送出される指令を外部のネ
ットワークステーションに中継する機能をもっている。
入出力選択信号発生部（属性分類手段）２６は、例えば
デコーダが使用可能であり、プロセッサ２１の動作の履
歴情報を該動作のときのアドレス情報に基づいて分類記
録する場合、アドレスバス１上のアドレス情報の示す内
容に基づいて、属性情報としてのメモリ選択信号２７、
プロセスＩ／Ｆ選択信号２８又はネットワークＩ／Ｆ選
択信号２９と、トレースメモリ選択信号３０とを発生
し、当該発生した選択信号を、メモリ２３、プロセスＩ
／Ｆ２３又はネットワークＩ／Ｆ２５のうちのいずれか
対応するものと実行履歴記録部２２とに与える機能をも
っている。なお、ここで、入出力選択信号発生部２６
は、アドレス情報がプロセスＩ／Ｆ２４又はネットワー
クＩ／Ｆ２５を示すとき、複数のトレースメモリを選択
するトレースメモリ選択信号３０を発生し、アドレス情
報がメモリを示すとき、１つのトレースメモリを選択す
るトレースメモリ選択信号３０を発生している。

【００２６】実行履歴記録部（履歴情報分類記録手段）
２２は、プロセッサ２１の動作に関する属性情報に基づ
いて、トレースメモリ及びその内部の記憶領域を変えな
がら該動作の履歴情報及びその属性情報を記憶するもの
であり、具体的には図２に示すように、図１のトレース
メモリに代えて２つのトレースメモリＡ，Ｂを有し、且
つこれら各トレースメモリＡ，Ｂの少なくとも一方を入
出力選択信号発生部２６から受けるトレースメモリ選択
信号３０に基づいて選択するメモリ選択部３１を備えて
いる。さらに、メモリ選択部３１は、入出力選択信号発
生部２６から受けるメモリ選択信号２７、プロセスＩ／
Ｆ選択信号２８又はネットワークＩ／Ｆ選択信号２９に
対応してトレースメモリＡ，Ｂの記憶領域を変更可能な
機能を有し、具体的には入出力選択信号発生部２６から
受けるメモリ選択信号２７、プロセスＩ／Ｆ選択信号２
８又はネットワークＩ／Ｆ選択信号２９に基づいて、ア
ドレスカウンタ１３の数値を制御する機能をもってい
る。なお、このアドレスカウンタ１３の数値は、トレー
スメモリＡ，Ｂ内で既に情報の記憶された領域を避ける
ように設定され、新たな記憶領域が無い場合には、記憶
された履歴情報又は属性情報のうちで優先度の低い情報
の記憶領域に対応して設定される。また、メモリ選択部
３１は、履歴情報をトレースメモリＡ，Ｂに記憶させる
とき、属性情報を履歴情報と組にしてトレースメモリ
Ａ，Ｂに記憶させるように属性情報用のバッファメモリ
３２を介してトレースメモリデータバス７に接続されて
いる。

【００２７】各トレースメモリＡ，Ｂは、前述同様に、
プロセッサ２１の動作の履歴情報及びその属性情報を記
録するためのものであり、属性情報の内容毎に異なる記
憶領域を有している。

【００２８】次に、このようなプログラマブルコントロ
ーラの動作を説明する。いま、プロセッサ２１は、プロ
セスＩ／Ｏに対する制御指令を送出するため、プロセス
Ｉ／Ｏを示すアドレス情報をアドレスバス１に送出し、
制御指令をコントロールバス４に送出する。

【００２９】入出力選択信号発生部２６は、このアドレ
ス情報に基づいてプロセスＩ／Ｆ選択信号２８と、トレ
ースメモリＡＢ選択信号３０とを作成し、プロセスＩ／
Ｆ選択信号２８をプロセスＩ／Ｆ２４及びメモリ選択部
３１に与え、トレースメモリＡＢ選択信号３０をメモリ
選択部３１に与える。

【００３０】プロセスＩ／Ｆ２４はこのプロセスＩ／Ｆ
選択信号２８を受けると、信号線５及び各バス１，３，
４上の情報をプロセスＩ／Ｏに中継する。一方、メモリ
選択部３１は、トレースメモリＡＢ選択信号３０に基づ
いて２つのトレースメモリＡ，Ｂを選択し、且つプロセ
スＩ／Ｆ選択信号２８に基づいて、トレースメモリＡ，
Ｂ内のプロセスＩ／Ｆに関する記憶領域に対応するよう
にアドレスカウンタ１３を制御し、さらにプロセスＩ／
Ｆ選択信号２８を属性情報用のバッファメモリ３２に与
える。このバッファメモリ３２は、各信号線２，５及び
各バス１，３，４上の履歴情報が各バッファ６〜１１に
よりトレースメモリデータバス７に送出された後、プロ
セスＩ／Ｆ選択信号２８をトレースメモリデータバス７
に送出する。

【００３１】これにより、各トレースメモリＡ，Ｂにお
いては、トレースメモリデータバス７上の履歴情報及び
その属性情報としてのプロセスＩ／Ｆ選択信号２８がプ
ロセスＩ／Ｆに関する記憶領域に記憶される。

【００３２】以下、同様に、プロセッサ２１からアドレ
スバス１に外部のネットワークを示すアドレス情報が送
出された場合、入出力選択信号発生部２６によりネット
ワークＩ／Ｆ選択信号２９及びトレースメモリＡＢ選択
信号３０が作成され、各トレースメモリＡ，Ｂにはトレ
ースメモリデータバス７上の履歴情報及びその属性情報
としてのネットワークＩ／Ｆ選択信号２９がネットワー
クＩ／Ｆに関する記憶領域に記憶される。

【００３３】一方、プロセッサ２１からアドレスバス１
にメモリ２３を示すアドレス情報が送出された場合、入
出力選択信号発生部２６によりメモリ選択信号２７及び
トレースメモリＡ選択信号３０が作成され、トレースメ
モリＡのみにトレースメモリデータバス７上の履歴情報
及びその属性情報としてのメモリ選択信号２７がメモリ
に関する記憶領域に記憶される。

【００３４】このように、プロセスＩ／Ｆ２４又はネッ
トワークＩ／Ｆ２５等のように外部機器に関する動作の
場合、２つのトレースメモリＡ，Ｂに履歴情報及び属性
情報が記憶され、メモリ２３等のようにコントローラ本
体内部に関する動作の場合、トレースメモリＡにのみ履
歴情報及び属性情報が記憶される。

【００３５】上述したように本実施例によれば、入出力
選択信号発生部２６が、履歴情報としてのアドレス情報
を所定の属性としての各選択信号２７〜３０に分類し、
実行履歴記録部２２が、この各選択信号２７〜３０によ
る分類に基づいて、メモリ選択部３１によりトレースメ
モリを選択して該トレースメモリに履歴情報を記憶する
ようにしたので、例えば重要度に応じて履歴情報を記憶
することにより、実行履歴の解析の有効性を維持しつつ
ハード量の増大を抑えることができる。

【００３６】また、本実施例によれば、メモリ選択部３
１が、入出力選択信号発生部２６による分類に基づい
て、履歴情報を属性を示す属性情報（各選択信号）と組
にしてトレースメモリＡ，Ｂに記憶させるので、属性情
報に基づいて履歴情報を検索することにより、履歴情報
の検索を容易化して解析時間の短縮を図ることができ
る。

【００３７】さらに、本実施例によれば、入出力選択信
号発生部２６は、アドレス情報がプロセッサ２１とバス
を介して接続されたプロセスＩ／Ｆ２４及びネットワー
クＩ／Ｆ２５よりも当該プロセッサ２１側を示すか否か
に基づいて分類を実行するので、履歴情報をコントロー
ラ本体内部に関する比較的重要度の低いものと外部機器
に関する重要度の高いものとに分類でき、もって、解析
の容易化を図ることができる。

【００３８】また、本実施例によれば、実行履歴記録部
２２が、複数のトレースメモリＡ，Ｂを有し、入出力選
択信号発生部２６による分類に基づいて履歴情報を当該
各トレースメモリＡ，Ｂのうちの少なくとも１つのトレ
ースメモリに記憶させるので、例えば重要度の高い履歴
情報を第１及び第２のトレースメモリＡ，Ｂに記憶し、
さらに重要度の低い履歴情報を当該第１のトレースメモ
リＡに記憶することにより、第１のトレースメモリＡに
より履歴情報の連続性を維持しつつ、第１のトレースメ
モリＡにて記憶容量の限界のために内容の消去がある場
合でも、第２のトレースメモリＢにて重要度の高い情報
を保持することができる。

【００３９】なお、上記実施例では、入出力選択信号発
生部２６がアドレス情報に基づいて属性を分類する場合
について説明したが、これに限らず、メモリ選択部３１
が、コントロールバス４上のプロセッサ２１の動作に関
する書込指令又は読出指令に基づいて分類を実行し、該
分類に基づいてトレースメモリＡ，Ｂを選択する構成と
しても、本発明を同様に実施して同様の効果を得ること
ができる。

【００４０】また、上記実施例では、入出力選択信号発
生部２６がアドレス情報に基づいて属性を分類する場合
について説明したが、これに限らず、メモリ選択部３１
が、エラー信号線５上のエラー信号の有無に基づいて分
類を実行し、該分類に基づいてトレースメモリＡ，Ｂを
選択する構成としても、本発明を同様に実施して同様の
効果を得ることができる。その他、本発明はその要旨を
逸脱しない範囲で種々変形して実施できる。

【００４１】

【発明の効果】以上説明したように請求項１の発明によ
れば、属性分類手段が、履歴情報を所定の属性に分類
し、履歴情報分類記憶手段が、この属性分類手段による
分類に基づいて履歴情報を記憶するので、例えば重要度
に応じて履歴情報を記憶することにより、実行履歴の解
析の有効性を維持しつつハード量の増大を抑えられるプ
ログラマブルコントローラを提供できる。

【００４２】また、請求項２の発明によれば、請求項１
の履歴情報分類記憶手段が、属性分類手段による分類に
基づいて、履歴情報を属性を示す属性情報と組にして記
憶するので、請求項１の効果に加え、属性情報に基づい
て履歴情報を検索することにより、履歴情報の検索を容
易化して解析時間の短縮を図り得るプログラマブルコン
トローラを提供できる。

【００４３】さらに、請求項３の発明によれば、請求項
１又は請求項２の属性分類手段が、アドレス情報がＣＰ
Ｕとバスを介して接続されたＩ／Ｆよりも当該ＣＰＵ側
を示すか否かに基づいて分類を実行するので、請求項１
又は請求項２の効果に加え、履歴情報をコントローラ本
体内部に関する比較的重要度の低いものと外部機器に関
する重要度の高いものとに分類でき、もって、解析の容
易化を図り得るプログラマブルコントローラを提供でき
る。

【００４４】また、請求項４の発明によれば、請求項１
又は請求項２の属性分類手段が、ＣＰＵの動作に関する
書込指令又は読出指令に基づいて分類を実行するので、
請求項１又は請求項２の効果と同様の効果を奏すること
ができる。

【００４５】さらに、請求項５の発明によれば、請求項
１乃至請求項４のいずれかの履歴情報分類記憶手段が、
複数の記憶部を有し、属性分類手段による分類に基づい
て履歴情報を当該各記憶部のうちの少なくとも１つの記
憶部に記憶させるので、請求項１乃至請求項４のいずれ
かの効果に加え、例えば重要度の高い履歴情報を第１及
び第２の記憶部に記憶し、さらに重要度の低い履歴情報
を当該第１の記憶部に記憶することにより、第１の記憶
部により履歴情報の連続性を維持しつつ、第１の記憶部
にて記憶容量の限界のために内容の消去がある場合で
も、第２の記憶部にて重要度の高い情報を保持できるプ
ログラマブルコントローラを提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るプログラマブルコント
ローラの構成を示す回路ブロック図、

【図２】同実施例における実行履歴記憶部の構成を示す
回路ブロック図、

【図３】従来のプログラマブルコントローラに組込まれ
た記録装置の構成を示す回路ブロック図。

【符号の説明】

１…アドレスバス、２…バスサイクル制御信号線、３…
データバス、４…コントロールバス、５…エラー信号
線、２１…プロセッサ、２２…実行履歴記録部、２３…
メモリ、２４…プロセスＩ／Ｆ、２５…ネットワークＩ
／Ｆ、２６…入出力選択信号発生部、３１…メモリ選択
部、Ａ，Ｂ…トレースメモリ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵの動作に関する少なくともアドレ
   ス情報を含む履歴情報を記録可能なプログラマブルコン
   トローラにおいて、 前記履歴情報を所定の属性に分類するための属性分類手
   段と、 この属性分類手段による分類に基づいて前記履歴情報を
   記憶する履歴情報分類記憶手段とを備えたことを特徴と
   するプログラマブルコントローラ。
2. 【請求項２】 請求項１に記載のプログラマブルコント
   ローラにおいて、 前記履歴情報分類記憶手段は、前記属性分類手段による
   分類に基づいて、前記履歴情報を前記属性を示す属性情
   報と組にして記憶することを特徴とするプログラマブル
   コントローラ。
3. 【請求項３】 請求項１又は請求項２に記載のプログラ
   マブルコントローラにおいて、 前記属性分類手段は、前記アドレス情報が前記ＣＰＵと
   バスを介して接続されたＩ／Ｆよりも当該ＣＰＵ側を示
   すか否かに基づいて前記分類を実行することを特徴とす
   るプログラマブルコントローラ。
4. 【請求項４】 請求項１又は請求項２に記載のプログラ
   マブルコントローラにおいて、 前記属性分類手段は、前記ＣＰＵの動作に関する書込指
   令又は読出指令に基づいて前記分類を実行することを特
   徴とするプログラマブルコントローラ。
5. 【請求項５】 請求項１乃至請求項４のいずれか１項に
   記載のプログラマブルコントローラにおいて、 前記履歴情報分類記憶手段は複数の記憶部を有し、前記
   属性分類手段による分類に基づいて前記履歴情報を当該
   各記憶部のうちの少なくとも１つの記憶部に記憶させる
   ことを特徴とするプログラマブルコントローラ。