JP2001202272A - デバッグの方法とこの方法を用いたデバッグ装置及びデバッグの方法を記録した記録媒体 - Google Patents

デバッグの方法とこの方法を用いたデバッグ装置及びデバッグの方法を記録した記録媒体

Info

Publication number
JP2001202272A
JP2001202272A JP2000012873A JP2000012873A JP2001202272A JP 2001202272 A JP2001202272 A JP 2001202272A JP 2000012873 A JP2000012873 A JP 2000012873A JP 2000012873 A JP2000012873 A JP 2000012873A JP 2001202272 A JP2001202272 A JP 2001202272A
Authority
JP
Japan
Prior art keywords
program
address
memory
access
illegal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000012873A
Other languages
English (en)
Inventor
Keiji Ono
圭司 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP2000012873A priority Critical patent/JP2001202272A/ja
Publication of JP2001202272A publication Critical patent/JP2001202272A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 自動的に、不正アクセスの原因となる命令の
検出を可能にする。 【解決手段】 トレース結果を格納するトレース・メモ
リ110と、メモリ上の各アドレスのアクセスの状態を
示すデータを格納したカバレッジ・メモリ109とを備
えたプログラムのデバッグ装置100であって、プログ
ラム101をダウンロードし、実行させる第1の手段1
03と、その実行中にプログラムが停止した際、不正ア
クセスの有無を検出する第2の手段104と、不正アク
セスがあった場合、不正アクセスのアドレスをサーチ
し、不正アクセスアドレスを検出した場合、前記不正ア
クセスアドレスの直前の命令をサーチする第3の手段1
11とからなり、第2の手段は、デバッグ対象プログラ
ム上で定義されたデータとカバレッジ・メモリ上の各ア
ドレスのアクセスデータとを比較することで、不正アク
セスを検出することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、特に、自動的に、
不正アクセスの原因となる命令の検出を可能にしたデバ
ッグの方法とこの方法を用いたデバッグ装置及びデバッ
グの方法を記録した記録媒体に関する。
【0002】
【従来の技術】デバッグ装置において、メモリアクセス
エラー発生時の命令アドレスの検出するためのものとし
ては、例えば、特開昭59−160243号公報が知ら
れている。
【0003】このデバッグ装置には、デバッグされるコ
ンピュータシステムのメモリのアドレス空間に対応した
ビットマップメモリを設けると共に、このビットマップ
メモリ上のメモリアクセスが禁止されたアドレスに所定
の値を書き込むことで、前記メモリがアクセスされた
時、アクセスされたメモリアドレスに対応するビットマ
ップメモリがアクセスされ、このビットマップメモリか
ら所定の値が読み出された時、メモリアクセスエラーの
表示を行うように構成したものである。
【0004】しかし、上記したものは、予め、ビットマ
ップメモリを用意し、しかも、メモリアクセスが禁止さ
れたアドレスに所定の値を書き込まなければならないと
いう欠点があった。
【0005】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、自動的に、不正ア
クセスの原因となる命令の検出を可能にした新規なデバ
ッグの方法とこの方法を用いたデバッグ装置及びデバッ
グの方法を記録した記録媒体を提供するものである。
【0006】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【0007】即ち、本発明に係わるデバッグ装置の第1
の態様は、トレース結果を格納するトレース・メモリ
と、メモリ上の各アドレスのアクセスの状態を示すデー
タを格納したカバレッジ・メモリとを備えたプログラム
のデバッグ装置であって、プログラムをダウンロード
し、このプログラムを実行させる第1の手段と、前記プ
ログラムの実行中に、プログラムが停止した際、不正ア
クセスがあったか否かを検出する第2の手段と、不正ア
クセスがあった場合、前記トレース・メモリ内の不正ア
クセスのアドレスをサーチし、その結果、トレース・メ
モリ内に不正アクセスアドレスを検出した場合、前記不
正アクセスアドレスの直前の命令をサーチする第3の手
段とからなり、前記第2の手段は、前記デバッグするプ
ログラム上で定義されたデータと前記カバレッジ・メモ
リ上の各アドレスのアクセスデータとを比較すること
で、不正アクセスを検出することを特徴とするものであ
り、また、第2の態様は、前記第3の手段が、前記トレ
ース・メモリ内をサーチした結果、トレース・メモリ内
に不正アクセスアドレスを検出しない場合、前記不正ア
クセスアドレスの検出を行うか否かを操作者に問いかけ
るメッセージを表示する第4の手段を設け、前記第4の
手段で出力されたメッセージに基づき、不正アドレスを
アクセスしたら停止するイベントを設定し、再度、前記
プログラムを実行させるように構成したことを特徴とす
るものである。
【0008】また、本発明に係わるデバッグの方法の第
1の態様は、トレース結果を格納するトレース・メモリ
と、メモリ上の各アドレスのアクセスの状態を示すデー
タを格納したカバレッジ・メモリとを備えたデバッグ装
置上でのプログラムのデバッグ方法であって、プログラ
ムをダウンロードし、このプログラムを実行させる第1
の工程と、前記プログラムの実行後に、プログラムが停
止した際、不正アクセスがあったか否かを検出する第2
の工程と、不正アクセスがあった場合、前記トレース・
メモリ内の不正アクセスのアドレスをサーチする第3の
工程と、前記第3の工程で前記トレース・メモリ内をサ
ーチした結果、トレース・メモリ内に不正アクセスアド
レスを検出した場合、前記不正アクセスアドレスの直前
の命令をサーチする第4の工程とからなり、前記第2の
工程では、前記デバッグするプログラム上で定義された
データと前記カバレッジ・メモリ上の各アドレスのアク
セスデータとを比較することで、不正アクセスを検出す
ることを特徴とするものであり、また、第2の態様は、
前記第3の工程で前記トレース・メモリ内をサーチした
結果、トレース・メモリ内に不正アクセスアドレスを検
出しない場合、前記不正アクセスアドレスの検出を行う
か否かを操作者に問いかけるメッセージを表示する第5
の工程と、前記第5の工程で出力されたメッセージに基
づき、不正アドレスをアクセスしたら停止するイベント
を設定し、再度、プログラムを実行させ、再び、前記第
2の工程を実行させる第6の工程と、を少なくとも含む
ことを特徴とするものである。
【0009】また、本発明に係わるバッグの方法を記録
した記録媒体の第1の態様は、プログラムをデバッグす
るためのコンピュータプログラムを記録した記録媒体で
あって、プログラムをダウンロードし、このプログラム
を実行させる第1の工程と、前記プログラムの実行後
に、プログラムが停止した際、前記デバッグするプログ
ラム上で定義されたデータとメモリ上の各アドレスのア
クセス状態を示すデータとを比較することで、不正アク
セスがあったか否かを検出する第2の工程と、不正アク
セスがあった場合、トレース・メモリ内の不正アクセス
のアドレスをサーチする第3の工程と、前記第3の工程
で前記トレース・メモリ内をサーチした結果、トレース
・メモリ内に不正アクセスアドレスを検出した場合、前
記不正アクセスアドレスの直前の命令をサーチする第4
の工程と、からなる一連の処理をコンピュータに実行さ
せるため、そのプログラムを記録したことを特徴とする
ものであり、また、第2の態様は、前記第3の工程で前
記トレース・メモリ内をサーチした結果、トレース・メ
モリ内に不正アクセスアドレスを検出しない場合、前記
不正アクセスアドレスの検出を行うか否かを操作者に問
いかけるメッセージを表示する第5の工程と、前記第5
の工程で出力されたメッセージに基づき、不正アドレス
をアクセスしたら停止するイベントを設定し、再度、プ
ログラムを実行させ、再び、前記第2の工程を実行させ
る第6の工程と、を少なくとも不正アクセスのトレース
・データ含むことを特徴とするものである。
【0010】
【発明の実施の形態】本発明のデバッグ装置は、ソフト
ウェア開発の際に、メモリの不正アクセスが発生した場
合、自動的に原因となる命令を知らせるものである。
【0011】図1において、モジュール・ファイル解析
手段103のアクセス禁止領域比較手段104が、ファ
イル上に定義されたアクセス禁止領域(アクセス領域以
外は、アクセス禁止領域である)を示すデータとカバレ
ッジ・メモリ105に格納されたアクセス結果を示すデ
ータとを比較し、不正アクセスが発生した場合、該当す
る不正アクセスの原因がトレース・メモリ110内にあ
るか否かをトレース・サーチ手段111により判断し、
トレース・メモリ110内にあれば、更に、不正命令を
検出すると共に、この不正命令を不正命令表示ウィンド
ウ106に表示する。
【0012】これにより、不正アクセスの原因となる命
令が迅速、且つ、正確に特定できるから、ソフトウェア
開発におけるデバッグ作業が効率的に行えるようにな
る。
【0013】また、該当する不正アクセスの原因が、ト
レース・メモリ110上にない場合、不正アクセス確認
ダイアログ107を表示し、不正アクセスの原因となる
命令を究明するか否かをデバッガ使用者に確認し、究明
する場合は不正アクセスがあったアドレスにアクセス・
ブレーク102を設定し、再実行を行う。
【0014】これにより、実行が停止した時点では、ト
レース・メモリ110内に、必ず原因となる不正命令が
存在するため、不正アクセスの原因となる不正命令を不
正命令表示ウィンドウ106に表示することが可能とな
る。
【0015】
【実施例】以下に、本発明に係わるデバッグの方法とこ
の方法を用いたデバッグ装置及びデバッグの方法を記録
した記録媒体の具体例を図面を参照しながら詳細に説明
する。
【0016】図1は、本発明の具体例の示すブロック
図、図2は本発明のフローチャートであって、これらの
図には、トレース結果を格納するトレース・メモリ11
0と、メモリ上の各アドレスのアクセスの状態を示すデ
ータを格納したカバレッジ・メモリ109とを備えたプ
ログラムのデバッグ装置100であって、プログラム1
01をダウンロードし、このプログラムを実行させる第
1の手段103と、前記プログラム101の実行後に、
プログラムが停止した際、不正アクセスがあったか否か
を検出する第2の手段104と、不正アクセスがあった
場合、前記トレース・メモリ内の不正アクセスのアドレ
スをサーチし、その結果、トレース・メモリ110内に
不正アクセスアドレスを検出した場合、前記不正アクセ
スアドレスの直前の命令をサーチする第3の手段111
とからなり、前記第2の手段104は、前記デバッグす
るプログラム上で定義されたデータ(プログラム上で定
義されたアクセス可能な領域以外は、アクセス禁止領域
となる)と前記カバレッジ・メモリ105上の各アドレ
スのアクセスデータとを比較することで、不正アクセス
を検出することを特徴とするデバッグ装置が示され、
又、前記第3の手段が、前記トレース・メモリ内をサー
チした結果、トレース・メモリ内に不正アクセスアドレ
スを検出しない場合、前記不正アクセスアドレスの検出
を行うか否かを操作者に問いかけるメッセージを表示す
る第4の手段(図1の107、図2のステップ208)
を設け、前記第4の手段で出力されたメッセージに基づ
き、不正アドレスをアクセスしたら停止するイベント1
02を設定し、再度、前記プログラムを実行させるよう
に構成したことを特徴とするデバッグ装置が示されてい
る。
【0017】以下に、本発明を更に詳細に説明する。
【0018】図1を参照すると、本発明は、デバッグ装
置100内にモジュール・ファイル101の解析を行う
モジュール・ファイル解析手段103と、デバッグを行
う際、指定したアドレスをアクセスしたらプログラム実
行を停止させるアクセス・ブレーク102と、このデバ
ッグ装置の使用者に対してメッセージを出力する不正ア
クセス確認ダイアログ107と、不正アクセスがあった
場合、その原因となる命令を表示する不正命令表示ウィ
ンドウ106と、トレース結果をメモリするトレース・
メモリ110と、メモリ上の各アドレスのアクセスの状
態を示すデータをメモリするカバレッジ・メモリ105
と、トレース・メモリ110内の不正アクセス命令を検
索するトレース・サーチ手段111と、トレース・メモ
リ110内の情報を表示するトレース・ウィンドウ10
8と、カバレッジ・メモリ105内にメモリされたデー
タを表示するカバレッジ・ウィンドウ109と備えてい
る。又、前記モジュール・ファイル解析手段103は、
アクセス禁止領域比較手段104を含む。
【0019】入力されたモジュール・ファイル101
は、モジュール・ファイル解析手段103で解析され、
アクセス禁止領域を判断し、モジュール・ファイルのア
クセス禁止領域とカバレッジ・メモリ105上のデータ
とで、不正アクセスが行われたかの判断を行い、不正ア
クセスが行われたなら、トレース・メモリ110とトレ
ース・サーチ手段111により不正アクセスの原因とな
る不正命令を検出し、不正命令表示ウィンドウ106に
不正命令を表示する。
【0020】次に、図2のフローチャートを参照して、
本発明の動作について説明する。
【0021】モジュール・ファイル解析手段103は、
プログラム・ダウンロード(ステップ201)で入力さ
れたモジュール・ファイル101の内容を解析し、アク
セスしてはいけない領域を判断する。プログラム実行を
行い(ステップ202)、プログラムが停止した時点で
(ステップ203)、カバレッジ・メモリ105とプロ
グラム上で定義されたアクセス禁止領域とから、アクセ
ス禁止領域がアクセスされたか否かを判断し(ステップ
204)、不正アクセスがあった場合(ステップ20
5)、トレース・サーチ手段111を用いて、トレース
・メモリ110内を、不正アクセスのアドレスでサーチ
する(ステップ206)。
【0022】サーチした結果、トレース・メモリ110
内に不正アクセスのアドレスが存在すれば(ステップ2
07)、そのアクセスを行なった直前の命令を再度トレ
ース・サーチ手段111によりサーチし(ステップ21
4)、不正命令表示ウィンドウ106に不正命令を表示
する(ステップ209)。
【0023】又、例えば、トレース・メモリの容量が小
さいため、サーチした結果、トレース・メモリ110内
に不正アクセスのアドレスが存在しない場合、不正アク
セス確認ダイアログ107を表示し(ステップ20
8)、不正命令を検出するか否かの判断を使用者に対し
て仰ぎ、検出するのであれば、検出用アクセス・ブレー
ク102を設定し(ステップ211)、リセット後(ス
テップ213)、再度プログラムの実行を行う(ステッ
プ202)。そして、プログラム停止後(ステップ20
3)、トレース・サーチ手段111で、トレース・メモ
リ110内を不正アクセスのアドレスでサーチし(ステ
ップ206)、次に、そのアクセスを行なった直前命令
を再度トレース・サーチ手段111でサーチし(ステッ
プ214)、不正命令表示ウィンドウ106に不正命令
を表示する(ステップ209)ことで、不正アクセスを
命令した不正命令の検出が可能になる。
【0024】次に、具体例を用いて本発明の動作を説明
する。
【0025】図3は、本発明で使用するトレース・デー
タの一例、図4は、本発明で使用するカバレッジ・デー
タの一例である。
【0026】ここでは、便宜的に0FED1番地401
が不正アクセスであるとする(カバレッジ・メモリの0
FED1番地を示す領域には、不正な書き込みが行われ
たことを示す「W」がメモリされている)。
【0027】モジュール・ファイル解析手段のアクセス
禁止領域比較手段104は、プログラムを実行した結
果、プログラムが停止した時点で、カバレッジ・メモリ
105とプログラム上のアクセス禁止領域により、アク
セス禁止領域がアクセスされたか否かを判断する。この
場合、図4の401で示した0FED1番地が、不正ア
クセスアドレスであるため、トレース・サーチ手段11
1は、トレース・メモリ110内を0FED1番地でサ
ーチする。この結果、トレース・メモリ110内に0F
ED1番地401が存在するトレース・データ(図3の
309)検出される。そして、続いて、再度トレース・
サーチ手段111で、トレース・データ309の直前の
命令を命令ステータスM1(図3の310)でサーチす
ることで、不正命令のデータ308が検出できる。
【0028】不正命令表示ウィンドウ106に,不正命
令「MOV !0FED1H,A」(図3の311)を
表示し、不正アクセスの原因となる命令を特定する。
【0029】
【発明の効果】本発明は、上述のように構成したので、
自動的に不正アクセスの原因となる命令を検出するた
め、検出に誤りがなく、しかも、従来のように、アクセ
ス禁止領域に所定のデータを書き込む等の煩雑さもなく
なるから、開発担当者の負担を軽減して、開発能率を向
上させるという優れた特徴を有する。
【図面の簡単な説明】
【図1】本発明のデバッグ装置の構成を示す図である。
【図2】本発明の動作を説明するためのフローチャート
である。
【図3】トレース・メモリ内のデータの一例を示す図で
ある。
【図4】カバレッジメモリ内のデータの一例を示す図で
ある。
【図5】従来のデバッグ装置の構成を示す図である。
【図6】図5の動作を示すフローチャートである。
【符号の説明】
100 デバッグ装置 101 モジュール・ファイル 102 アクセス・ブレーク 103 モジュール・ファイル解析手段 104 アクセス禁止領域比較手段 105 カバレッジ・メモリ 106 不正命令表示ウィンドウ 107 不正アクセス確認ダイアログ 108 トレース・ウィンドウ 109 カバレッジ・ウィンドウ 110 トレース・メモリ 111 トレース・サーチ手段

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 トレース結果を格納するトレース・メモ
    リと、メモリ上の各アドレスのアクセスの状態を示すデ
    ータを格納したカバレッジ・メモリとを備えたプログラ
    ムのデバッグ装置であって、 プログラムをダウンロードし、このプログラムを実行さ
    せる第1の手段と、 前記プログラムの実行中に、プログラムが停止した際、
    不正アクセスがあったか否かを検出する第2の手段と、 不正アクセスがあった場合、前記トレース・メモリ内の
    不正アクセスのアドレスをサーチし、その結果、トレー
    ス・メモリ内に不正アクセスアドレスを検出した場合、
    前記不正アクセスアドレスの直前の命令をサーチする第
    3の手段とからなり、 前記第2の手段は、前記デバッグするプログラム上で定
    義されたデータと前記カバレッジ・メモリ上の各アドレ
    スのアクセスデータとを比較することで、不正アクセス
    を検出することを特徴とするデバッグ装置。
  2. 【請求項2】 前記第3の手段が、前記トレース・メモ
    リ内をサーチした結果、トレース・メモリ内に不正アク
    セスアドレスを検出しない場合、前記不正アクセスアド
    レスの検出を行うか否かを操作者に問いかけるメッセー
    ジを表示する第4の手段を設け、前記第4の手段で出力
    されたメッセージに基づき、不正アドレスをアクセスし
    たら停止するイベントを設定し、再度、前記プログラム
    を実行させるように構成したことを特徴とする請求項1
    記載のデバッグ装置。
  3. 【請求項3】 トレース結果を格納するトレース・メモ
    リと、メモリ上の各アドレスのアクセスの状態を示すデ
    ータを格納したカバレッジ・メモリとを備えたデバッグ
    装置上でのプログラムのデバッグ方法であって、 プログラムをダウンロードし、このプログラムを実行さ
    せる第1の工程と、 前記プログラムの実行中に、プログラムが停止した際、
    不正アクセスがあったか否かを検出する第2の工程と、 不正アクセスがあった場合、前記トレース・メモリ内の
    不正アクセスのアドレスをサーチする第3の工程と、 前記第3の工程で前記トレース・メモリ内をサーチした
    結果、トレース・メモリ内に不正アクセスアドレスを検
    出した場合、前記不正アクセスアドレスの直前の命令を
    サーチする第4の工程とからなり、 前記第2の工程では、前記デバッグするプログラム上で
    定義されたデータと前記カバレッジ・メモリ上の各アド
    レスのアクセスデータとを比較することで、不正アクセ
    スを検出することを特徴とするプログラムのデバッグ方
    法。
  4. 【請求項4】 前記第3の工程で前記トレース・メモリ
    内をサーチした結果、トレース・メモリ内に不正アクセ
    スアドレスを検出しない場合、前記不正アクセスアドレ
    スの検出を行うか否かを操作者に問いかけるメッセージ
    を表示する第5の工程と、 前記第5の工程で出力されたメッセージに基づき、不正
    アドレスをアクセスしたら停止するイベントを設定し、
    再度、プログラムを実行させ、再び、前記第2の工程を
    実行させる第6の工程と、 を少なくとも含むことを特徴とする請求項3記載のプロ
    グラムのデバッグ方法。
  5. 【請求項5】 プログラムをデバッグするためのコンピ
    ュータプログラムを記録した記録媒体であって、 プログラムをダウンロードし、このプログラムを実行さ
    せる第1の工程と、前記プログラムの実行中に、プログ
    ラムが停止した際、前記デバッグするプログラム上で定
    義されたデータとメモリ上の各アドレスのアクセスの状
    態を示すデータとを比較することで、不正アクセスがあ
    ったか否かを検出する第2の工程と、 不正アクセスがあった場合、トレース・メモリ内の不正
    アクセスのアドレスをサーチする第3の工程と、 前記第3の工程で前記トレース・メモリ内をサーチした
    結果、トレース・メモリ内に不正アクセスアドレスを検
    出した場合、前記不正アクセスアドレスの直前の命令を
    サーチする第4の工程と、 からなる一連の処理をコンピュータに実行させるため、
    そのプログラムを記録したことを特徴とする記録媒体。
  6. 【請求項6】 前記第3の工程で前記トレース・メモリ
    内をサーチした結果、トレース・メモリ内に不正アクセ
    スアドレスを検出しない場合、前記不正アクセスアドレ
    スの検出を行うか否かを操作者に問いかけるメッセージ
    を表示する第5の工程と、 前記第5の工程で出力されたメッセージに基づき、不正
    アドレスをアクセスしたら停止するイベントを設定し、
    再度、プログラムを実行させ、再び、前記第2の工程を
    実行させる第6の工程と、 を少なくとも含むことを特徴とする請求項5記載の記録
    媒体。
JP2000012873A 2000-01-21 2000-01-21 デバッグの方法とこの方法を用いたデバッグ装置及びデバッグの方法を記録した記録媒体 Pending JP2001202272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000012873A JP2001202272A (ja) 2000-01-21 2000-01-21 デバッグの方法とこの方法を用いたデバッグ装置及びデバッグの方法を記録した記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012873A JP2001202272A (ja) 2000-01-21 2000-01-21 デバッグの方法とこの方法を用いたデバッグ装置及びデバッグの方法を記録した記録媒体

Publications (1)

Publication Number Publication Date
JP2001202272A true JP2001202272A (ja) 2001-07-27

Family

ID=18540540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000012873A Pending JP2001202272A (ja) 2000-01-21 2000-01-21 デバッグの方法とこの方法を用いたデバッグ装置及びデバッグの方法を記録した記録媒体

Country Status (1)

Country Link
JP (1) JP2001202272A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070322A (ja) * 2007-09-18 2009-04-02 Nec Corp データ処理装置、システム、プログラム、及び、方法
US8332204B2 (en) 2007-12-26 2012-12-11 Fujitsu Semiconductor Limited Instruction check program, instruction check apparatus, and I/O simulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070322A (ja) * 2007-09-18 2009-04-02 Nec Corp データ処理装置、システム、プログラム、及び、方法
JP4501978B2 (ja) * 2007-09-18 2010-07-14 日本電気株式会社 データ処理装置、システム、プログラム、及び、方法
US8332204B2 (en) 2007-12-26 2012-12-11 Fujitsu Semiconductor Limited Instruction check program, instruction check apparatus, and I/O simulator

Similar Documents

Publication Publication Date Title
JPH06222952A (ja) デバッグ支援装置
KR20090084905A (ko) 그래픽 유저 인터페이스 테스팅을 위한 방법 및 시스템
US20080010536A1 (en) Breakpoints with Separate Conditions
US5819024A (en) Fault analysis system
JP2897741B2 (ja) 利用者インタフェース装置、該利用者インタフェース装置における操作列生成方法および操作列生成用プログラムを記憶した記憶媒体
JP2001202272A (ja) デバッグの方法とこの方法を用いたデバッグ装置及びデバッグの方法を記録した記録媒体
JP3206096B2 (ja) 入力データ処理装置
JP2002024055A (ja) コンピュータシステムおよびアプリケーションプログラムの動作再現方法
JP2001331344A (ja) 組み込みシステムの障害情報トレーサ装置
JP3098501B2 (ja) ソースステップ実行方法およびその装置
JP3151811B2 (ja) 情報処理装置の障害処理検証方法および方式
JP3114828B2 (ja) プログラミング装置
JPH05334135A (ja) プログラム異常終了時のエラー情報表示方式
US20030225838A1 (en) Method and apparatus for implementing extended breakpoint notification
JP3110391B2 (ja) プログラム再実行方法
CN115408275A (zh) 调试分析方法、装置、计算设备及存储介质
JP2000315166A (ja) ソフトウェア・デバッグ装置
JP2853667B2 (ja) ハードウェア機能ガイド付きプログラムトレース装置
JP3399741B2 (ja) ダンプデータの表示方法及び障害解析システム
CN115292076A (zh) Linux系统内核调试装置及方法
JPH06214770A (ja) 制御装置
CN110879783A (zh) 一种程序测试方法、装置、设备及存储介质
JP2002312198A (ja) プログラムテスト支援装置
JPH05324396A (ja) プログラム走行履歴記録方式
JP2000155648A (ja) 小型携帯端末装置