JPWO2003014947A1 - ホスト装置、電子装置及び伝送システムの制御方法 - Google Patents
ホスト装置、電子装置及び伝送システムの制御方法 Download PDFInfo
- Publication number
- JPWO2003014947A1 JPWO2003014947A1 JP2003519810A JP2003519810A JPWO2003014947A1 JP WO2003014947 A1 JPWO2003014947 A1 JP WO2003014947A1 JP 2003519810 A JP2003519810 A JP 2003519810A JP 2003519810 A JP2003519810 A JP 2003519810A JP WO2003014947 A1 JPWO2003014947 A1 JP WO2003014947A1
- Authority
- JP
- Japan
- Prior art keywords
- host device
- electronic device
- command signal
- data line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Abstract
Description
本発明はホスト装置、電子装置、並びにホスト装置と電子装置とを有する伝送システムの制御方法に関する。
背景技術
ホスト装置(マスター装置)と複数の電子装置(スレーブ装置)とを共通のデータ線で接続し、ホスト装置と複数の電子装置との間でデータを伝送する伝送システムがある。
このような伝送システムにおいては、一般にホスト装置が特定の電子装置にデータ線を占有することを許可し、ホスト装置とその電子装置との間でデータ伝送(ホスト装置から電子装置へのデータ伝送又は電子装置からホスト装置へのデータ伝送)を実行する。そのデータ伝送が完了すると、ホスト装置が他の電子装置にデータ線を占有することを許可し、ホスト装置と他の電子装置との間でデータ伝送を実行する。
しかしながら、複数個の電子装置が1つのホスト装置に対して共通のデータ線(例えばデータバス)で接続されている従来の伝送システムにおいては、一つの電子装置がデータ線を占有している期間は、他の電子装置がホスト装置との間でデータ伝送を実行することができなかった。他の電子装置は、一つの電子装置がその処理(データ伝送を含む。)を完了するのを待ち、その後にデータ伝送をするしか方法がなかった。
本発明は上記従来の問題点を解決するもので、一つの電子装置がデータ線を占有している期間においても、必要に応じて他の電子装置がホスト装置との間でデータ伝送を実行することができ、速い応答性を有する、複数個の電子装置が1つのホスト装置に対して共通のデータ線で接続されている伝送システム、その制御方法、そのような伝送システムを構成するホスト装置及び電子装置を提供することを目的とする。
発明の開示
上記の課題を解決するため、本発明は下記の構成を有する。
1つの観点による本発明のホスト装置は、ホスト装置から電子装置への命令信号と前記命令信号に対する前記電子装置からホスト装置への応答信号とを伝送する命令信号線と、複数の電子装置が同一線の少なくとも一部を共用して接続され且つ少なくともホスト装置から前記電子装置への命令信号に伴うデータを伝送するデータ線と、を有する入出力部と、バス開放用退避レジスタを有する制御部と、を有し、前記制御部は、いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、ホスト装置が他の前記電子装置との間でデータ伝送を実行したい場合、前記データ線を開放し且つ前記処理を一時停止させる命令信号を前記命令信号線を通じて前記データ線を占有している電子装置に伝送し、前記データ線を占有している電子装置の識別子と、前記処理の現在の段階に関する情報とを前記バス開放用退避レジスタに格納し、ホスト装置と他の前記電子装置との間のデータ伝送が終了した後、前記バス開放用退避レジスタから前記データ線を占有していた電子装置の識別子と、前記処理の現在の段階に関する情報とを読み出し、一時停止している前記処理を復帰させる命令信号を前記命令信号線を通じて前記データ線を占有していた電子装置に伝送する。
他の観点による本発明のホスト装置は、ホスト装置から電子装置への命令信号と前記命令信号に対する前記電子装置からホスト装置への応答信号とを伝送する命令信号線と、複数の電子装置が同一線の少なくとも一部を共用して接続され且つ少なくともホスト装置から前記電子装置への命令信号に伴うデータを伝送するデータ線と、を有する入出力部と、バス開放用退避レジスタを有する制御部と、を有し、前記制御部は、いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、ホスト装置が他の前記電子装置との間でデータ伝送を実行したい場合、前記データ線を開放し且つ前記処理を一時停止させる命令信号を、前記命令信号線を通じて前記データ線に接続されている複数の前記電子装置に伝送し、前記データ線を占有していたという情報と前記処理の現在の段階に関する情報とを前記バス開放用退避レジスタに格納し、ホスト装置と他の前記電子装置との間のデータ伝送が終了した後、前記バス開放用退避レジスタから前記データ線を占有していたという情報と前記処理の現在の段階に関する情報とを読み出し、一時停止している前記処理を復帰させる命令信号を前記命令信号線を通じて前記データ線に接続されている複数の前記電子装置に伝送する。
別の観点による上記の本発明のホスト装置は、前記入出力部は、前記電子装置からホスト装置への割り込み信号を伝送する割り込み信号線を更に有し、前記制御部は割り込み優先順位判定部を更に有し、いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、ホスト装置が他の前記電子装置から前記割り込み信号線を通じてデータ伝送を要求する割り込み信号を受信し、前記割り込み優先順位判定部が、前記データ伝送が前記データ線を占有している処理よりも優先順位が高いと判定した場合に、いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、ホスト装置が他の前記電子装置との間でデータ伝送を実行したい場合が発生する。
更に別の観点による本発明の電子装置は、ホスト装置から電子装置への命令信号と前記命令信号に対する電子装置から前記ホスト装置への応答信号とを伝送する命令信号線と、同一線の少なくとも一部を他の電子装置と共用して前記ホスト装置と接続され且つ少なくとも前記ホスト装置から電子装置への命令信号に伴うデータを伝送するデータ線と、を有する入出力部と、バス開放用退避レジスタを有する制御部と、を有し、前記制御部は、電子装置が前記データ線を占有する処理を実行している状態において、前記データ線を開放し且つ前記処理を一時停止させる前記ホスト装置からの命令信号を前記命令信号線を通じて受信した場合は、前記処理の現在の段階に関する情報を前記バス開放用退避レジスタに格納して前記処理を一時停止し、前記処理を一時停止し且つ前記データ線を開放したことを知らせる応答信号を前記命令信号線を通じて前記ホスト装置に伝送し、一時停止している前記処理を復帰させる前記ホスト装置からの命令信号を前記命令信号線を通じて受信した場合は、処理復帰が可能であるという情報と前記データ線を再度占有することが必要か否かの情報とを含む応答信号を前記命令信号線を通じて前記ホスト装置に伝送し、前記バス開放用退避レジスタから前記処理の現在の段階に関する情報を読み出してその段階から前記処理を再開し、再度前記データ線を占有する必要があれば前記データ線を通じてデータを伝送する。
更に別の観点による本発明の伝送システムの制御方法は、ホスト装置と、複数の電子装置と、前記ホスト装置から前記電子装置への命令信号と前記命令信号に対する前記電子装置から前記ホスト装置への応答信号とを伝送する命令信号線と、複数の前記電子装置が同一線の少なくとも一部を共用して前記ホスト装置に接続され且つ少なくともホスト装置から前記電子装置への命令信号に伴うデータを伝送するデータ線と、を有する伝送システムの制御方法であって、前記複数の電子装置のうちの何れかが前記データ線を占有する処理を実行している状態において、前記ホスト装置と他の前記電子装置との間でデータ伝送を実行するために、前記データ線を開放し且つ前記処理を一時停止させる命令信号を前記命令信号線を通じてホスト装置から前記データ線を占有している前記電子装置に伝送するステップと、前記処理を一時停止し且つ前記データ線を開放したことを知らせる応答信号を前記命令信号線を通じて前記データ線を占有している電子装置から前記ホスト装置に伝送するステップと、前記ホスト装置と他の前記電子装置との間のデータ伝送が終了した後、一時停止していた前記処理を復帰させる命令信号を前記命令信号線を通じてホスト装置から前記データ線を占有していた電子装置に伝送するステップと、処理復帰が可能であるという情報と前記データ線を再度占有することが必要か否かの情報とを含む応答信号を前記命令信号線を通じて前記データ線を占有していた電子装置から前記ホスト装置に伝送するステップと、前記データ線を占有していた電子装置が、再度前記データ線を占有する必要があれば前記データ線を通じてデータを伝送して、前記処理を再開するステップと、を有する。
更に別の観点による本発明の伝送システムの制御方法は、ホスト装置と、複数の電子装置と、前記ホスト装置から前記電子装置への命令信号と前記命令信号に対する前記電子装置から前記ホスト装置への応答信号とを伝送する命令信号線と、複数の前記電子装置が同一線の少なくとも一部を共用して前記ホスト装置に接続され且つ少なくともホスト装置から前記電子装置への命令信号に伴うデータを伝送するデータ線と、を有する伝送システムの制御方法であって、前記複数の電子装置のうちの何れかが前記データ線を占有する処理を実行している状態において、前記ホスト装置と他の前記電子装置との間でデータ伝送を実行するために、前記データ線を開放し且つ前記処理を一時停止させる命令信号を前記命令信号線を通じてホスト装置から前記データ線に接続された複数の前記電子装置に伝送するステップと、前記処理を一時停止し且つ前記データ線を開放したことを知らせる応答信号を前記命令信号線を通じて前記データ線を占有している電子装置から前記ホスト装置に伝送するステップと、前記ホスト装置と他の前記電子装置との間のデータ伝送が終了した後、一時停止していた前記処理を復帰させる命令信号を前記命令信号線を通じてホスト装置から前記データ線に接続された複数の前記電子装置に伝送するステップと、処理復帰が可能であるという情報と前記データ線を再度占有することが必要か否かの情報とを含む応答信号を前記命令信号線を通じて前記データ線を占有していた電子装置から前記ホスト装置に伝送するステップと、前記データ線を占有していた電子装置が、再度前記データ線を占有する必要があれば前記データ線を通じてデータを伝送して、前記処理を再開するステップと、を有する。
更に別の観点による上記の本発明の伝送システムの制御方法は、前記伝送システムは、前記電子装置からホスト装置への割り込み信号を伝送する割り込み信号線を更に有し、いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、前記ホスト装置が他の前記電子装置から前記割り込み信号線を通じてデータ伝送を要求する割り込み信号を受信するステップと前記データ伝送が前記データ線を占有している処理よりも優先順位が高いと判定するステップと、を更に有し、前記判定結果に基づいて、いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において前記ホスト装置が他の前記電子装置との間でデータ伝送を実行したい場合が発生する。
更に別の観点による上記の本発明の伝送システムの制御方法は、複数の前記電子装置は、互いを識別するための識別子を有し、前記命令信号又は前記応答信号の少なくともいずれかは前記識別子を有することを特徴とする
更に別の観点による本発明のホスト装置は、ホスト装置から電子装置への命令信号と前記命令信号に対する前記電子装置からホスト装置への応答信号とを伝送する通信線を有する入出力部と、退避レジスタを有する制御部と、を有し、前記制御部は、いずれかの前記電子装置との間で通信処理を実行している状態において、ホスト装置が他の前記電子装置との間で通信を実行したい場合、前記通信処理を一時停止させる命令信号を前記通信線を通じて前記電子装置に伝送し、前記電子装置の識別子と前記通信処理の現在の段階に関する情報とを前記退避レジスタに格納し、ホスト装置と他の前記電子装置との間の通信が終了した後、前記退避レジスタから前記電子装置の識別子と、前記通信処理の現在の段階に関する情報とを読み出し、一時停止している前記通信処理を復帰させる命令信号を前記通信線を通じて前記電子装置に伝送することを特徴とする。
本発明は、一つの電子装置がデータ線を占有している期間においても、他の電子装置がホスト装置との間でデータ伝送を実行することができる、複数個の電子装置が1つのホスト装置に対して共通のデータ線で接続されている伝送システムの制御方法、そのような伝送システムを構成するホスト装置及び電子装置を実現できるという作用を有する。
本発明は、ホスト装置が1つの電子装置と通信を実行している期間においても、必要に応じてその通信を中断して他の電子装置との間で通信を実行することができるホスト装置を実現できるという作用を有する。ホスト装置は、無駄なく元の電子装置と通信を再開できる。これにより、速い応答性を有する、複数個の電子装置が1つのホスト装置に接続されている伝送システム、その制御方法、そのような伝送システムを構成するホスト装置及び電子装置を実現出来る。
発明の新規な特徴は添付の請求の範囲に特に記載したものに他ならないが、構成及び内容の双方に関して本発明は、他の目的や特徴と共に、図面と共同して理解されるところの以下の詳細な説明から、より良く理解され評価されるであろう。
発明を実施するための最良の形態
以下本発明の実施をするための最良の形態を具体的に示した実施例について、図面とともに記載する。
《実施例1》
図1は本発明の実施例1の伝送システムのブロック図である。
図1において、101はホスト装置、102、103、104はn個(nは2以上の整数)の電子装置、105、106、107は命令信号線、108はデータ線である。図1においては、電子装置1(102)、電子装置2(103)、電子装置n(104) は、n個の電子装置を代表している。
ホスト装置101は、制御部111及び入出力部112を有する。制御部111はバス開放用退避レジスタ121を有する。ホスト装置101は任意の電子装置であるが、実施例1においては携帯型電子装置(例えば携帯型情報端末)である。ホスト装置101は、固有の識別子を有する。固有の識別子は、例えば8桁の英数字の固有の組合せである。
電子装置1は、制御部113及び入出力部114を有する。制御部113は、バス開放用退避レジスタ122を有する。
電子装置2〜n(103〜104)は、電子装置1と同一の機能又は異なる機能を有するが、いずれもが制御部113及び入出力部114を有する。図1において、電子装置2〜n(103〜104)の内部のブロック構成の記載を省略している。
電子装置1〜n(102〜104)は、任意の機能を有する。電子装置1〜n(102〜104)は、例えばメモリ、無線通信部、有線通信部、カメラ等である。電子装置1〜n(102〜104)は、それぞれ固有の識別子を有する。
電子装置1〜n(102〜104)は、例えばそれぞれ別個独立の筐体に格納された電子装置であってもよく、1個の筐体の中に全ての電子装置が含まれていても良い。
実施例1においては、電子装置1〜n(102〜104)は、複合機能を有する1個のICカードに含まれる。実施例1においては、複合機能を有する1個のICカードはSDカード(Secure Digitalカード)である。電子装置1〜n(102〜104)は、複合機能の各機能を実現する機能ブロックである。
ホスト装置101と電子装置1〜n(102〜104)は情報の伝送システムを構成する。伝送システムにおいて、ホスト装置101がマスターであり、電子装置1〜n(102〜104)がスレーブである。
ホスト装置101の入出力部112と電子装置1〜n(102〜104)の入出力部114とは、命令信号線105〜107、データ線108とで接続されている。命令信号線105〜107は、ホスト装置101の入出力部112と電子装置1〜n(102〜104)の入出力部114とをそれぞれ独立の線で接続する。従って、ホスト装置101は全電子装置1〜n(102〜104)に対して任意のタイミングで命令を出すことが可能である。
命令信号線105〜107は、ホスト装置101から電子装置1〜n(102〜104)への命令信号と、命令信号に対する電子装置1〜n(102〜104)からホスト装置101への応答信号と、を伝送する。
実施例1の伝送システムにおいて、電子装置1〜n(102〜104)は共通のデータ線108によりホスト装置101に接続されている。データ線108は、ホスト装置101から電子装置1〜n(102〜104)へのデータと電子装置1〜n(102〜104)からホスト装置101へのデータとを伝送する。
命令信号線及びデータ線は、単一の線であっても良く、複数本の線(バス)であっても良い。実施例1においては、命令信号線105〜107はそれぞれ単一の線であり、データ線108は4本のバスラインである。
命令信号線及びデータ線を通じての信号伝送は、同期伝送(シンクロナス伝送)であっても良く、非同期伝送(アシンクロナス伝送)であっても良い。実施例1においては同期伝送を採用している。ホスト装置101の入出力部112は、電子装置1〜n(102〜104)の入出力部114に、図示していないクロック信号線を通じて、命令信号、応答信号及びデータを伝送するためのクロック信号を伝送する。
図2は、本発明の実施例1の伝送システムにおいて、ホスト装置101と電子装置1〜n(102〜104)との間での命令信号、応答信号及びデータの伝送を例示する説明図である。特に、一つの電子装置がデータ線を占有している期間に、他の電子装置がホスト装置との間でデータ伝送を実行する場合のデータ伝送の詳細を表している。
実施例1の伝送システムにおいては、ホスト装置101からいずれかの電子装置に命令信号を伝送し、次に命令信号を受けた電子装置がホスト信号に応答信号を返し、必要であれば更にホスト装置からその電子装置に又はその電子装置からホスト装置にデータを伝送するというプロトコルを採用している。
図1及び図2を参照しながら、本発明の実施例1の伝送システムの動作を説明する。
図2において、最初に、命令信号線105を通じて、ホスト装置101の制御部111が、電子装置1(102)にデータ伝送を要求する命令信号201(発信元であるホスト装置101の識別子及び送信先の電子装置1の識別子を含む。)を送付する。命令信号201に対して、電子装置1(102)の制御部113は、伝送が可能であるという情報(例えばACK信号)を含む応答信号202(発信元である電子装置1の識別子及び送信先のホスト装置101の識別子を含む。)を命令信号線105を通じてホスト装置101に伝送し、更にデータ線108を通じてデータ211をホスト装置101に伝送する。データ線108は電子装置1(102)によって占有され、他の電子装置2〜n(103〜104)はデータ線108を使用出来ない。
実施例1においては、それぞれの命令信号線105〜107は、ホスト装置101と1個の電子装置とを接続する故に、命令信号及び応答信号の発信元及び送信先は明らかである。従って、命令信号及び応答信号が発信元及び送信先の識別子を含まなくても良い。
しかし、電子装置1(102)からホスト装置101へのデータ伝送211の途中で、ホスト装置101の制御部111が、電子装置2(103)にデータを伝送する必要が発生したとする。実施例1の伝送システムにおいては、ホスト装置101の制御部111は、データ線(データバス)108を開放し且つ電子装置1が実行している処理(データ伝送を含む処理)を一時停止させる命令信号203(発信元であるホスト装置101の識別子及び送信先の電子装置1の識別子を含む。)を、命令信号線105を通じて、電子装置1(102)に伝送する。
制御部111は、データ線108を開放させたという情報と、現在実行している処理(データ受信を含む処理)の現在の段階に関する情報と、電子装置1(102)の識別子とをバス開放用退避レジスタ121に格納する。
実施例1においては、バス開放用退避レジスタ121はバス開放フラグを有する。バス開放フラグは通常0であり、データ伝送の途中でデータ線(データバス)108を開放させる命令信号を制御部111が送出した時、バス開放フラグを1にする。一時停止したデータ伝送を再開した後に、制御部111はバス開放フラグを0に戻す。実施例1において、データ線108を開放させたという情報は、バス開放用退避レジスタ121のバス開放フラグを1にすることである。
電子装置1(102)の制御部113は、ホスト装置101からの命令信号203を受信し、データ伝送を途中で一時停止したという情報と、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報とをバス開放用退避レジスタ122に格納して、その処理を一時停止し、データ線108を開放する。
実施例1においては、バス開放用退避レジスタ122はバス開放フラグを有する。バス開放フラグは通常0であり、データ伝送の途中でデータ線(データバス)108を開放させる命令信号を電子装置1(102)の制御部113が受信した時、バス開放フラグを1にする。ホスト装置101からデータ伝送を再開する命令信号を受信して、電子装置1(102)がデータ伝送を再開した後に、電子装置1(102)の制御部113はバス開放フラグを0に戻す。実施例1において、データ伝送を途中で一時停止したという情報は、バス開放用退避レジスタ122のバス開放フラグを1にすることである。
「現在実行している処理の現在の段階に関する情報」とは、途中でデータ伝送を一時停止し、後でデータ伝送を途中から再開できる情報であればどのような情報でも良い。例えば、電子装置1(102)が、内蔵するRAMのアドレス200からアドレス800までのデータをデータ線108を通じてホスト装置101に伝送している途中で、データ線(データバス)の開放命令(ホスト装置101からの命令信号)を受信し、アドレス425までデータを伝送したところでデータ伝送を一時停止したとする。ホスト装置101の制御部311及び電子装置1(102)の制御部113は、電子装置1が内蔵するRAMのアドレス200からアドレス800までのデータを伝送するタスクを実行していたという情報と、最後のアドレス425(又は再開時の最初のアドレス426)と、を特定の記憶領域に記憶し、更に当該特定の記憶領域のアドレスをバス開放用退避レジスタ121、122に記憶する。これによりデータ伝送を再開する時には、ホスト装置101の制御部111及び電子装置1(102)の制御部113は、バス開放用退避レジスタ121、122から特定の記憶領域のアドレスを読み出し、当該特定の記憶領域からタスクの内容と最後のアドレス425(又は再開時の最初のアドレス426)とを読み出し、アドレス426からアドレス800までのデータを伝送すれば良いことを知る。
電子装置1(102)の制御部113は、バス開放命令(命令信号203)に応じて、その処理を一時停止し且つデータ線108を開放したことを知らせる応答信号204(発信元である電子装置1(102)の識別子及び送信先のホスト装置101の識別子を含む。)を命令信号線105を通じて前記ホスト装置101に伝送する。
ホスト装置101の制御部111は、応答信号204に基づいて、データ線108が開放されたことを知る。そこで、制御部111は、ホスト装置101から送信するデータを受信することを要求する命令信号205(発信元であるホスト装置101の識別子及び送信先の電子装置2の識別子を含む。)を電子装置2(103)に命令信号線106を通じて送付する。命令信号205に対して、電子装置2(103)の制御部113は、受信が可能であるという情報(例えばACK信号)を含む応答信号206(発信元である電子装置2の識別子及び送信先のホスト装置101の識別子を含む。)を命令信号線106を通じてホスト装置101に伝送する。次にデータ線108を通じてデータ212をホスト装置101から電子装置2(103)に伝送する。
ホスト装置101と電子装置2(103)との間のデータ伝送が完了すると、ホスト装置101の制御部111は、バス開放用退避レジスタ121から、データ線108を開放させたという情報と、現在実行している処理(データ受信を含む処理)の現在の段階に関する情報と、電子装置1(102)の識別子とを読み出す。当該情報に基づいて、制御部111は、バス開放のために電子装置1(102)が処理を一時中止していることを知る。ホスト装置101の制御部111は、電子装置1に一時停止している処理(データ線を占有する処理)を復帰させる命令信号(バス復帰命令)207(発信元であるホスト装置101の識別子及び送信先の電子装置1の識別子を含む。)を前記命令信号線を通じて電子装置1(102)に伝送する。
電子装置1(102)の制御部113は命令信号(バス復帰命令)207を受信し、処理復帰が可能であるという情報とデータ線を再度占有することが必要か否かの情報(図2においては、データ線を再度占有することが必要である。)とを含む応答信号208(発信元である電子装置2の識別子及び送信先のホスト装置101の識別子を含む。)を命令信号線105を通じてホスト装置101に伝送する。
電子装置1(102)の制御部113は、バス開放用退避レジスタ122から、データ伝送を途中で一時停止したという情報と、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報とを読み出す。同様に、ホスト装置101の制御部111は、バス開放用退避レジスタ121から現在実行している処理(データ受信を含む処理)の現在の段階に関する情報とを読み出す。
制御部111及び制御部113は、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報に基づいて、一時中止していたデータ伝送を途中から再開する。図2においては、制御部113は、データ213をデータ線108を通じてホスト装置101に伝送する。
ホスト装置101の制御部111は、バス開放用退避レジスタ121のバス開放フラグを0にする。同様に、電子装置1(102)の制御部113は、バス開放用退避レジスタ122のバス開放フラグを0にする。
複数個の電子装置が1つのホスト装置に対して共通のデータ線で接続されている本発明の実施例1の伝送システムにおいては、一つの電子装置がデータ線を占有している期間においても、ホスト装置からデータ線を占有している電子装置に、データ線の開放命令とデータ伝送の復帰命令とを送信することにより、データ線の開放期間221(図2)を作ることが出来る。これにより、当該データ線の開放期間221に、ホスト装置と他の電子装置との間でデータ伝送を実行することができる。ホスト装置と他の電子装置との間のデータ伝送が完了した後、再びホスト装置とデータ線を占有していた電子装置との間でデータ伝送を再開出来る。
本発明の実施例1の伝送システムにおいては、ホスト装置からの命令信号とその命令信号に対する電子装置からの応答信号とを伝送する命令信号線を電子装置毎に独立に設けている。
《実施例2》
図3は本発明の実施例2の伝送システムのブロック図である。
図3において、301はホスト装置、302、303、304はn個(nは2以上の整数)の電子装置、305は命令信号線、306はデータ線である。図3においては、電子装置1(302)、電子装置2(303)、電子装置n(304)はn個の電子装置を代表している。
ホスト装置301は、制御部311及び入出力部312を有する。制御部311はバス開放用退避レジスタ321を有する。ホスト装置301は任意の電子装置であるが、実施例2においては携帯型電子装置(例えば携帯電話)である。ホスト装置301は、固有の識別子を有する。固有の識別子は、例えば8桁の英数字の固有の組合せである。
電子装置1は、制御部313及び入出力部314を有する。制御部313は、バス開放用退避レジスタ322を有する。
電子装置2〜n(303〜304)は、電子装置1(302)と同一の機能又は異なる機能を有するが、いずれもが制御部313及び入出力部314を有する。図3において、電子装置2〜n(303〜304)の内部のブロック構成の記載を省略している。
電子装置1〜n(302〜304)は、任意の機能を有する。電子装置1〜n(302〜304)は、例えばメモリ、無線通信部、有線通信部、カメラ等である。電子装置1〜n(302〜304)は、それぞれ固有の識別子を有する。
電子装置1〜n(302〜304)は、例えばそれぞれ別個独立の筐体に格納された電子装置であってもよく、1個の筐体の中に全ての電子装置が含まれていても良い。
実施例2においては、電子装置1〜n(302〜304)は、複合機能を有する1個のICカードに含まれる。実施例2においては、複合機能を有する1個のICカードはSDカードである。電子装置1〜n(302〜304)は、複合機能の各機能を実現する機能ブロックである。
ホスト装置301と電子装置1〜n(302〜304)は情報の伝送システムを構成する。伝送システムにおいて、ホスト装置301がマスターであり、電子装置1〜n(302〜304)がスレーブである。
ホスト装置301の入出力部312と電子装置1〜n(302〜304)の入出力部314とは、命令信号線305、データ線306とで接続されている。命令信号線305は、ホスト装置301の入出力部312と電子装置1〜n(302〜304)の入出力部314とを共通の線で接続する。そのためホスト装置301は全電子装置302に対して一度に命令を出すことが可能である。また特定の電子装置に対しては、電子装置を特定するための識別子を用いて命令を出すことが可能である。
命令信号線305は、ホスト装置301から電子装置1〜n(302〜304)への命令信号と、命令信号に対する電子装置1〜n(302〜304)からホスト装置301への応答信号と、を伝送する。
実施例2の伝送システムにおいて、電子装置1〜n(302〜304)は共通のデータ線306によりホスト装置301に接続されている。データ線306は、ホスト装置301から電子装置1〜n(302〜304)へのデータと電子装置1〜n(302〜304)からホスト装置301へのデータとを伝送する。
命令信号線及びデータ線は、単一の線であっても良く、複数本の線(バス)であっても良い。実施例2においては、命令信号線305はそれぞれ単一の線であり、データ線306は4本のバスラインである。
命令信号線及びデータ線を通じての信号伝送は、同期伝送(シンクロナス伝送)であっても良く、非同期伝送(アシンクロナス伝送)であっても良い。実施例2においては同期伝送を採用している。ホスト装置301の入出力部312は、電子装置1〜n(302〜304)の入出力部314に、図示していないクロック信号線を通じて、命令信号、応答信号及びデータを伝送するためのクロック信号を伝送する。
図4は、本発明の実施例2の伝送システムにおいて、ホスト装置301と電子装置1〜n(302〜304)との間での命令信号、応答信号及びデータの伝送を例示する説明図である。特に、一つの電子装置がデータ線を占有している期間に、他の電子装置がホスト装置との間でデータ伝送を実行する場合のデータ伝送の詳細を表している。
実施例2の伝送システムにおいては、ホスト装置301からいずれかの電子装置に命令信号を伝送し、次に命令信号を受けた電子装置がホスト信号に応答信号を返し、必要であれば更にホスト装置からその電子装置に又はその電子装置からホスト装置にデータを伝送するというプロトコルを採用している。
図3及び図4を参照しながら、本発明の実施例2の伝送システムの動作を説明する。
図4において、最初に、命令信号線305を通じて、ホスト装置301の制御部311が、電子装置1(302)にホスト装置から伝送するデータを受信するよう要求する命令信号401(発信元であるホスト装置301の識別子及び送信先の電子装置1の識別子を含む。)を送付する。命令信号401に対して、電子装置1(302)の制御部313は、受信が可能であるという情報(例えばACK信号)を含む応答信号402(発信元である電子装置1の識別子及び送信先のホスト装置301の識別子を含む。)を命令信号線305を通じてホスト装置301に伝送する。ホスト装置301は、データ線306を通じてデータ411を電子装置1(302)に伝送する。データ線306は電子装置1(302)によって占有され、他の電子装置2〜n(303〜304)はデータ線306を使用出来ない。
しかし、ホスト装置301から電子装置1(302)へのデータ伝送411の途中で、ホスト装置301の制御部311が、電子装置2(303)からデータを受信する必要が発生したとする。実施例2の伝送システムにおいては、ホスト装置301の制御部311は、データ線(データバス)306を開放し且つ電子装置1が実行している処理(データ受信を含む処理)を一時停止させる命令信号403(発信元であるホスト装置301の識別子を含む。送信先の識別子を含まない。)を、命令信号線305を通じて、全ての電子装置1〜n(302〜304)に伝送する。
制御部311は、データ線306を開放させたという情報と、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報とをバス開放用退避レジスタ321に格納する。
現在データ線を占有している電子装置1(302)の制御部313は、ホスト装置301からの命令信号403を受信し、データ受信を途中で一時停止したという情報と、現在実行している処理(データ受信を含む処理)の現在の段階に関する情報とをバス開放用退避レジスタ322に格納して、その処理を一時停止し、データ線306を開放する。他の電子装置2〜n(303〜304)は、現在データ線を使用していないので、命令信号403を無視する。
電子装置1(302)の制御部313は、バス開放命令(命令信号403)に応じて、その処理を一時停止し且つデータ線306を開放したことを知らせる応答信号404(発信元である電子装置1(302)の識別子及び送信先のホスト装置301の識別子を含む。)を命令信号線305を通じて前記ホスト装置301に伝送する。
ホスト装置301の制御部311は、応答信号404に基づいて、データ線306が開放されたことを知る。そこで、制御部311は、ホスト装置301がデータ伝送を要求する命令信号405(発信元であるホスト装置301の識別子及び送信先の電子装置2の識別子を含む。)を電子装置2(303)に命令信号線305を通じて送付する。命令信号405に対して、電子装置2(303)の制御部313は、データ伝送が可能であるという情報(例えばACK信号)を含む応答信号406(発信元である電子装置2の識別子及び送信先のホスト装置301の識別子を含む。)を命令信号線305を通じてホスト装置301に伝送する。次に電子装置2(303)は、データ線306を通じてデータ412をホスト装置301に伝送する。
ホスト装置301と電子装置2(303)との間のデータ伝送が完了すると、ホスト装置301の制御部311は、バス開放用退避レジスタ321から、データ線306を開放させたという情報と、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報とを読み出す。当該情報に基づいて、制御部311は、バス開放のために処理を一時中止していることを知る。ホスト装置301の制御部311は、一時停止している処理(データ線を占有する処理)を復帰させる命令信号(バス復帰命令)407(発信元であるホスト装置301の識別子を含む。送信先の識別子を含まない。)を前記命令信号線を通じて全ての電子装置1〜n(302〜304)に伝送する。
電子装置1(302)の制御部313は、バス開放用退避レジスタ322から読み出したデータ受信を途中で一時停止したという情報に基づいて、ホスト装置301からの命令信号407が電子装置1(302)を宛先とする命令信号であることを知る。
他の電子装置2〜n(303〜304)は、データ受信を途中で一時停止したという情報がバス開放用退避レジスタ322にないので、命令信号407を無視する。
電子装置1(302)の制御部313は、命令信号(バス復帰命令)407を受信し、処理復帰が可能であるという情報とデータ線を再度占有することが必要か否かの情報(図4においては、データ線を再度占有することが必要である。)とを含む応答信号408(発信元である電子装置2の識別子及び送信先のホスト装置301の識別子を含む。)を命令信号線305を通じてホスト装置301に伝送する。
ホスト装置301の制御部311は、バス開放用退避レジスタ321から現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報を読み出す。同様に、電子装置1(302)の制御部313は、バス開放用退避レジスタ322から、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報を読み出す。
ホスト装置301の制御部311は、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報に基づいて、一時中止していたデータ伝送を途中から再開する。図4においては、制御部311は、データ413をデータ線306を通じて電子装置1(302)に伝送する。
実施例2の伝送システムにおいては、バス開放命令及びバス復帰命令は送信先の識別子を含まなかった。他の実施例においては、バス開放命令及びバス復帰命令は発信元及び送信先の識別子を含む。
複数個の電子装置が1つのホスト装置に対して共通のデータ線で接続されている本発明の実施例2の伝送システムにおいては、一つの電子装置がデータ線を占有している期間においても、ホスト装置からデータ線を占有している電子装置にデータ線の開放命令とデータ伝送の復帰命令とを送信することにより、データ線の開放期間421(図4)を作ることが出来る。これにより、当該データ線の開放期間421に、ホスト装置と他の電子装置との間でデータ伝送を実行することができる。ホスト装置と他の電子装置との間のデータ伝送が完了した後、再びホスト装置とデータ線を占有していた電子装置との間でデータ伝送を再開出来る。
《実施例3》
図5は本発明の実施例3の伝送システムのブロック図である。
図5において、501はホスト装置、502、503、504はn個(nは2以上の整数)の電子装置、505、506、507は命令信号線、508はデータ線である。図5においては、電子装置1(502)、電子装置2(503)、電子装置n(504)はn個の電子装置を代表している。
ホスト装置501は、制御部512及び入出力部513を有する。制御部512はバス開放用退避レジスタ521及び割り込み優先順位判定部522を有する。ホスト装置501は任意の電子装置であるが、実施例3においては携帯型電子装置(例えば携帯型情報端末)である。ホスト装置501は、固有の識別子を有する。固有の識別子は、例えば8桁の英数字の固有の組合せである。
電子装置1は、制御部514及び入出力部515を有する。制御部514は、バス開放用退避レジスタ523を有する。
電子装置2〜n(503〜504)は、電子装置1と同一の機能又は異なる機能を有するが、いずれもが制御部514及び入出力部515を有する。図5において、電子装置2〜n(503〜504)の内部のブロック構成の記載を省略している。
電子装置1〜n(502〜504)は、任意の機能を有する。電子装置1〜n(502〜504)は、それぞれ固有の識別子を有する。
電子装置1〜n(502〜504)は、例えばそれぞれ別個独立の筐体に格納された電子装置であってもよく、1個の筐体の中に全ての電子装置が含まれていても良い。
実施例3においては、電子装置1〜n(502〜504)は、複合機能を有する1個のICカードに含まれる。実施例3においては、複合機能を有する1個のICカードはSDカードである。電子装置1〜n(502〜504)は、複合機能の各機能を実現する機能ブロックである。
ホスト装置501と電子装置1〜n(502〜504)は情報の伝送システムを構成する。伝送システムにおいて、ホスト装置501がマスターであり、電子装置1〜n(502〜504)がスレーブである。
ホスト装置501の入出力部513と電子装置1〜n(502〜504)の入出力部515とは、命令信号線505〜507、データ線508と、割り込み信号線509〜511で接続されている。命令信号線505〜507は、ホスト装置501の入出力部513と電子装置1〜n(502〜504)の入出力部515とをそれぞれ独立の線で接続する。従って、ホスト装置501は全電子装置1〜n(502〜504)に対して任意のタイミングで命令を出すことが可能である。
命令信号線505〜507は、ホスト装置501から電子装置1〜n(502〜504)への命令信号と、命令信号に対する電子装置1〜n(502〜504)からホスト装置501への応答信号と、を伝送する。
実施例3の伝送システムにおいて、電子装置1〜n(502〜504)は共通のデータ線508によりホスト装置501に接続されている。データ線508は、ホスト装置501から電子装置1〜n(502〜504)へのデータと電子装置1〜n(502〜504)からホスト装置501へのデータとを伝送する。
命令信号線及びデータ線は、単一の線であっても良く、複数本の線(バス)であっても良い。実施例3においては、命令信号線505〜507はそれぞれ単一の線であり、データ線508は2本のバスラインである。
命令信号線及びデータ線を通じての信号伝送は、同期伝送(シンクロナス伝送)であっても良く、非同期伝送(アシンクロナス伝送)であっても良い。実施例3においては同期伝送を採用している。ホスト装置501の入出力部513は、電子装置1〜n(502〜504)の入出力部515に、図示していないクロック信号線を通じて、命令信号、応答信号及びデータを伝送するためのクロック信号を伝送する。
割り込み信号線509〜511は、電子装置1〜n(502〜504)の入出力部515とホスト装置501の入出力部513とをそれぞれ独立の線で接続する。従って、各電子装置1〜n(502〜504)は、ホスト装置501に対して任意のタイミングで割り込み信号を出すことが可能である。
割り込み信号線509〜511は、各電子装置1〜n(502〜504)からホスト装置501への割り込み信号を伝送する。
図6は、本発明の実施例3の伝送システムにおいて、ホスト装置501と電子装置1〜n(502〜504)との間での命令信号、応答信号、データ及び割り込み信号の伝送を例示する説明図である。特に、一つの電子装置がデータ線を占有している期間に、他の電子装置がホスト装置との間でデータ伝送を実行する場合のデータ伝送の詳細を表している。
実施例3の伝送システムにおいては、ホスト装置501からいずれかの電子装置に命令信号を伝送し、次に命令信号を受けた電子装置がホスト信号に応答信号を返し、必要であれば更にホスト装置からその電子装置に又はその電子装置からホスト装置にデータを伝送するというプロトコルを採用している。
実施例3の伝送システムは実施例1の伝送システムに類似する。実施例1の伝送システムにおいては、ホスト装置101が、現在データ線を占有している電子装置以外の電子装置とデータ伝送をしたい場合に、現在データ線を占有している電子装置にデータ線を開放させ、それ以外の電子装置との間のデータ伝送を実行した。
実施例3の伝送システムにおいては、上記に加えて、電子装置(スレーブ)が、他の電子装置がデータ線を占有している時にホスト装置とデータ伝送をしたい場合、割り込み信号をホスト装置に送ることにより、現在データ線を占有している電子装置にデータ線を開放させ、その電子装置とホスト装置との間のデータ伝送を実行することが出来る。
図5及び図6を参照しながら、本発明の実施例3の伝送システムの動作を説明する。実施例1と同様の内容については説明しない。
図6において、最初に、命令信号線505を通じて、ホスト装置501の制御部512が、電子装置1(502)にデータ伝送を要求する命令信号601を送付する。命令信号601に対して、電子装置1(502)は、伝送が可能であるという情報(例えばACK信号)を含む応答信号602を命令信号線505を通じてホスト装置501に伝送し、更にデータ線508を通じてデータ611をホスト装置501に伝送する。データ線508は電子装置1(502)によって占有され、他の電子装置2〜n(503〜504)はデータ線508を使用出来ない。
しかし、電子装置1(502)からホスト装置501へのデータ伝送611の途中で、電子装置2(503)が、ホスト装置501からデータを受信する必要が発生したとする。電子装置2(503)の制御部515は、割り込み信号線510を通じてホスト装置501に割り込み信号614を伝送する。
ホスト装置101の制御部512の割り込み優先順位判定部512は、割り込み信号614を受信すると、現在実行しているデータ伝送と、電子装置2(503)が要求してきたデータ伝送と、どちらを優先すべきかを判定する。図6において、割り込み優先順位判定部512は、電子装置2(503)が要求してきたデータ伝送を優先すべきと判定する。
ホスト装置501は、データ線(データバス)508を開放し且つ電子装置1が実行している処理(データ伝送を含む処理)を一時停止させる命令信号603を、命令信号線505を通じて、電子装置1(502)に伝送する。
電子装置1(502)は、命令信号603を受信し、その処理(データ伝送を含む。)を一時停止し、データ線508を開放する。
電子装置1(502)は、バス開放命令(命令信号603)に応じて、その処理(データ伝送を含む。)を一時停止し且つデータ線508を開放したことを知らせる応答信号604を命令信号線505を通じて前記ホスト装置501に伝送する。
ホスト装置501は、応答信号604に基づいて、データ線508が開放されたことを知る。そこで、ホスト装置501は、割り込み信号614に応じて、ホスト装置501からデータを送信することを知らせる命令信号605を電子装置2(503)に命令信号線506を通じて送付する。命令信号605に対して、電子装置2(503)の制御部514は、受信が可能であるという情報(例えばACK信号)を含む応答信号606を命令信号線506を通じてホスト装置501に伝送する。次にデータ線508を通じてデータ612をホスト装置501から電子装置2(503)に伝送する。
ホスト装置501と電子装置2(503)との間のデータ伝送が完了すると、ホスト装置501は、一時停止している処理(データ線を占有する処理)を復帰させる命令信号(バス復帰命令)607を命令信号線505を通じて電子装置1(502)に伝送する。
電子装置1(502)は、命令信号(バス復帰命令)607を受信し、処理復帰が可能であるという情報とデータ線を再度占有することが必要か否かの情報(図6においては、データ線を再度占有することが必要である。)とを含む応答信号608を命令信号線505を通じてホスト装置501に伝送する。
電子装置1(502)は、一時中止していたデータ伝送を途中から再開する。図6においては、電子装置1(502)は、データ613をデータ線508を通じてホスト装置501に伝送する。
複数個の電子装置が1つのホスト装置に対して共通のデータ線で接続されている本発明の実施例3の伝送システムにおいては、一つの電子装置がデータ線を占有している期間においても、ホスト装置からデータ線を占有している電子装置に、データ線の開放命令とデータ伝送の復帰命令とを送信することにより、データ線の開放期間621(図6)を作ることが出来る。これにより、当該データ線の開放期間621に、ホスト装置と他の電子装置との間でデータ伝送を実行することができる。ホスト装置と他の電子装置との間のデータ伝送が完了した後、再びホスト装置とデータ線を占有していた電子装置との間でデータ伝送を再開出来る。
ホスト装置からの命令とその命令に対する電子装置からの返答を行う命令信号線を電子装置毎に独立に設け、当該命令信号線を通じてデータ伝送を中断する命令と再開する命令を伝送することにより、データ線を占有する処理実行途中でも優先順位の高い他の電子装置がデータ伝送することが出来る伝送システムを実現できる。
《実施例4》
図7は本発明の実施例4の伝送システムの構成を示すブロック図である。実施例4の伝送システムは、実施例3の伝送システム(図5)に類似する。
実施例3の伝送システムにおいては、ホスト装置501とn個(nは2以上の整数)の電子装置502〜504は互いに独立なn本の命令信号線505〜507で接続されており、n個の電子装置502〜504からホスト装置501への割り込み信号線508〜511は互いに独立なn本の線であった。
実施例4の伝送システムにおいては、ホスト装置701とn個(nは2以上の整数)の電子装置702〜704は同一の命令信号線705で接続されており、ホスト装置701とn個の電子装置702〜704がそれぞれ固有の識別子を有し、命令信号線705を通じて、発信元及び送付先を示す固有の識別子を付して命令信号及び応答信号を伝送する。
実施例4の伝送システムでは、ホスト装置701とn個(nは2以上の整数)の電子装置702〜704は同一の割り込み信号線709で接続されている。ホスト装置701は、割り込み信号を入力すると、命令信号線705を通じて一旦バスを占有している電子装置にデータ線を開放させ(バス開放命令を送信する。)、その後全ての電子装置702〜704に割り込み要求の内容を問い合わせる命令信号を伝送する。割り込み信号を送出した電子装置は、割り込み要求の内容を通知する応答信号(その電子装置の識別子が付加されている。)を命令信号線705を通じてホスト装置701に返送する。
ホスト装置701は、応答信号に基づいて、どの電子装置がどのような割り込み要求をしたのかを判断し、割り込み優先順位判定部722は、当該割り込み処理を優先するか否かを判定する。現在データ線を占有している電子装置の処理を優先する場合は、その電子装置にバス復帰命令を送り、データ伝送を再開する。割り込み要求を送付した電子装置の処理を優先する場合は、その処理を実行し、その処理が完了した後に、データ線を占有していた電子装置にバス復帰命令を送り、データ伝送を再開する。
実施例4の伝送システムにより、実施例3の伝送システムと同一の効果が得られる。
《実施例5》
図8は本発明の実施例5の伝送システムのブロック図である。
図8において、801はホスト装置、802〜804はn個(nは2以上の整数)の電子装置、805〜807は命令信号線、808〜810はデータ線である。図8においては、電子装置1(802)、電子装置2(803)、電子装置n(804)はn個の電子装置を代表している。
ホスト装置801は、制御部811及び入出力部812を有する。制御部811は退避レジスタ821を有する。ホスト装置801は任意の電子装置であるが、実施例5においては携帯型電子装置(例えば携帯電話)である。ホスト装置801は、固有の識別子を有する。固有の識別子は、例えば8桁の英数字の固有の組合せである。
電子装置1は、制御部813及び入出力部814を有する。制御部813は、退避レジスタ822を有する。
電子装置2〜n(803〜804)は、電子装置1(802)と同一の機能又は異なる機能を有するが、いずれもが制御部813及び入出力部814を有する。図8において、電子装置2〜n(803〜804)の内部のブロック構成の記載を省略している。
電子装置1〜n(802〜804)は、任意の機能を有する。電子装置1〜n(802〜804)は、例えばメモリ、無線通信部、有線通信部、カメラ等である。電子装置1〜n(802〜804)は、それぞれ固有の識別子を有する。
電子装置1〜n(802〜804)は、例えばそれぞれ別個独立の筐体に格納された電子装置であってもよく、1個の筐体の中に全ての電子装置が含まれていても良い。
実施例5においては、電子装置1〜n(802〜804)は、複合機能を有する1個のICカードに含まれる。実施例5においては、複合機能を有する1個のICカードはSDカードである。電子装置1〜n(802〜804)は、複合機能の各機能を実現する機能ブロックである。
ホスト装置801と電子装置1〜n(802〜804)は情報の伝送システムを構成する。伝送システムにおいて、ホスト装置801がマスターであり、電子装置1〜n(802〜804)がスレーブである。
ホスト装置801の入出力部812と電子装置1〜n(802〜804)の入出力部814とは、それぞれ命令信号線805〜807及びデータ線808〜810で接続されている。
命令信号線805〜807は、ホスト装置801から電子装置1〜n(802〜804)への命令信号と、命令信号に対する電子装置1〜n(802〜804)からホスト装置801への応答信号と、をそれぞれ伝送する。データ線808〜810は、ホスト装置801から電子装置1〜n(802〜804)へのデータと電子装置1〜n(802〜804)からホスト装置801へのデータとをそれぞれ伝送する。
実施例5の伝送システムにおいては、電子装置毎に専用の命令信号線及びデータ線が設けられている故に、命令信号線又はデータ線上で2つの電子装置の通信が競合することはない。しかし、下記のような場合が発生するとする。
ホスト装置801が1つの電子装置(例えば電子装置1)と通信を行っている途中で、他の1つの電子装置(例えば電子装置2)と通信をする必要が発生する。新たに必要になった通信が、現在実行している通信よりも優先度が高い。2つの電子装置との同時通信がホスト装置(マイクロコンピュータを有する。)の処理能力の上限を越えるため、ホスト装置は2つの電子装置との通信を同時に実行できない。そのような場合、実施例5のホスト装置801は、現在の通信を中断し、新たに必要になった優先度の高い通信を実行する。その通信が完了した後に、元の通信を中断したところから再開する。図9は、上記の場合におけるホスト装置801と電子装置1〜n(802〜804)との間での命令信号、応答信号及びデータの伝送を示す説明図である。
実施例5の伝送システムにおいては、ホスト装置801からいずれかの電子装置に命令信号を伝送し、次に命令信号を受けた電子装置がホスト信号に応答信号を返し、必要であれば更にホスト装置からその電子装置に又はその電子装置からホスト装置にデータを伝送するというプロトコルを採用している。
図8及び図9を参照しながら、本発明の実施例5の伝送システムの動作を説明する。
図9において、最初に、ホスト装置801の制御部811が、電子装置1(802)に命令信号901を送付する。命令信号901に対して、電子装置1(802)の制御部813が応答信号902をホスト装置801に伝送する。ホスト装置801は、データ線808を通じてデータ911を電子装置1(802)に伝送する。
しかし、ホスト装置801から電子装置1(802)へのデータ伝送911の途中で、ホスト装置801の制御部811が、電子装置2(803)からデータを受信する必要が発生したとする。その通信の優先度は高い。ホスト装置801の制御部811は、電子装置1が実行している処理(データ受信を含む処理)を一時停止させる命令信号903を、電子装置1(802)に伝送する。
制御部811は、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報を退避レジスタ821に格納する。
現在通信を実行している電子装置1(802)の制御部813は、ホスト装置801からの命令信号903を受信し、データ受信を途中で一時停止したという情報と、現在実行している処理(データ受信を含む処理)の現在の段階に関する情報とを退避レジスタ822に格納して、その処理を一時停止する。
電子装置1(802)の制御部813は、命令信号903に応じて、その処理を一時停止し且つそのことを知らせる応答信号904をホスト装置801に伝送する
ホスト装置801の制御部811は、ホスト装置801がデータ伝送を要求する命令信号905を電子装置2(803)に送付する。命令信号905に対して、電子装置2(803)の制御部813は、応答信号906(例えばACK信号)をホスト装置801に伝送する。次に電子装置2(803)は、データ線806を通じてデータ912をホスト装置801に伝送する。
ホスト装置801と電子装置2(803)との間のデータ伝送が完了すると、ホスト装置801の制御部811は、退避レジスタ821から、電子装置1からのデータ受信を途中で一時停止したという情報と、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報とを読み出す。当該情報に基づいて、制御部811は、処理を一時中止していることを知る。ホスト装置801の制御部811は、一時停止している処理を復帰させる命令信号(バス復帰命令)907を電子装置1(802)に伝送する。
電子装置1(802)の制御部813は、命令信号(バス復帰命令)907を受信し、処理復帰が可能であるという情報を含む応答信号908を命令信号線805を通じてホスト装置801に伝送する。
ホスト装置801の制御部811は、退避レジスタ821から現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報を読み出す。同様に、電子装置1(802)の制御部813は、退避レジスタ822から、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報を読み出す。
ホスト装置801の制御部811は、現在実行している処理(データ伝送を含む処理)の現在の段階に関する情報に基づいて、一時中止していたデータ伝送を途中から再開する。図9においては、制御部811は、データ913をデータ線806を通じて電子装置1(802)に伝送する。
複数個の電子装置が1つのホスト装置に対して接続されている本発明の実施例5の伝送システムにおいては、ホスト装置が1つの電子装置と通信をしている期間に(ホスト装置は2つの通信を同時に実行する能力がないとする。)、その通信を中断することにより、ホスト装置は他の電子装置と通信を実行出来る。ホスト装置と他の電子装置との間のデータ伝送が完了した後、再びホスト装置と元の電子装置との間でデータ伝送を再開出来る。
本発明の伝送システムは、一つの電子装置がデータ線を占有している期間においても、必要に応じて他の電子装置がホスト装置との間でデータ伝送を実行することができる。ホスト装置は、無駄なく(必要がないにも拘わらず同じデータを重複伝送する無駄を排除して)元の電子装置と通信を再開できる。これにより、速い応答性を有する、複数個の電子装置が1つのホスト装置に対して共通のデータ線で接続されている伝送システム、その制御方法、そのような伝送システムを構成するホスト装置及び電子装置を実現出来るという有利な効果が得られる。
特にICカードの様に入出力端子が規格で定められている電子装置に複数の機能ブロックを搭載した場合、電子装置のデータバスを拡張することが困難である。従って、同一のデータバスを通して複数の機能ブロックがホスト装置とデータ伝送を行う必要がある。又、機能によっては、その機能ブロックとホスト装置との間で迅速にデータ伝送を開始することを要求される。本発明によれば、ひとつのデータバスを通して複数の機能ブロックを動作させ、且つそれらの機能ブロックにおいて素早い応答性を実現する伝送システム、その制御方法、そのような伝送システムを構成するホスト装置及び電子装置を実現出来るという有利な効果が得られる。
本発明の伝送システムにおいて、ホスト装置は1つの電子装置と通信を実行している期間においても、必要に応じてその通信を中断して他の電子装置との間でデータ伝送を実行することができる。ホスト装置は、無駄なく元の電子装置と通信を再開できる。これにより、速い応答性を有する、複数個の電子装置が1つのホスト装置に接続されている伝送システム、その制御方法、そのような伝送システムを構成するホスト装置及び電子装置を実現出来るという有利な効果が得られる。
発明をある程度の詳細さをもって好適な形態について説明したが、この好適形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。
産業上の利用可能性
本発明は、電子装置とホスト装置との間で通信を行うホスト装置、電子装置及び伝送システムに適用可能である。例えば、ICカードに接続可能なホスト装置、ICカード及びICカードシステムに適用可能である。
【図面の簡単な説明】
図1は、本発明の実施例1の伝送システムの構成を示すブロック図である。
図2は、本発明の実施例1の伝送システムのタイムチャートである。
図3は、本発明の実施例2の伝送システムの構成を示すブロック図である。
図4は、本発明の実施例2の伝送システムのタイムチャートである。
図5は、本発明の実施例3の伝送システムの構成を示すブロック図である。
図6は、本発明の実施例3の伝送システムのタイムチャートである。
図7は、本発明の実施例4の伝送システムの構成を示すブロック図である。
図8は、本発明の実施例5の伝送システムの構成を示すブロック図である。
図9は、本発明の実施例5の伝送システムのタイムチャートである。
図面の一部又は全部は、図示を目的とした概要的表現により描かれており、必ずしもそこに示された要素の実際の相対的大きさや位置を忠実に描写しているとは限らないことは考慮願いたい。
Claims (9)
- ホスト装置から電子装置への命令信号と前記命令信号に対する前記電子装置からホスト装置への応答信号とを伝送する命令信号線と、複数の電子装置が同一線の少なくとも一部を共用して接続され且つ少なくともホスト装置から前記電子装置への命令信号に伴うデータを伝送するデータ線と、を有する入出力部と、
バス開放用退避レジスタを有する制御部と、
を有し、
前記制御部は、
いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、ホスト装置が他の前記電子装置との間でデータ伝送を実行したい場合、前記データ線を開放し且つ前記処理を一時停止させる命令信号を前記命令信号線を通じて前記データ線を占有している電子装置に伝送し、
前記データ線を占有している電子装置の識別子と、前記処理の現在の段階に関する情報とを前記バス開放用退避レジスタに格納し、
ホスト装置と他の前記電子装置との間のデータ伝送が終了した後、前記バス開放用退避レジスタから前記データ線を占有していた電子装置の識別子と、前記処理の現在の段階に関する情報とを読み出し、
一時停止している前記処理を復帰させる命令信号を前記命令信号線を通じて前記データ線を占有していた電子装置に伝送する、
ことを特徴とするホスト装置。 - ホスト装置から電子装置への命令信号と前記命令信号に対する前記電子装置からホスト装置への応答信号とを伝送する命令信号線と、複数の電子装置が同一線の少なくとも一部を共用して接続され且つ少なくともホスト装置から前記電子装置への命令信号に伴うデータを伝送するデータ線と、を有する入出力部と、
バス開放用退避レジスタを有する制御部と、
を有し、
前記制御部は、
いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、ホスト装置が他の前記電子装置との間でデータ伝送を実行したい場合、前記データ線を開放し且つ前記処理を一時停止させる命令信号を、前記命令信号線を通じて前記データ線に接続されている複数の前記電子装置に伝送し、
前記データ線を開放させたという情報と、前記処理の現在の段階に関する情報とを前記バス開放用退避レジスタに格納し、
ホスト装置と他の前記電子装置との間のデータ伝送が終了した後、前記バス開放用退避レジスタから前記データ線を開放させたという情報と、前記処理の現在の段階に関する情報とを読み出し、
一時停止している前記処理を復帰させる命令信号を前記命令信号線を通じて前記データ線に接続されている複数の前記電子装置に伝送する、
ことを特徴とするホスト装置。 - 前記入出力部は、前記電子装置からホスト装置への割り込み信号を伝送する割り込み信号線を更に有し、
前記制御部は割り込み優先順位判定部を更に有し、
いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、ホスト装置が他の前記電子装置から前記割り込み信号線を通じてデータ伝送を要求する割り込み信号を受信し、
前記割り込み優先順位判定部が、前記データ伝送が前記データ線を占有している処理よりも優先順位が高いと判定した場合に、
いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、ホスト装置が他の前記電子装置との間でデータ伝送を実行したい場合が発生する、
ことを特徴とする請求項1又は請求項2に記載のホスト装置。 - ホスト装置から電子装置への命令信号と前記命令信号に対する電子装置から前記ホスト装置への応答信号とを伝送する命令信号線と、同一線の少なくとも一部を他の電子装置と共用して前記ホスト装置と接続され且つ少なくとも前記ホスト装置から電子装置への命令信号に伴うデータを伝送するデータ線と、を有する入出力部と、
バス開放用退避レジスタを有する制御部と、
を有し、
前記制御部は、
電子装置が前記データ線を占有する処理を実行している状態において、前記データ線を開放し且つ前記処理を一時停止させる前記ホスト装置からの命令信号を前記命令信号線を通じて受信した場合は、前記処理の現在の段階に関する情報を前記バス開放用退避レジスタに格納して前記処理を一時停止し、前記処理を一時停止し且つ前記データ線を開放したことを知らせる応答信号を前記命令信号線を通じて前記ホスト装置に伝送し、
一時停止している前記処理を復帰させる前記ホスト装置からの命令信号を前記命令信号線を通じて受信した場合は、処理復帰が可能であるという情報と前記データ線を再度占有することが必要か否かの情報とを含む応答信号を前記命令信号線を通じて前記ホスト装置に伝送し、前記バス開放用退避レジスタから前記処理の現在の段階に関する情報を読み出してその段階から前記処理を再開し、再度前記データ線を占有する必要があれば前記データ線を通じてデータを伝送する、
ことを特徴とする電子装置。 - ホスト装置と、複数の電子装置と、前記ホスト装置から前記電子装置への命令信号と前記命令信号に対する前記電子装置から前記ホスト装置への応答信号とを伝送する命令信号線と、複数の前記電子装置が同一線の少なくとも一部を共用して前記ホスト装置に接続され且つ少なくともホスト装置から前記電子装置への命令信号に伴うデータを伝送するデータ線と、を有する伝送システムの制御方法であって、
前記複数の電子装置のうちの何れかが前記データ線を占有する処理を実行している状態において、前記ホスト装置と他の前記電子装置との間でデータ伝送を実行するために、前記データ線を開放し且つ前記処理を一時停止させる命令信号を前記命令信号線を通じてホスト装置から前記データ線を占有している前記電子装置に伝送するステップと、
前記処理を一時停止し且つ前記データ線を開放したことを知らせる応答信号を前記命令信号線を通じて前記データ線を占有している電子装置から前記ホスト装置に伝送するステップと、
前記ホスト装置と他の前記電子装置との間のデータ伝送が終了した後、一時停止していた前記処理を復帰させる命令信号を前記命令信号線を通じてホスト装置から前記データ線を占有していた電子装置に伝送するステップと、
処理復帰が可能であるという情報と前記データ線を再度占有することが必要か否かの情報とを含む応答信号を前記命令信号線を通じて前記データ線を占有していた電子装置から前記ホスト装置に伝送するステップと、
前記データ線を占有していた電子装置が、再度前記データ線を占有する必要があれば前記データ線を通じてデータを伝送して、前記処理を再開するステップと、
を有することを特徴とする伝送システムの制御方法。 - ホスト装置と、複数の電子装置と、前記ホスト装置から前記電子装置への命令信号と前記命令信号に対する前記電子装置から前記ホスト装置への応答信号とを伝送する命令信号線と、複数の前記電子装置が同一線の少なくとも一部を共用して前記ホスト装置に接続され且つ少なくともホスト装置から前記電子装置への命令信号に伴うデータを伝送するデータ線と、を有する伝送システムの制御方法であって、
前記複数の電子装置のうちの何れかが前記データ線を占有する処理を実行している状態において、前記ホスト装置と他の前記電子装置との間でデータ伝送を実行するために、前記データ線を開放し且つ前記処理を一時停止させる命令信号を前記命令信号線を通じてホスト装置から前記データ線に接続された複数の前記電子装置に伝送するステップと、
前記処理を一時停止し且つ前記データ線を開放したことを知らせる応答信号を前記命令信号線を通じて前記データ線を占有している電子装置から前記ホスト装置に伝送するステップと、
前記ホスト装置と他の前記電子装置との間のデータ伝送が終了した後、一時停止していた前記処理を復帰させる命令信号を前記命令信号線を通じてホスト装置から前記データ線に接続された複数の前記電子装置に伝送するステップと、
処理復帰が可能であるという情報と前記データ線を再度占有することが必要か否かの情報とを含む応答信号を前記命令信号線を通じて前記データ線を占有していた電子装置から前記ホスト装置に伝送するステップと、
前記データ線を占有していた電子装置が、再度前記データ線を占有する必要があれば前記データ線を通じてデータを伝送して、前記処理を再開するステップと、
を有することを特徴とする伝送システムの制御方法。 - 前記伝送システムは、前記電子装置からホスト装置への割り込み信号を伝送する割り込み信号線を更に有し、
いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、前記ホスト装置が他の前記電子装置から前記割り込み信号線を通じてデータ伝送を要求する割り込み信号を受信するステップと、
前記データ伝送が前記データ線を占有している処理よりも優先順位が高いと判定するステップと、
を更に有し、
前記判定結果に基づいて、いずれかの前記電子装置が前記データ線を占有する処理を実行している状態において、前記ホスト装置が他の前記電子装置との間でデータ伝送を実行したい場合が発生する、
ことを特徴とする請求項5又は請求項6に記載の伝送システムの制御方法。 - 複数の前記電子装置は、互いを識別するための識別子を有し、前記命令信号又は前記応答信号の少なくともいずれかは前記識別子を有することを特徴とする請求項5又は請求項6に記載の伝送システムの制御方法。
- ホスト装置から電子装置への命令信号と前記命令信号に対する前記電子装置からホスト装置への応答信号とを伝送する通信線を有する入出力部と、
退避レジスタを有する制御部と、
を有し、
前記制御部は、
いずれかの前記電子装置との間で通信処理を実行している状態において、ホスト装置が他の前記電子装置との間で通信を実行したい場合、前記通信処理を一時停止させる命令信号を前記通信線を通じて前記電子装置に伝送し、
前記電子装置の識別子と、前記通信処理の現在の段階に関する情報とを前記退避レジスタに格納し、
ホスト装置と他の前記電子装置との間の通信が終了した後、前記退避レジスタから前記電子装置の識別子と、前記通信処理の現在の段階に関する情報とを読み出し、
一時停止している前記通信処理を復帰させる命令信号を前記通信線を通じて前記電子装置に伝送する、
ことを特徴とするホスト装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001234665 | 2001-08-02 | ||
JP2001234665 | 2001-08-02 | ||
PCT/JP2002/007695 WO2003014947A1 (fr) | 2001-08-02 | 2002-07-29 | Appareil hote, dispositif electronique et procede de commande de systeme de transmission |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2003014947A1 true JPWO2003014947A1 (ja) | 2004-11-25 |
Family
ID=19066232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003519810A Pending JPWO2003014947A1 (ja) | 2001-08-02 | 2002-07-29 | ホスト装置、電子装置及び伝送システムの制御方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7058741B2 (ja) |
EP (1) | EP1422628B1 (ja) |
JP (1) | JPWO2003014947A1 (ja) |
DE (1) | DE60234194D1 (ja) |
TW (1) | TWI223143B (ja) |
WO (1) | WO2003014947A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005003981A1 (ja) * | 2003-07-02 | 2005-01-13 | Fujitsu Limited | ステータス通知装置およびステータス通知方法 |
US7191256B2 (en) * | 2003-12-19 | 2007-03-13 | Adams Lyle E | Combined host interface controller for conducting communication between a host system and multiple devices in multiple protocols |
US7668190B1 (en) | 2003-12-31 | 2010-02-23 | Marvell International Ltd. | Method for supporting multiple devices on a high speed physical link |
EP3432150B1 (en) | 2010-12-13 | 2021-01-20 | Nokia Technologies Oy | Method and apparatus for 3d capture synchronisation |
JP6251112B2 (ja) * | 2014-04-14 | 2017-12-20 | 株式会社東芝 | 伝送装置およびコントローラ |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6079456A (ja) | 1983-10-07 | 1985-05-07 | Fujitsu Ltd | 共通バス制御方式 |
JPS62237560A (ja) | 1986-04-09 | 1987-10-17 | Fuji Electric Co Ltd | マルチプロセツサシステム |
JPH01206446A (ja) | 1988-02-15 | 1989-08-18 | Hitachi Ltd | 共通バス制御方式 |
US5193205A (en) * | 1988-03-01 | 1993-03-09 | Mitsubishi Denki Kabushiki Kaisha | Pipeline processor, with return address stack storing only pre-return processed address for judging validity and correction of unprocessed address |
JPH05134980A (ja) | 1991-11-15 | 1993-06-01 | Hitachi Ltd | バスシステム |
JPH05151147A (ja) | 1991-11-26 | 1993-06-18 | Oki Electric Ind Co Ltd | コンピユータシステム |
JPH05151143A (ja) | 1991-11-27 | 1993-06-18 | Mitsubishi Electric Corp | Dmaコントローラ内蔵コンピユータの割り込み処理方式 |
US5392404A (en) | 1992-06-22 | 1995-02-21 | International Business Machines Corp. | Bus control preemption logic |
EP0576764A1 (en) * | 1992-06-30 | 1994-01-05 | International Business Machines Corporation | Method and apparatus for managing the access to a resource by several users in a data processing system |
US5613135A (en) * | 1992-09-17 | 1997-03-18 | Kabushiki Kaisha Toshiba | Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller |
US5546548A (en) * | 1993-03-31 | 1996-08-13 | Intel Corporation | Arbiter and arbitration process for a dynamic and flexible prioritization |
JPH08171528A (ja) * | 1994-12-19 | 1996-07-02 | Ricoh Co Ltd | データ処理装置 |
JPH08249269A (ja) | 1995-03-13 | 1996-09-27 | Oki Electric Ind Co Ltd | Dma転送制御方法及びdma転送制御装置 |
US5822595A (en) * | 1995-12-29 | 1998-10-13 | Intel Corporation | Method and apparatus for providing an interrupt handler employing a token window scheme |
US6141765A (en) * | 1997-05-19 | 2000-10-31 | Gigabus, Inc. | Low power, high speed communications bus |
JPH1165994A (ja) | 1997-08-25 | 1999-03-09 | Ricoh Co Ltd | バス制御回路 |
US6006363A (en) * | 1998-08-11 | 1999-12-28 | Stromgren Supports, Inc. | Compression short with magnet pocket |
-
2002
- 2002-07-29 US US10/485,492 patent/US7058741B2/en not_active Expired - Lifetime
- 2002-07-29 DE DE60234194T patent/DE60234194D1/de not_active Expired - Lifetime
- 2002-07-29 JP JP2003519810A patent/JPWO2003014947A1/ja active Pending
- 2002-07-29 EP EP02751770A patent/EP1422628B1/en not_active Expired - Lifetime
- 2002-07-29 WO PCT/JP2002/007695 patent/WO2003014947A1/ja active Application Filing
- 2002-07-31 TW TW091117227A patent/TWI223143B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20050005048A1 (en) | 2005-01-06 |
TWI223143B (en) | 2004-11-01 |
EP1422628A4 (en) | 2006-08-02 |
EP1422628A1 (en) | 2004-05-26 |
WO2003014947A1 (fr) | 2003-02-20 |
EP1422628B1 (en) | 2009-10-28 |
US7058741B2 (en) | 2006-06-06 |
DE60234194D1 (de) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10467154B2 (en) | Multi-port multi-sideband-GPIO consolidation technique over a multi-drop serial bus | |
KR101177971B1 (ko) | 보호 영역 경계들에서의 오브젝트 호출 방법, 시스템 및 장치 | |
JP2003076654A (ja) | Dspメモリ間データ転送方式 | |
US20180329837A1 (en) | Input/output direction decoding in mixed vgpio state exchange | |
CN110046050B (zh) | 一种核间数据传输的装置和方法 | |
JP5624997B2 (ja) | デバイスの複数のコンポーネント間でメモリ資源を共有するための通信プロトコル | |
WO2022251998A1 (zh) | 支持多协议栈的通信方法及系统 | |
JPWO2003014947A1 (ja) | ホスト装置、電子装置及び伝送システムの制御方法 | |
WO2024088268A1 (zh) | Rdma事件管理方法、设备及存储介质 | |
WO2004107188A1 (ja) | データ処理装置及びデータ通信方法 | |
JPH08171523A (ja) | 通信制御システムの同期制御方法 | |
JPH04255050A (ja) | 通信コントローラ | |
JPH10320345A (ja) | バスコントローラ | |
JP2002099517A (ja) | スレーブマイクロコンピュータの起動方法およびマイクロコンピュータ装置 | |
JP3056169B2 (ja) | データ送受信方式とその方法 | |
CN115422100A (zh) | 直接内存存取控制装置、数据传输方法和数据传输系统 | |
CN116955251A (zh) | 一种基于重排序缓冲器的读请求处理方法及相关装置 | |
JPH1141297A (ja) | プログラマブルシーケンサーを使用したdmaコントローラ | |
JPS5850037A (ja) | 通信制御装置 | |
JP2003186666A (ja) | マイクロコンピュータおよびdma制御回路 | |
JP2003316734A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
KR19990074420A (ko) | 특정 신호를 이용하여 이중화 방식을 구현하기 위한 메모리제어 방법 | |
JPH04101260A (ja) | バス制御方式 | |
JP2005284841A (ja) | データ通信装置およびデータ通信方法 | |
JPH0334051A (ja) | インターフエース制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090217 |