JP2003076654A - Ｄｓｐメモリ間データ転送方式 - Google Patents
Ｄｓｐメモリ間データ転送方式Info
- Publication number
- JP2003076654A JP2003076654A JP2001269313A JP2001269313A JP2003076654A JP 2003076654 A JP2003076654 A JP 2003076654A JP 2001269313 A JP2001269313 A JP 2001269313A JP 2001269313 A JP2001269313 A JP 2001269313A JP 2003076654 A JP2003076654 A JP 2003076654A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- dsp
- information
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】複数のＤＳＰを備える装置などにおいて、複数
のＤＳＰ内のメモリ間におけるデータ転送を、簡易な構
成の回路により実現することを可能とする、ＤＳＰメモ
リ間データ転送方式を提供する。 【解決手段】ＣＰＵと複数のＤＳＰとを備える装置など
において、ＣＰＵ或いはＤＳＰからの転送要求信号を受
け付ける転送要求選択回路と、前記転送要求信号を受信
して保持し、前記転送要求信号の優先順位に従ってデー
タ転送を実行するための指示信号を送出する転送要求保
持回路と、ＤＳＰの各々と拡張バスを介して接続され、
前記指示信号を受けて、ＣＰＵ或いはＤＳＰの転送情報
を読み込み、該転送情報に従ってデータ転送を実行する
拡張バス制御回路と、ＣＰＵ用の転送データを保持し、
拡張バス制御回路が転送データの読み出し或いは書き込
みを行うＤＰＲＡＭと、を備える構成とした。
のＤＳＰ内のメモリ間におけるデータ転送を、簡易な構
成の回路により実現することを可能とする、ＤＳＰメモ
リ間データ転送方式を提供する。 【解決手段】ＣＰＵと複数のＤＳＰとを備える装置など
において、ＣＰＵ或いはＤＳＰからの転送要求信号を受
け付ける転送要求選択回路と、前記転送要求信号を受信
して保持し、前記転送要求信号の優先順位に従ってデー
タ転送を実行するための指示信号を送出する転送要求保
持回路と、ＤＳＰの各々と拡張バスを介して接続され、
前記指示信号を受けて、ＣＰＵ或いはＤＳＰの転送情報
を読み込み、該転送情報に従ってデータ転送を実行する
拡張バス制御回路と、ＣＰＵ用の転送データを保持し、
拡張バス制御回路が転送データの読み出し或いは書き込
みを行うＤＰＲＡＭと、を備える構成とした。
Description
【０００１】
【発明の属する技術分野】本発明はＤＳＰ（Ｄｉｇｉｔ
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：ディジタル
信号処理プロセッサ）メモリ間データ転送方式に関し、
特に複数のＤＳＰを備える装置などにおいて、複数のＤ
ＳＰ内のメモリ間におけるデータ転送を、簡易な構成の
回路により実現することを可能とする、ＤＳＰメモリ間
データ転送方式に関する。
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：ディジタル
信号処理プロセッサ）メモリ間データ転送方式に関し、
特に複数のＤＳＰを備える装置などにおいて、複数のＤ
ＳＰ内のメモリ間におけるデータ転送を、簡易な構成の
回路により実現することを可能とする、ＤＳＰメモリ間
データ転送方式に関する。
【０００２】
【従来の技術】ＤＳＰは、信号処理や通信処理などディ
ジタル信号処理演算向きに特化して設計されたプロセッ
サであり、通常、プログラマブルなプロセッサをさして
いる。一般にＤＳＰには、ＡＬＵ（Ａｒｉｔｈｍｅｔｉ
ｃ Ｌｏｇｉｃ Ｕｎｉｔ：算術論理演算装置）などの
演算装置やメモリ、入出力回路、周辺インタフェースな
どが内蔵されており、プログラムの書換えで多方面の装
置などに応用できる上、システム機能の変更や追加が簡
単に出来るなどの利点を有している。このため現在で
は、例えば携帯電話基地局や携帯電話端末、動画像処理
用装置など多くの装置にＤＳＰが採用されるようになっ
てきている。
ジタル信号処理演算向きに特化して設計されたプロセッ
サであり、通常、プログラマブルなプロセッサをさして
いる。一般にＤＳＰには、ＡＬＵ（Ａｒｉｔｈｍｅｔｉ
ｃ Ｌｏｇｉｃ Ｕｎｉｔ：算術論理演算装置）などの
演算装置やメモリ、入出力回路、周辺インタフェースな
どが内蔵されており、プログラムの書換えで多方面の装
置などに応用できる上、システム機能の変更や追加が簡
単に出来るなどの利点を有している。このため現在で
は、例えば携帯電話基地局や携帯電話端末、動画像処理
用装置など多くの装置にＤＳＰが採用されるようになっ
てきている。
【０００３】そして、これらＤＳＰを採用する装置にお
いては、ディジタル信号処理の量の増加やリアルタイム
処理の増加、或いは高速処理への要望に対応するため、
複数のＤＳＰを使用して並列処理を行わせるようになっ
てきている。
いては、ディジタル信号処理の量の増加やリアルタイム
処理の増加、或いは高速処理への要望に対応するため、
複数のＤＳＰを使用して並列処理を行わせるようになっ
てきている。
【０００４】複数のＤＳＰを使用して並列処理を行う装
置においては、種類の異なる或いは同じ機能の複数のＤ
ＳＰの間でデータを共有する場合や、次の処理のために
データを転送する場合に、ＤＳＰに内蔵されているメモ
リ間でデータを高速に転送することが必要となる。
置においては、種類の異なる或いは同じ機能の複数のＤ
ＳＰの間でデータを共有する場合や、次の処理のために
データを転送する場合に、ＤＳＰに内蔵されているメモ
リ間でデータを高速に転送することが必要となる。
【０００５】複数のＤＳＰメモリ間で高速にデータ転送
を行うためには、データ転送を行いたいＤＳＰ間にＤＰ
ＲＡＭ（Ｄｕａｌ Ｐｏｒｔ Ｒａｎｄｏｍ Ａｃｃｅ
ｓｓＭｅｍｏｒｙ：デュアルポートＲＡＭ）を設け、該
ＤＰＲＡＭを介してＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒ
ｙ Ａｃｃｅｓｓ：ダイレクトメモリアクセス）転送を
行なえば、最速でデータ転送することが可能である。
を行うためには、データ転送を行いたいＤＳＰ間にＤＰ
ＲＡＭ（Ｄｕａｌ Ｐｏｒｔ Ｒａｎｄｏｍ Ａｃｃｅ
ｓｓＭｅｍｏｒｙ：デュアルポートＲＡＭ）を設け、該
ＤＰＲＡＭを介してＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒ
ｙ Ａｃｃｅｓｓ：ダイレクトメモリアクセス）転送を
行なえば、最速でデータ転送することが可能である。
【０００６】また、複数のＤＳＰメモリ間でデータ転送
を行うには、通常、ＤＳＰ間を接続するバスを用いて実
現しており、この場合には、バスを複数のＤＳＰで共有
するための調停を行う回路が必要となっている。例えば
ＤＳＰが２個の場合には、何れかのＤＳＰがバスマスタ
となり、他方がスレーブとなって動作することにより、
２個のＤＳＰ間でデータ転送を行うことが出来る。ま
た、ＤＳＰが３個以上の場合には、各々のＤＳＰが出力
するデータ転送要求をバスマスタとなるＤＳＰが受け付
けて、バスの調停を行っている。
を行うには、通常、ＤＳＰ間を接続するバスを用いて実
現しており、この場合には、バスを複数のＤＳＰで共有
するための調停を行う回路が必要となっている。例えば
ＤＳＰが２個の場合には、何れかのＤＳＰがバスマスタ
となり、他方がスレーブとなって動作することにより、
２個のＤＳＰ間でデータ転送を行うことが出来る。ま
た、ＤＳＰが３個以上の場合には、各々のＤＳＰが出力
するデータ転送要求をバスマスタとなるＤＳＰが受け付
けて、バスの調停を行っている。
【０００７】
【発明が解決しようとする課題】上述した従来の複数の
ＤＳＰメモリ間でデータ転送を行う方式においては、デ
ータ転送を行いたいＤＳＰ間のデータ転送経路のそれぞ
れにＤＰＲＡＭを設ける必要があり、また、共有するバ
スの調停を行う回路が複数必要となり、何れの場合にも
使用するＤＳＰの個数が増えるに従って、回路全体が複
雑化し回路規模が大きくなってしまうという欠点を有し
ている。
ＤＳＰメモリ間でデータ転送を行う方式においては、デ
ータ転送を行いたいＤＳＰ間のデータ転送経路のそれぞ
れにＤＰＲＡＭを設ける必要があり、また、共有するバ
スの調停を行う回路が複数必要となり、何れの場合にも
使用するＤＳＰの個数が増えるに従って、回路全体が複
雑化し回路規模が大きくなってしまうという欠点を有し
ている。
【０００８】本発明は上述した事情を改善するために成
されたものであり、本発明の目的は、複数のＤＳＰを備
える装置などにおいて、複数のＤＳＰ内のメモリ間にお
けるデータ転送を、簡易な構成の回路により実現するこ
とを可能とする、ＤＳＰメモリ間データ転送方式を提供
することにある。
されたものであり、本発明の目的は、複数のＤＳＰを備
える装置などにおいて、複数のＤＳＰ内のメモリ間にお
けるデータ転送を、簡易な構成の回路により実現するこ
とを可能とする、ＤＳＰメモリ間データ転送方式を提供
することにある。
【０００９】
【課題を解決するための手段】本発明のＤＳＰメモリ間
データ転送方式は、装置の全体の制御を行うＣＰＵと、
ディジタル信号処理を行う複数のＤＳＰと、前記ＣＰＵ
或いは前記ＤＳＰからのデータ転送の転送要求信号を受
け付ける転送要求選択回路と、前記転送要求選択回路で
受け付けた前記転送要求信号を受信して保持し、前記転
送要求信号の優先順位に従ってデータ転送を実行するた
めの指示信号を送出する転送要求保持回路と、前記ＤＳ
Ｐの各々と拡張バスを介して接続され、前記転送要求保
持回路が送出する前記指示信号を受けて、前記ＣＰＵ或
いは前記ＤＳＰの転送情報を読み込み、該転送情報に従
ってデータ転送を実行する拡張バス制御回路と、前記Ｃ
ＰＵ用の転送データを保持し、前記ＣＰＵとＣＰＵバス
を介して接続され、かつ前記拡張バス制御回路が転送デ
ータの読み出し或いは書き込みを行うＤＰＲＡＭと、を
備えることを特徴とする。
データ転送方式は、装置の全体の制御を行うＣＰＵと、
ディジタル信号処理を行う複数のＤＳＰと、前記ＣＰＵ
或いは前記ＤＳＰからのデータ転送の転送要求信号を受
け付ける転送要求選択回路と、前記転送要求選択回路で
受け付けた前記転送要求信号を受信して保持し、前記転
送要求信号の優先順位に従ってデータ転送を実行するた
めの指示信号を送出する転送要求保持回路と、前記ＤＳ
Ｐの各々と拡張バスを介して接続され、前記転送要求保
持回路が送出する前記指示信号を受けて、前記ＣＰＵ或
いは前記ＤＳＰの転送情報を読み込み、該転送情報に従
ってデータ転送を実行する拡張バス制御回路と、前記Ｃ
ＰＵ用の転送データを保持し、前記ＣＰＵとＣＰＵバス
を介して接続され、かつ前記拡張バス制御回路が転送デ
ータの読み出し或いは書き込みを行うＤＰＲＡＭと、を
備えることを特徴とする。
【００１０】また、前記拡張バス制御回路には、更にデ
ータ転送の終了を通知する転送終了通知回路が接続され
ることを特徴とする。
ータ転送の終了を通知する転送終了通知回路が接続され
ることを特徴とする。
【００１１】さらに、前記拡張バス制御回路は、前記Ｃ
ＰＵ又は前記ＤＳＰの番号の欄に対応して、転送情報ア
ドレスの欄に前記転送情報が保持されているアドレスが
記載される転送情報アドレステーブルを保持することを
特徴とする。
ＰＵ又は前記ＤＳＰの番号の欄に対応して、転送情報ア
ドレスの欄に前記転送情報が保持されているアドレスが
記載される転送情報アドレステーブルを保持することを
特徴とする。
【００１２】また、前記転送情報が保持されているアド
レスは、前記ＣＰＵの転送情報の場合は前記ＤＰＲＡＭ
のアドレスであり、前記ＤＳＰの転送情報の場合は前記
ＤＳＰが内蔵するメモリのアドレスであることを特徴と
する。
レスは、前記ＣＰＵの転送情報の場合は前記ＤＰＲＡＭ
のアドレスであり、前記ＤＳＰの転送情報の場合は前記
ＤＳＰが内蔵するメモリのアドレスであることを特徴と
する。
【００１３】さらに、前記転送情報は、少なくとも転送
データ長と、転送元の転送データ先頭アドレスと、転送
先のデータ受信用の先頭アドレスと、データ転送終了後
の応答の要否と、から構成されることを特徴とする。
データ長と、転送元の転送データ先頭アドレスと、転送
先のデータ受信用の先頭アドレスと、データ転送終了後
の応答の要否と、から構成されることを特徴とする。
【００１４】また、前記転送情報アドレステーブルは、
更に転送元の転送データ格納可能領域の情報の欄と、転
送先の受信データ格納可能領域の情報の欄とを備えるこ
とを特徴とする。
更に転送元の転送データ格納可能領域の情報の欄と、転
送先の受信データ格納可能領域の情報の欄とを備えるこ
とを特徴とする。
【００１５】さらに、前記拡張バス制御回路がデータ転
送を実行する時、転送するデータの読み込み元あるいは
転送するデータの出力先が前記ＤＳＰである場合には、
前記拡張バスを介してデータ転送を実行することを特徴
とする。
送を実行する時、転送するデータの読み込み元あるいは
転送するデータの出力先が前記ＤＳＰである場合には、
前記拡張バスを介してデータ転送を実行することを特徴
とする。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１７】図１は本発明のＤＳＰメモリ間データ転送
方式の一実施形態を示すブロック図である。
方式の一実施形態を示すブロック図である。
【００１８】図１に示す本実施の形態は、例えば携帯電
話基地局装置などのような装置１０の要部の概略構成を
示しており、装置１０は、装置１０の全体の制御を行う
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎ
ｉｔ：中央処理装置）２００と、ディジタル信号処理を
行う複数のＤＳＰ（Ｄｉｇｉｔａｌ ＳｉｇｎａｌＰｒ
ｏｃｅｓｓｏｒ：ディジタル信号処理プロセッサ）１０
０−１、ＤＳＰ１００−２、ＤＳＰ１００−ｎと、ＣＰ
Ｕ２００或いはＤＳＰ１００からのデータ転送の転送要
求信号４００を受け付ける転送要求選択回路１１０と、
転送要求選択回路１１０で受け付けた転送要求信号４０
０を受信して保持し、転送要求信号４００の優先順位に
従ってデータ転送を実行するための指示信号を送出する
転送要求保持回路１２０と、ＤＳＰ１００の各々と拡張
バス３００を介して接続され、転送要求保持回路１２０
が送出する指示信号を受けて、ＣＰＵ２００或いはＤＳ
Ｐ１００の転送情報を読み込み、該転送情報に従ってデ
ータ転送を実行する拡張バス制御回路１３０と、拡張バ
ス制御回路１３０に接続され、データ転送の終了を通知
する転送終了通知回路１４０と、ＣＰＵ２００用の転送
データを保持し、ＣＰＵ２００とＣＰＵバス３１０を介
して接続され、かつ拡張バス制御回路１３０が転送デー
タの読み出し或いは書き込みを行うＤＰＲＡＭ（Ｄｕａ
ｌ Ｐｏｒｔ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ：デュアルポートＲＡＭ）１５０と、から構成され
ている。
話基地局装置などのような装置１０の要部の概略構成を
示しており、装置１０は、装置１０の全体の制御を行う
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎ
ｉｔ：中央処理装置）２００と、ディジタル信号処理を
行う複数のＤＳＰ（Ｄｉｇｉｔａｌ ＳｉｇｎａｌＰｒ
ｏｃｅｓｓｏｒ：ディジタル信号処理プロセッサ）１０
０−１、ＤＳＰ１００−２、ＤＳＰ１００−ｎと、ＣＰ
Ｕ２００或いはＤＳＰ１００からのデータ転送の転送要
求信号４００を受け付ける転送要求選択回路１１０と、
転送要求選択回路１１０で受け付けた転送要求信号４０
０を受信して保持し、転送要求信号４００の優先順位に
従ってデータ転送を実行するための指示信号を送出する
転送要求保持回路１２０と、ＤＳＰ１００の各々と拡張
バス３００を介して接続され、転送要求保持回路１２０
が送出する指示信号を受けて、ＣＰＵ２００或いはＤＳ
Ｐ１００の転送情報を読み込み、該転送情報に従ってデ
ータ転送を実行する拡張バス制御回路１３０と、拡張バ
ス制御回路１３０に接続され、データ転送の終了を通知
する転送終了通知回路１４０と、ＣＰＵ２００用の転送
データを保持し、ＣＰＵ２００とＣＰＵバス３１０を介
して接続され、かつ拡張バス制御回路１３０が転送デー
タの読み出し或いは書き込みを行うＤＰＲＡＭ（Ｄｕａ
ｌ Ｐｏｒｔ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ：デュアルポートＲＡＭ）１５０と、から構成され
ている。
【００１９】ここで、本実施形態の特徴について概説し
ておくこととする。
ておくこととする。
【００２０】本実施形態においては、転送したいデータ
に関して、転送データ長と転送したいデータを保持して
いる転送元のメモリ内の転送データ先頭アドレス、及び
転送先のＤＳＰ１００（或いはＣＰＵ２００を転送先と
する場合は、ＤＰＲＡＭ１５０を転送先とする）のメモ
リ内のデータ受信用の先頭アドレスなどの情報（これら
の情報を「転送情報」と称することとする）を、予め定
めたメモリ内の特定のアドレスに予め書き込んでおき、
転送先（ＤＳＰ１００の番号或いはＣＰＵ２００）を付
した転送要求信号４００をデータ転送の要求信号として
出力すると、拡張バス制御回路１３０が先の転送情報を
読み込み、該転送情報に従ってデータ転送を行う方式を
採用している。
に関して、転送データ長と転送したいデータを保持して
いる転送元のメモリ内の転送データ先頭アドレス、及び
転送先のＤＳＰ１００（或いはＣＰＵ２００を転送先と
する場合は、ＤＰＲＡＭ１５０を転送先とする）のメモ
リ内のデータ受信用の先頭アドレスなどの情報（これら
の情報を「転送情報」と称することとする）を、予め定
めたメモリ内の特定のアドレスに予め書き込んでおき、
転送先（ＤＳＰ１００の番号或いはＣＰＵ２００）を付
した転送要求信号４００をデータ転送の要求信号として
出力すると、拡張バス制御回路１３０が先の転送情報を
読み込み、該転送情報に従ってデータ転送を行う方式を
採用している。
【００２１】具体的には、ＤＳＰ１００からデータ転送
を行う場合は、転送元のＤＳＰ１００（例えばＤＳＰ１
００−１）内のメモリの予め定めたアドレスに、転送情
報として、転送データ長と転送したいデータを保持して
いる転送元のメモリ内の転送データ先頭アドレス、及び
転送先のＤＳＰ１００（或いはＣＰＵ２００を転送先と
する場合はＤＰＲＡＭ１５０）のメモリ内のデータ受信
用の先頭アドレス、また、データ転送終了後の応答の要
否などを予め書き込んでおく。
を行う場合は、転送元のＤＳＰ１００（例えばＤＳＰ１
００−１）内のメモリの予め定めたアドレスに、転送情
報として、転送データ長と転送したいデータを保持して
いる転送元のメモリ内の転送データ先頭アドレス、及び
転送先のＤＳＰ１００（或いはＣＰＵ２００を転送先と
する場合はＤＰＲＡＭ１５０）のメモリ内のデータ受信
用の先頭アドレス、また、データ転送終了後の応答の要
否などを予め書き込んでおく。
【００２２】ＣＰＵ２００からデータ転送を行う場合
は、転送元のメモリとしてＤＰＲＡＭ１５０を使用し、
転送元のＤＰＲＡＭ１５０内の予め定めたアドレスに、
転送情報として、転送データ長と転送したいデータを保
持している転送元のＤＰＲＡＭ１５０内の転送データ先
頭アドレス、及び転送先のＤＳＰ１００のメモリ内のデ
ータ受信用の先頭アドレス、また、データ転送終了後の
応答の要否などを予め書き込んでおく。
は、転送元のメモリとしてＤＰＲＡＭ１５０を使用し、
転送元のＤＰＲＡＭ１５０内の予め定めたアドレスに、
転送情報として、転送データ長と転送したいデータを保
持している転送元のＤＰＲＡＭ１５０内の転送データ先
頭アドレス、及び転送先のＤＳＰ１００のメモリ内のデ
ータ受信用の先頭アドレス、また、データ転送終了後の
応答の要否などを予め書き込んでおく。
【００２３】そして、ＤＳＰ１００或いはＣＰＵ２００
が転送先を付した転送要求信号４００をデータ転送の要
求信号として出力すると、拡張バス制御回路１３０が転
送要求信号４００を出力した元のＤＳＰ１００或いはＣ
ＰＵ２００の転送情報を読み込み、該転送情報に従って
データ転送を行う。転送情報の内容について図２に例示
しておく。
が転送先を付した転送要求信号４００をデータ転送の要
求信号として出力すると、拡張バス制御回路１３０が転
送要求信号４００を出力した元のＤＳＰ１００或いはＣ
ＰＵ２００の転送情報を読み込み、該転送情報に従って
データ転送を行う。転送情報の内容について図２に例示
しておく。
【００２４】なお、図２に示す転送元の転送データ先頭
アドレス（図２のＪ１１）或いは転送先のデータ受信用
の先頭アドレス（図２のＪ１２）に記載されるアドレス
は、データ送信用の送信バッファやデータ受信用の受信
バッファなど特別に用意されている転送領域のアドレス
を指すようにしても良いし、或いはまた、転送領域でな
い任意のアドレスを指すようにしても良い。転送領域の
アドレスを指す場合には、通常、該転送領域への転送デ
ータの転送前の書き込み動作が必要となるが、転送領域
でない任意のアドレスを指す場合には、該アドレスの内
容が如何なる内容（データなど可変の内容であっても、
プログラムなど不変の内容）であっても該アドレスから
のデータ転送が無条件で行われ、該アドレスへの転送デ
ータの転送前の書き込み動作は不要となる。
アドレス（図２のＪ１１）或いは転送先のデータ受信用
の先頭アドレス（図２のＪ１２）に記載されるアドレス
は、データ送信用の送信バッファやデータ受信用の受信
バッファなど特別に用意されている転送領域のアドレス
を指すようにしても良いし、或いはまた、転送領域でな
い任意のアドレスを指すようにしても良い。転送領域の
アドレスを指す場合には、通常、該転送領域への転送デ
ータの転送前の書き込み動作が必要となるが、転送領域
でない任意のアドレスを指す場合には、該アドレスの内
容が如何なる内容（データなど可変の内容であっても、
プログラムなど不変の内容）であっても該アドレスから
のデータ転送が無条件で行われ、該アドレスへの転送デ
ータの転送前の書き込み動作は不要となる。
【００２５】次に、図３を参照して、転送情報に従って
データ転送を実行する拡張バス制御回路１３０と、転送
情報を保持している各ＤＳＰ１００及びＤＰＲＡＭ１５
０との関連について説明する。
データ転送を実行する拡張バス制御回路１３０と、転送
情報を保持している各ＤＳＰ１００及びＤＰＲＡＭ１５
０との関連について説明する。
【００２６】図３は、拡張バス制御回路と各ＤＳＰ及び
ＤＰＲＡＭとの関連を説明する詳細ブロック図である。
なお、図３において図１に示す構成要素に対応するもの
は同一の参照数字または符号を付し、その説明を省略す
る。
ＤＰＲＡＭとの関連を説明する詳細ブロック図である。
なお、図３において図１に示す構成要素に対応するもの
は同一の参照数字または符号を付し、その説明を省略す
る。
【００２７】図３において、各ＤＳＰ１００の各々は、
ＤＳＰ１００に内蔵するメモリ１０１に転送情報を保持
している。また、ＤＰＲＡＭ１５０にもＣＰＵ２００か
らデータ転送を行う場合の転送情報が保持されている。
ＤＳＰ１００に内蔵するメモリ１０１に転送情報を保持
している。また、ＤＰＲＡＭ１５０にもＣＰＵ２００か
らデータ転送を行う場合の転送情報が保持されている。
【００２８】転送情報の内容は、先述したように、デー
タ転送の要求が生じた場合に転送元と転送先を指示する
情報であり、転送したいデータを保持している転送元の
メモリ１０１（或いはＤＰＲＡＭ１５０）内の転送デー
タ先頭アドレスと転送データ長、及び転送先のメモリ１
０１（或いはＤＰＲＡＭ１５０）内のデータ受信用の先
頭アドレスに加えて、データ転送終了後の応答の要否を
指示する内容などとなっている。
タ転送の要求が生じた場合に転送元と転送先を指示する
情報であり、転送したいデータを保持している転送元の
メモリ１０１（或いはＤＰＲＡＭ１５０）内の転送デー
タ先頭アドレスと転送データ長、及び転送先のメモリ１
０１（或いはＤＰＲＡＭ１５０）内のデータ受信用の先
頭アドレスに加えて、データ転送終了後の応答の要否を
指示する内容などとなっている。
【００２９】具体的には、図３に示すように、ＤＰＲＡ
Ｍ１５０のアドレス「ｄｄｄｄ」にＣＰＵ２００からデ
ータ転送を行う際の転送情報が記載されており、転送情
報内の転送元の転送データ先頭アドレスとして、アドレ
ス「ｄｄｖｖ」が指示されている。また、ＤＳＰ１００
−１のメモリ１０１−１のアドレス「ａａａａ」にＤＳ
Ｐ１００−１の転送情報が記載されており、転送情報内
の転送元の転送データ先頭アドレスとして、アドレス
「ａａｘｘ」が指示されており、ＤＳＰ１００−２及び
ＤＳＰ１００−ｎについても同様に、転送情報と転送元
の転送データ先頭アドレスが記載されている。
Ｍ１５０のアドレス「ｄｄｄｄ」にＣＰＵ２００からデ
ータ転送を行う際の転送情報が記載されており、転送情
報内の転送元の転送データ先頭アドレスとして、アドレ
ス「ｄｄｖｖ」が指示されている。また、ＤＳＰ１００
−１のメモリ１０１−１のアドレス「ａａａａ」にＤＳ
Ｐ１００−１の転送情報が記載されており、転送情報内
の転送元の転送データ先頭アドレスとして、アドレス
「ａａｘｘ」が指示されており、ＤＳＰ１００−２及び
ＤＳＰ１００−ｎについても同様に、転送情報と転送元
の転送データ先頭アドレスが記載されている。
【００３０】一方、拡張バス制御回路１３０は転送情報
アドレステーブル１３１を保持している。転送情報アド
レステーブル１３１は、ＣＰＵ２００或いは各ＤＳＰ１
００の転送情報が何処に存在するかを示すテーブルであ
り、ＣＰＵ又はＤＳＰ番号１３２の欄に対応して転送情
報アドレス１３３の欄に転送情報が保持されているアド
レスが記載されている。例えば、ＣＰＵ２００の転送情
報のアドレスはＤＰＲＡＭ１５０のアドレス「ｄｄｄ
ｄ」であることを示しており、ＤＳＰ番号が「１」のＤ
ＳＰ−１（すなわちＤＳＰ１００−１）の転送情報のア
ドレスはメモリ１０１−１のアドレス「ａａａａ」であ
ることを示しており、以下同様に、ＤＳＰ−２（すなわ
ちＤＳＰ１００−２）の転送情報のアドレスはメモリ１
０１−２のアドレス「ｂｂｂｂ」であり、ＤＳＰ−ｎ
（すなわちＤＳＰ１００−ｎ）の転送情報のアドレスは
メモリ１０１−ｎのアドレス「ｃｃｃｃ」であることを
示している。
アドレステーブル１３１を保持している。転送情報アド
レステーブル１３１は、ＣＰＵ２００或いは各ＤＳＰ１
００の転送情報が何処に存在するかを示すテーブルであ
り、ＣＰＵ又はＤＳＰ番号１３２の欄に対応して転送情
報アドレス１３３の欄に転送情報が保持されているアド
レスが記載されている。例えば、ＣＰＵ２００の転送情
報のアドレスはＤＰＲＡＭ１５０のアドレス「ｄｄｄ
ｄ」であることを示しており、ＤＳＰ番号が「１」のＤ
ＳＰ−１（すなわちＤＳＰ１００−１）の転送情報のア
ドレスはメモリ１０１−１のアドレス「ａａａａ」であ
ることを示しており、以下同様に、ＤＳＰ−２（すなわ
ちＤＳＰ１００−２）の転送情報のアドレスはメモリ１
０１−２のアドレス「ｂｂｂｂ」であり、ＤＳＰ−ｎ
（すなわちＤＳＰ１００−ｎ）の転送情報のアドレスは
メモリ１０１−ｎのアドレス「ｃｃｃｃ」であることを
示している。
【００３１】なお、転送情報アドレステーブル１３１の
内容は、例えば装置１０の電源投入時などの初期化時に
設定されるようにする。
内容は、例えば装置１０の電源投入時などの初期化時に
設定されるようにする。
【００３２】次に、図４を参照して、図１、図２、図３
に示した本実施形態の動作について詳細に説明する。
に示した本実施形態の動作について詳細に説明する。
【００３３】図４は本実施形態の動作を説明するフロー
チャートである。
チャートである。
【００３４】図４において、先ず、拡張バス制御回路１
３０の保持する転送情報アドレステーブル１３１の初期
化を行い、ＣＰＵ又はＤＳＰ番号１３２の欄に対応し
て、転送情報アドレス１３３の欄に転送情報が保持され
ているアドレスを記入する（ステップＳ１）。
３０の保持する転送情報アドレステーブル１３１の初期
化を行い、ＣＰＵ又はＤＳＰ番号１３２の欄に対応し
て、転送情報アドレス１３３の欄に転送情報が保持され
ているアドレスを記入する（ステップＳ１）。
【００３５】転送情報アドレステーブル１３１は、拡張
バス制御回路１３０内のＲＡＭ上に保持されてもよく、
或いはＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ：読
出し専用メモリ）上に保持されても良い。ＲＡＭ上の場
合には、ステップＳ１の初期化を装置１０の電源投入時
などに行ってもよく、或いはまた、必要時に装置１０に
別途設けられる入力手段から設定を行うようにしても良
い。ＲＯＭ上の場合には、予め該ＲＯＭに転送情報アド
レステーブル１３１の内容を設定しておく。
バス制御回路１３０内のＲＡＭ上に保持されてもよく、
或いはＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ：読
出し専用メモリ）上に保持されても良い。ＲＡＭ上の場
合には、ステップＳ１の初期化を装置１０の電源投入時
などに行ってもよく、或いはまた、必要時に装置１０に
別途設けられる入力手段から設定を行うようにしても良
い。ＲＯＭ上の場合には、予め該ＲＯＭに転送情報アド
レステーブル１３１の内容を設定しておく。
【００３６】次に、ＣＰＵ２００又はＤＳＰ１００の各
々は、転送情報の設定を行う（ステップＳ２）。ＣＰＵ
２００は、ＤＰＲＡＭ１５０上の定められたアドレス
（転送情報アドレステーブル１３１に設定されたアドレ
ス）に転送情報を設定し、ＤＳＰ１００は、自ＤＳＰ１
００内のメモリ１０１上の定められたアドレス（転送情
報アドレステーブル１３１に設定されたアドレス）に転
送情報を設定する。転送情報の内容は図２に示した通り
である。
々は、転送情報の設定を行う（ステップＳ２）。ＣＰＵ
２００は、ＤＰＲＡＭ１５０上の定められたアドレス
（転送情報アドレステーブル１３１に設定されたアドレ
ス）に転送情報を設定し、ＤＳＰ１００は、自ＤＳＰ１
００内のメモリ１０１上の定められたアドレス（転送情
報アドレステーブル１３１に設定されたアドレス）に転
送情報を設定する。転送情報の内容は図２に示した通り
である。
【００３７】データ転送が必要となった時、ＣＰＵ２０
０又はＤＳＰ１００は、転送したいデータを、転送情報
の中の転送元の転送データ先頭アドレス（図２のＪ１
１）にて示すアドレス以降に設定する（ステップＳ
３）。図３を再度参照して具体的に記すと、ＣＰＵ２０
０の転送情報（ＤＰＲＡＭ１５０内に存在する）の転送
元の転送データ先頭アドレスは「ｄｄｖｖ」であるた
め、転送したいデータをＤＰＲＡＭ１５０のアドレス
「ｄｄｖｖ」以降に設定する。このとき転送したいデー
タの長さは、転送情報の中の転送データ長（図２のＪ１
０）に既に設定されている。ＤＳＰ１００−１の転送情
報（メモリ１０１−１内に存在する）の転送元の転送デ
ータ先頭アドレスは「ａａｘｘ」であるため、転送した
いデータをメモリ１０１−１のアドレス「ａａｘｘ」以
降に設定する。このとき転送したいデータの長さは、転
送情報の中の転送データ長（図２のＪ１０）に既に設定
されている。なお、ステップＳ３の転送データの設定動
作は、必要時だけに行えばよい。例えば、転送データを
送信バッファに書き込んでからデータ転送を行わせる場
合には、ステップＳ３の設定動作が必要となるが、送信
バッファを使用しない場合には、転送元の転送データ先
頭アドレス（図２のＪ１１）を変更すればよいので、す
なわち転送データの書き込みが不要であるため、ステッ
プＳ３の設定動作は不要である。
０又はＤＳＰ１００は、転送したいデータを、転送情報
の中の転送元の転送データ先頭アドレス（図２のＪ１
１）にて示すアドレス以降に設定する（ステップＳ
３）。図３を再度参照して具体的に記すと、ＣＰＵ２０
０の転送情報（ＤＰＲＡＭ１５０内に存在する）の転送
元の転送データ先頭アドレスは「ｄｄｖｖ」であるた
め、転送したいデータをＤＰＲＡＭ１５０のアドレス
「ｄｄｖｖ」以降に設定する。このとき転送したいデー
タの長さは、転送情報の中の転送データ長（図２のＪ１
０）に既に設定されている。ＤＳＰ１００−１の転送情
報（メモリ１０１−１内に存在する）の転送元の転送デ
ータ先頭アドレスは「ａａｘｘ」であるため、転送した
いデータをメモリ１０１−１のアドレス「ａａｘｘ」以
降に設定する。このとき転送したいデータの長さは、転
送情報の中の転送データ長（図２のＪ１０）に既に設定
されている。なお、ステップＳ３の転送データの設定動
作は、必要時だけに行えばよい。例えば、転送データを
送信バッファに書き込んでからデータ転送を行わせる場
合には、ステップＳ３の設定動作が必要となるが、送信
バッファを使用しない場合には、転送元の転送データ先
頭アドレス（図２のＪ１１）を変更すればよいので、す
なわち転送データの書き込みが不要であるため、ステッ
プＳ３の設定動作は不要である。
【００３８】ステップＳ３の転送データの設定の後、該
ＣＰＵ２００又は該ＤＳＰ１００は転送先（ＤＳＰ１０
０の番号或いはＣＰＵ２００）を付した転送要求信号４
００を送出する（ステップＳ４）。
ＣＰＵ２００又は該ＤＳＰ１００は転送先（ＤＳＰ１０
０の番号或いはＣＰＵ２００）を付した転送要求信号４
００を送出する（ステップＳ４）。
【００３９】ステップＳ４で送出された転送要求信号４
００は転送要求選択回路１１０で受け付けられ、次に転
送要求保持回路１２０に送出されて保持される。転送要
求保持回路１２０は、転送要求信号４００に付されてい
る転送先を示す情報と共にデータ転送を実行するための
指示信号を拡張バス制御回路１３０に送出する。指示信
号には更に、転送要求信号４００を出力した元のＤＳＰ
１００或いはＣＰＵ２００を識別する情報が付加されて
いる。なお、転送要求保持回路１２０は、複数の転送要
求信号４００が同時に送出された場合には、複数の転送
要求信号４００を同時に保持可能であるが、複数の転送
要求信号４００を保持している場合には、転送要求信号
４００の優先順位に従って優先順位の高い順に、データ
転送を実行するための指示信号を１つづつ拡張バス制御
回路１３０が１回のデータ転送を終了する毎に送出して
いく。転送要求信号４００の優先順位は、ＤＳＰ１００
の番号などから番号の小さいものほど順位が高くなるよ
う予め定めておいても良いし、或いはラウンドロビン方
式などによりその都度定めるようにしても良い。
００は転送要求選択回路１１０で受け付けられ、次に転
送要求保持回路１２０に送出されて保持される。転送要
求保持回路１２０は、転送要求信号４００に付されてい
る転送先を示す情報と共にデータ転送を実行するための
指示信号を拡張バス制御回路１３０に送出する。指示信
号には更に、転送要求信号４００を出力した元のＤＳＰ
１００或いはＣＰＵ２００を識別する情報が付加されて
いる。なお、転送要求保持回路１２０は、複数の転送要
求信号４００が同時に送出された場合には、複数の転送
要求信号４００を同時に保持可能であるが、複数の転送
要求信号４００を保持している場合には、転送要求信号
４００の優先順位に従って優先順位の高い順に、データ
転送を実行するための指示信号を１つづつ拡張バス制御
回路１３０が１回のデータ転送を終了する毎に送出して
いく。転送要求信号４００の優先順位は、ＤＳＰ１００
の番号などから番号の小さいものほど順位が高くなるよ
う予め定めておいても良いし、或いはラウンドロビン方
式などによりその都度定めるようにしても良い。
【００４０】転送要求保持回路１２０から、データ転送
を実行するための指示信号を受信した拡張バス制御回路
１３０は、指示信号から転送要求信号４００を出力した
元のＤＳＰ１００或いはＣＰＵ２００を識別し、転送要
求信号４００を出力した元のＤＳＰ１００或いはＣＰＵ
２００の転送情報を読み込む（ステップＳ５）。転送要
求信号４００を出力した元が、例えばＣＰＵ２００であ
れば、ＣＰＵ２００の転送情報のアドレスは、転送情報
アドレステーブル１３１を参照すると、ＤＰＲＡＭ１５
０の「ｄｄｄｄ」であることが分かるので、ＤＰＲＡＭ
１５０にアクセスしてアドレス「ｄｄｄｄ」から転送情
報を読み込む。また、転送要求信号４００を出力した元
が、例えばＤＳＰ１００−１であれば、ＤＳＰ１００−
１の転送情報のアドレスは、転送情報アドレステーブル
１３１を参照すると、ＤＳＰ１００−１（すなわちＤＳ
Ｐ−１）内のメモリ１０１−１のアドレス「ａａａａ」
であることが分かるので、拡張バス３００を介してＤＳ
Ｐ１００−１にアクセスしてアドレス「ａａａａ」から
転送情報を読み込む。
を実行するための指示信号を受信した拡張バス制御回路
１３０は、指示信号から転送要求信号４００を出力した
元のＤＳＰ１００或いはＣＰＵ２００を識別し、転送要
求信号４００を出力した元のＤＳＰ１００或いはＣＰＵ
２００の転送情報を読み込む（ステップＳ５）。転送要
求信号４００を出力した元が、例えばＣＰＵ２００であ
れば、ＣＰＵ２００の転送情報のアドレスは、転送情報
アドレステーブル１３１を参照すると、ＤＰＲＡＭ１５
０の「ｄｄｄｄ」であることが分かるので、ＤＰＲＡＭ
１５０にアクセスしてアドレス「ｄｄｄｄ」から転送情
報を読み込む。また、転送要求信号４００を出力した元
が、例えばＤＳＰ１００−１であれば、ＤＳＰ１００−
１の転送情報のアドレスは、転送情報アドレステーブル
１３１を参照すると、ＤＳＰ１００−１（すなわちＤＳ
Ｐ−１）内のメモリ１０１−１のアドレス「ａａａａ」
であることが分かるので、拡張バス３００を介してＤＳ
Ｐ１００−１にアクセスしてアドレス「ａａａａ」から
転送情報を読み込む。
【００４１】転送情報を読み込んだ拡張バス制御回路１
３０は、転送情報内に記載されている転送元の転送デー
タ先頭アドレス（図２のＪ１１）にアクセスして転送デ
ータを読み込み、転送先のデータ受信用の先頭アドレス
（図２のＪ１２）以降に読み込んだ転送データを出力す
ることにより転送データの転送を行う（ステップＳ
６）。転送元の転送データ先頭アドレス（図２のＪ１
１）がＤＰＲＡＭ１５０を指している場合には、ＤＰＲ
ＡＭ１５０にアクセスして転送データを読み込み、ＤＳ
Ｐ１００を指している場合には、拡張バス３００を介し
てＤＳＰ１００内のメモリ１０１にアクセスして転送デ
ータを読み込む。読み込む転送データの長さは、転送情
報内の転送データ長（図２のＪ１０）に記載されている
長さである。そして、転送先のデータ受信用の先頭アド
レス（図２のＪ１２）がＤＳＰ１００を指している場合
には、拡張バス３００を介してＤＳＰ１００のメモリ１
０１に転送データを出力し、ＤＰＲＡＭ１５０を指して
いる場合には、ＤＰＲＡＭ１５０に転送データを直接出
力する。
３０は、転送情報内に記載されている転送元の転送デー
タ先頭アドレス（図２のＪ１１）にアクセスして転送デ
ータを読み込み、転送先のデータ受信用の先頭アドレス
（図２のＪ１２）以降に読み込んだ転送データを出力す
ることにより転送データの転送を行う（ステップＳ
６）。転送元の転送データ先頭アドレス（図２のＪ１
１）がＤＰＲＡＭ１５０を指している場合には、ＤＰＲ
ＡＭ１５０にアクセスして転送データを読み込み、ＤＳ
Ｐ１００を指している場合には、拡張バス３００を介し
てＤＳＰ１００内のメモリ１０１にアクセスして転送デ
ータを読み込む。読み込む転送データの長さは、転送情
報内の転送データ長（図２のＪ１０）に記載されている
長さである。そして、転送先のデータ受信用の先頭アド
レス（図２のＪ１２）がＤＳＰ１００を指している場合
には、拡張バス３００を介してＤＳＰ１００のメモリ１
０１に転送データを出力し、ＤＰＲＡＭ１５０を指して
いる場合には、ＤＰＲＡＭ１５０に転送データを直接出
力する。
【００４２】ステップＳ６の転送データの転送を終了す
ると、拡張バス制御回路１３０は転送情報内に記載され
ているデータ転送終了後の応答の要否（図２のＪ１３）
を参照し、応答が必要である場合には、転送終了通知回
路１４０にデータ転送の終了を通知する（ステップＳ
７）。データ転送の終了の通知を受信した転送終了通知
回路１４０は、ＣＰＵ２００に対しては割り込み信号を
出力してデータ転送が正常終了か異常終了かを通知し、
ＤＳＰ１００に対しては拡張バス制御回路１３０と拡張
バス３００を介して割り込み信号を出力してデータ転送
の正常終了／異常終了を通知する。
ると、拡張バス制御回路１３０は転送情報内に記載され
ているデータ転送終了後の応答の要否（図２のＪ１３）
を参照し、応答が必要である場合には、転送終了通知回
路１４０にデータ転送の終了を通知する（ステップＳ
７）。データ転送の終了の通知を受信した転送終了通知
回路１４０は、ＣＰＵ２００に対しては割り込み信号を
出力してデータ転送が正常終了か異常終了かを通知し、
ＤＳＰ１００に対しては拡張バス制御回路１３０と拡張
バス３００を介して割り込み信号を出力してデータ転送
の正常終了／異常終了を通知する。
【００４３】ステップＳ７の後はステップＳ３に戻り、
上述したデータ転送のステップを繰り返し実行する。
上述したデータ転送のステップを繰り返し実行する。
【００４４】次に、本発明の第２の実施形態について説
明する。
明する。
【００４５】第２の実施形態は、第１の実施形態で使用
した転送情報アドレステーブル１３１に、情報追加を行
って転送情報アドレステーブル１３１−１としたもので
ある。情報追加を行った転送情報アドレステーブルの第
２の例を図５に示す。すなわち、図３にて示した転送情
報アドレステーブル１３１に、転送元の転送データ格納
可能領域の欄（図５の１３４）と転送先の受信データ格
納可能領域の欄（図５の１３５）という２つの情報を追
加した転送情報アドレステーブル１３１−１を使用する
構成とするものである。
した転送情報アドレステーブル１３１に、情報追加を行
って転送情報アドレステーブル１３１−１としたもので
ある。情報追加を行った転送情報アドレステーブルの第
２の例を図５に示す。すなわち、図３にて示した転送情
報アドレステーブル１３１に、転送元の転送データ格納
可能領域の欄（図５の１３４）と転送先の受信データ格
納可能領域の欄（図５の１３５）という２つの情報を追
加した転送情報アドレステーブル１３１−１を使用する
構成とするものである。
【００４６】転送元の転送データ格納可能領域の欄（図
５の１３４）は、転送元のメモリ上において転送データ
を格納可能なメモリ領域のアドレスを指し示す情報が記
載され、転送先の受信データ格納可能領域の欄（図５の
１３５）は、転送先のメモリ上において受信データを格
納可能なメモリ領域のアドレスを指し示す情報が記載さ
れる。
５の１３４）は、転送元のメモリ上において転送データ
を格納可能なメモリ領域のアドレスを指し示す情報が記
載され、転送先の受信データ格納可能領域の欄（図５の
１３５）は、転送先のメモリ上において受信データを格
納可能なメモリ領域のアドレスを指し示す情報が記載さ
れる。
【００４７】この２つの情報を追加しておくことによ
り、拡張バス制御回路１３０がデータ転送を行うにあた
り、転送元の転送データ先頭アドレス（図２のＪ１１）
にアクセスして転送データを読み込む際に、該転送デー
タのアドレスが異常なアドレス（存在しないアドレスな
ど）を指し示していないかなどを事前にチェックするこ
とが可能となり、また、転送先のデータ受信用の先頭ア
ドレス（図２のＪ１２）以降に読み込んだ転送データを
出力する際に、該データ受信用のアドレスが異常なアド
レス（存在しないアドレスや書込み禁止領域など）を指
し示していないかなどを事前にチェックすることが可能
となる。
り、拡張バス制御回路１３０がデータ転送を行うにあた
り、転送元の転送データ先頭アドレス（図２のＪ１１）
にアクセスして転送データを読み込む際に、該転送デー
タのアドレスが異常なアドレス（存在しないアドレスな
ど）を指し示していないかなどを事前にチェックするこ
とが可能となり、また、転送先のデータ受信用の先頭ア
ドレス（図２のＪ１２）以降に読み込んだ転送データを
出力する際に、該データ受信用のアドレスが異常なアド
レス（存在しないアドレスや書込み禁止領域など）を指
し示していないかなどを事前にチェックすることが可能
となる。
【００４８】次に、本発明の第３の実施形態について説
明する。
明する。
【００４９】第３の実施形態は、第１の実施形態で使用
した転送要求信号４００に、転送先を指示する情報とし
てＤＳＰ１００のグループ識別番号を付す方式とするも
のである。この方式においては、複数のＤＳＰ１００を
予めグループに分けておき、そのグループ全体に同一の
データを転送したい場合には、そのグループのグループ
識別番号を転送要求信号４００に付加する事により、複
数のＤＳＰ１００に同一のデータを同時に転送すること
が可能となる。
した転送要求信号４００に、転送先を指示する情報とし
てＤＳＰ１００のグループ識別番号を付す方式とするも
のである。この方式においては、複数のＤＳＰ１００を
予めグループに分けておき、そのグループ全体に同一の
データを転送したい場合には、そのグループのグループ
識別番号を転送要求信号４００に付加する事により、複
数のＤＳＰ１００に同一のデータを同時に転送すること
が可能となる。
【００５０】
【発明の効果】以上説明したように、本発明のＤＳＰメ
モリ間データ転送方式は、ＤＳＰの拡張バスを使用する
と共に、拡張バス制御回路がデータ転送の転送要求信号
を受け付けるたびに転送情報を読み込み、該転送情報に
従ってデータ転送を実行するので、ＤＳＰやＣＰＵに負
荷をかけることなく、ＤＳＰメモリ間あるいはＤＳＰメ
モリとＣＰＵ用メモリとの間でデータ転送を行うことが
出来るという効果を有しており、かつ、簡易な構成の回
路で実現できるという効果を有している。
モリ間データ転送方式は、ＤＳＰの拡張バスを使用する
と共に、拡張バス制御回路がデータ転送の転送要求信号
を受け付けるたびに転送情報を読み込み、該転送情報に
従ってデータ転送を実行するので、ＤＳＰやＣＰＵに負
荷をかけることなく、ＤＳＰメモリ間あるいはＤＳＰメ
モリとＣＰＵ用メモリとの間でデータ転送を行うことが
出来るという効果を有しており、かつ、簡易な構成の回
路で実現できるという効果を有している。
【００５１】また、転送データの開始アドレスを任意に
指定することができるので、転送領域としての送信バッ
ファなどへの内部転送を行わずにデータ転送が行えると
いう効果を有している。
指定することができるので、転送領域としての送信バッ
ファなどへの内部転送を行わずにデータ転送が行えると
いう効果を有している。
【００５２】さらに、ＤＳＰの拡張バスを使用している
ので、ＤＳＰの増設にも容易に対応可能という効果を有
している
ので、ＤＳＰの増設にも容易に対応可能という効果を有
している
【図１】本発明のＤＳＰメモリ間データ転送方式の一実
施形態を示すブロック図である。
施形態を示すブロック図である。
【図２】転送情報の内容を例示する図である。
【図３】拡張バス制御回路と各ＤＳＰ及びＤＰＲＡＭと
の関連を説明する詳細ブロック図である。
の関連を説明する詳細ブロック図である。
【図４】本実施形態の動作を説明するフローチャートで
ある。
ある。
【図５】転送情報アドレステーブルの第２の例を示す図
である。
である。
１０ 装置
１００ ＤＳＰ
１０１ メモリ
１１０ 転送要求選択回路
１２０ 転送要求保持回路
１３０ 拡張バス制御回路
１３１ 転送情報アドレステーブル
１３１−１ 転送情報アドレステーブル
１４０ 転送終了通知回路
１５０ ＤＰＲＡＭ
２００ ＣＰＵ
３００ 拡張バス
３１０ ＣＰＵバス
４００ 転送要求信号
Claims (7)
- 【請求項１】 装置の全体の制御を行うＣＰＵと、ディ
ジタル信号処理を行う複数のＤＳＰと、前記ＣＰＵ或い
は前記ＤＳＰからのデータ転送の転送要求信号を受け付
ける転送要求選択回路と、前記転送要求選択回路で受け
付けた前記転送要求信号を受信して保持し、前記転送要
求信号の優先順位に従ってデータ転送を実行するための
指示信号を送出する転送要求保持回路と、前記ＤＳＰの
各々と拡張バスを介して接続され、前記転送要求保持回
路が送出する前記指示信号を受けて、前記ＣＰＵ或いは
前記ＤＳＰの転送情報を読み込み、該転送情報に従って
データ転送を実行する拡張バス制御回路と、前記ＣＰＵ
用の転送データを保持し、前記ＣＰＵとＣＰＵバスを介
して接続され、かつ前記拡張バス制御回路が転送データ
の読み出し或いは書き込みを行うＤＰＲＡＭと、を備え
ることを特徴とするＤＳＰメモリ間データ転送方式。 - 【請求項２】 前記拡張バス制御回路には、更にデータ
転送の終了を通知する転送終了通知回路が接続されるこ
とを特徴とする請求項１に記載のＤＳＰメモリ間データ
転送方式。 - 【請求項３】 前記拡張バス制御回路は、前記ＣＰＵ又
は前記ＤＳＰの番号の欄に対応して、転送情報アドレス
の欄に前記転送情報が保持されているアドレスが記載さ
れる転送情報アドレステーブルを保持することを特徴と
する請求項１或いは請求項２に記載のＤＳＰメモリ間デ
ータ転送方式。 - 【請求項４】前記転送情報が保持されているアドレス
は、前記ＣＰＵの転送情報の場合は前記ＤＰＲＡＭのア
ドレスであり、前記ＤＳＰの転送情報の場合は前記ＤＳ
Ｐが内蔵するメモリのアドレスであることを特徴とする
請求項３に記載のＤＳＰメモリ間データ転送方式。 - 【請求項５】 前記転送情報は、少なくとも転送データ
長と、転送元の転送データ先頭アドレスと、転送先のデ
ータ受信用の先頭アドレスと、データ転送終了後の応答
の要否と、から構成されることを特徴とする請求項１か
ら請求項４の何れか１項に記載のＤＳＰメモリ間データ
転送方式。 - 【請求項６】 前記転送情報アドレステーブルは、更に
転送元の転送データ格納可能領域の情報の欄と、転送先
の受信データ格納可能領域の情報の欄とを備えることを
特徴とする請求項３に記載のＤＳＰメモリ間データ転送
方式。 - 【請求項７】 前記拡張バス制御回路がデータ転送を実
行する時、転送するデータの読み込み元あるいは転送す
るデータの出力先が前記ＤＳＰである場合には、前記拡
張バスを介してデータ転送を実行することを特徴とする
請求項１から請求項６の何れか１項に記載のＤＳＰメモ
リ間データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269313A JP4322451B2 (ja) | 2001-09-05 | 2001-09-05 | Ｄｓｐメモリ間あるいはｄｓｐメモリとｃｐｕ用メモリ（ｄｐｒａｍ）間データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269313A JP4322451B2 (ja) | 2001-09-05 | 2001-09-05 | Ｄｓｐメモリ間あるいはｄｓｐメモリとｃｐｕ用メモリ（ｄｐｒａｍ）間データ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003076654A true JP2003076654A (ja) | 2003-03-14 |
| JP4322451B2 JP4322451B2 (ja) | 2009-09-02 |
Family
ID=19095156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001269313A Expired - Fee Related JP4322451B2 (ja) | 2001-09-05 | 2001-09-05 | Ｄｓｐメモリ間あるいはｄｓｐメモリとｃｐｕ用メモリ（ｄｐｒａｍ）間データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4322451B2 (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008015798A (ja) * | 2006-07-06 | 2008-01-24 | Hitachi Kokusai Electric Inc | 映像発信装置 |
| JP2008522503A (ja) * | 2004-11-24 | 2008-06-26 | クゥアルコム・インコーポレイテッド | デジタルデータインタフェースデバイスメッセージフォーマット |
| JP2008210280A (ja) * | 2007-02-27 | 2008-09-11 | Fujitsu Ltd | 半導体装置及びｄｍａコントローラ |
| DE102008021348A1 (de) | 2007-05-02 | 2008-11-27 | Elpida Memory, Inc. | Halbleiterspeicher, Speicherzugriffs-Steuersystem und Datenlese-Verfahren |
| JP2009105731A (ja) * | 2007-10-24 | 2009-05-14 | Seiko Epson Corp | データ通信システム及び通信制御装置 |
| US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
| US8606946B2 (en) | 2003-11-12 | 2013-12-10 | Qualcomm Incorporated | Method, system and computer program for driving a data signal in data interface communication data link |
| US8611215B2 (en) | 2005-11-23 | 2013-12-17 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US8625625B2 (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8630305B2 (en) | 2004-06-04 | 2014-01-14 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8635358B2 (en) | 2003-09-10 | 2014-01-21 | Qualcomm Incorporated | High data rate interface |
| US8645566B2 (en) | 2004-03-24 | 2014-02-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8670457B2 (en) | 2003-12-08 | 2014-03-11 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8681817B2 (en) | 2003-06-02 | 2014-03-25 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8687658B2 (en) | 2003-11-25 | 2014-04-01 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8694652B2 (en) | 2003-10-15 | 2014-04-08 | Qualcomm Incorporated | Method, system and computer program for adding a field to a client capability packet sent from a client to a host |
| US8694663B2 (en) | 2001-09-06 | 2014-04-08 | Qualcomm Incorporated | System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user |
| US8705521B2 (en) | 2004-03-17 | 2014-04-22 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8705571B2 (en) | 2003-08-13 | 2014-04-22 | Qualcomm Incorporated | Signal interface for higher data rates |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
| US8745251B2 (en) | 2000-12-15 | 2014-06-03 | Qualcomm Incorporated | Power reduction system for an apparatus for high data rate signal transfer using a communication protocol |
| US8756294B2 (en) | 2003-10-29 | 2014-06-17 | Qualcomm Incorporated | High data rate interface |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
| CN107562683A (zh) * | 2016-06-30 | 2018-01-09 | 中兴通讯股份有限公司 | Rru信息上报系统和方法 |
-
2001
- 2001-09-05 JP JP2001269313A patent/JP4322451B2/ja not_active Expired - Fee Related
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8745251B2 (en) | 2000-12-15 | 2014-06-03 | Qualcomm Incorporated | Power reduction system for an apparatus for high data rate signal transfer using a communication protocol |
| US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
| US8694663B2 (en) | 2001-09-06 | 2014-04-08 | Qualcomm Incorporated | System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user |
| US8681817B2 (en) | 2003-06-02 | 2014-03-25 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8705579B2 (en) | 2003-06-02 | 2014-04-22 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8700744B2 (en) | 2003-06-02 | 2014-04-15 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8705571B2 (en) | 2003-08-13 | 2014-04-22 | Qualcomm Incorporated | Signal interface for higher data rates |
| US8719334B2 (en) | 2003-09-10 | 2014-05-06 | Qualcomm Incorporated | High data rate interface |
| US8635358B2 (en) | 2003-09-10 | 2014-01-21 | Qualcomm Incorporated | High data rate interface |
| US8694652B2 (en) | 2003-10-15 | 2014-04-08 | Qualcomm Incorporated | Method, system and computer program for adding a field to a client capability packet sent from a client to a host |
| US8756294B2 (en) | 2003-10-29 | 2014-06-17 | Qualcomm Incorporated | High data rate interface |
| US8606946B2 (en) | 2003-11-12 | 2013-12-10 | Qualcomm Incorporated | Method, system and computer program for driving a data signal in data interface communication data link |
| US8687658B2 (en) | 2003-11-25 | 2014-04-01 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8670457B2 (en) | 2003-12-08 | 2014-03-11 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8625625B2 (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8730913B2 (en) | 2004-03-10 | 2014-05-20 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8669988B2 (en) | 2004-03-10 | 2014-03-11 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8705521B2 (en) | 2004-03-17 | 2014-04-22 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8645566B2 (en) | 2004-03-24 | 2014-02-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8630305B2 (en) | 2004-06-04 | 2014-01-14 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| JP2008522503A (ja) * | 2004-11-24 | 2008-06-26 | クゥアルコム・インコーポレイテッド | デジタルデータインタフェースデバイスメッセージフォーマット |
| US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
| US8611215B2 (en) | 2005-11-23 | 2013-12-17 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| JP2008015798A (ja) * | 2006-07-06 | 2008-01-24 | Hitachi Kokusai Electric Inc | 映像発信装置 |
| JP2008210280A (ja) * | 2007-02-27 | 2008-09-11 | Fujitsu Ltd | 半導体装置及びｄｍａコントローラ |
| US8145853B2 (en) | 2007-05-02 | 2012-03-27 | Elpida Memory, Inc. | Semiconductor memory apparatus, memory access control system and data reading method |
| DE102008021348A1 (de) | 2007-05-02 | 2008-11-27 | Elpida Memory, Inc. | Halbleiterspeicher, Speicherzugriffs-Steuersystem und Datenlese-Verfahren |
| JP2009105731A (ja) * | 2007-10-24 | 2009-05-14 | Seiko Epson Corp | データ通信システム及び通信制御装置 |
| CN107562683A (zh) * | 2016-06-30 | 2018-01-09 | 中兴通讯股份有限公司 | Rru信息上报系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4322451B2 (ja) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003076654A (ja) | Ｄｓｐメモリ間データ転送方式 | |
| KR20040044366A (ko) | 공유 메모리 데이터 전송장치 | |
| JP4368795B2 (ja) | プロセッサ間で通信を行うための改良プロセッサ間通信システム | |
| US20040225760A1 (en) | Method and apparatus for transferring data at high speed using direct memory access in multi-processor environments | |
| JP2002041449A (ja) | バスシステム及びその実行順序の調整方法 | |
| US8756356B2 (en) | Pipe arbitration using an arbitration circuit to select a control circuit among a plurality of control circuits and by updating state information with a data transfer of a predetermined size | |
| US6523077B1 (en) | Data processing apparatus and data processing method accessing a plurality of memories in parallel | |
| KR100736902B1 (ko) | 복수의 프로세서에 의한 메모리 공유 방법 및 장치 | |
| US7451254B2 (en) | System and method for adaptive buffer allocation in a memory device interface | |
| KR100874169B1 (ko) | 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법 | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| US20080228961A1 (en) | System including virtual dma and driving method thereof | |
| JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| JP2000076199A (ja) | デバッグ端子を有するマルチプロセッサ装置 | |
| EP0814412B1 (en) | A digital signal processor and a method for interfacing a digital signal processor | |
| CN115079807A (zh) | 一种通信装置、通信装置的存储器访问方法及电子设备 | |
| JP6535516B2 (ja) | マルチ・プログラマブルデバイス・システムとその制御方法 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| JPS6215642A (ja) | ２アクセス方式メモリ装置 | |
| JPH01205259A (ja) | ブロック転送回路 | |
| JPH1141297A (ja) | プログラマブルシーケンサーを使用したｄｍａコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050317 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060227 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060302 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060623 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070118 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080604 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090415 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |