JP2965817B2 - 車両用データ伝送システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動車等の車両に搭載
される複数の電子制御装置、および、これら電子制御装
置を相互に接続する共通の通信線からなる車両用データ
伝送システムに関する。

【０００２】

【従来の技術】自動車等の車両において、エンジン制
御、サスペンション制御等の各種制御を電子的に行う場
合、一般に、上記のような各種制御を個別に行う複数の
電子制御装置（以下「ＥＣＵ」という）が設けられ、こ
れらＥＣＵを共通の通信線（以下「ネットワークバス」
という）で接続し、相互にデータの伝送を行って制御に
必要な各種パラメータ等を相互に送受信する車両用デー
タ伝送システムが構築されている。

【０００３】この車両用データ伝送システムでは、各Ｅ
ＣＵ内の通信用ＩＣに、送受信データを順次記憶する送
受信データメモリを設けているが、送受信データをチェ
ックする場合は、データチェック用の記憶素子を送受信
データメモリとは別に設け、データチェック用記憶素子
に一旦送受信データを書込んでチェックを行った後に、
送受信データメモリに記憶していた。

【０００４】

【発明が解決しようとする課題】このように、従来は、
送受信データをチェックするためには、チェック専用の
記憶素子を設ける必要があり、通信用ＩＣ全体の論理ゲ
ート数が増加し、かつ通信制御も複雑になるという問題
があった。

【０００５】本発明は、このような事情の下になされた
もので、その目的は、送／受信データを一旦記憶してデ
ータ送／受信を行うに当たり、データチェック専用の記
憶素子を設けることなくデータチェック済みの正しいデ
ータを送／受信し得る車両用データ伝送システムを提供
することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、第１発明は、車両に搭載される複数の制御装置間で
ネットワークバスを介してデータ伝送を行う車両用デー
タ伝送システムにおいて、前記複数の制御装置はそれぞ
れ、送信データを記憶する記憶手段と、他の制御装置に
送信すべき送信データをユニット化して前記記憶手段に
転送する転送手段と、前記転送手段により転送されてき
た送信データを前記記憶手段に書込む書込手段と、前記
転送手段により転送されてきた送信データについてエラ
ー検出を行うエラー検出手段と、前記エラー検出手段に
よりエラーが検出された時、前記書込手段により前記記
憶手段に出力すべき書込アドレスを前記記憶手段のエラ
ーデータを含むユニットの先頭アドレスに戻させると共
に、前記転送手段によるエラーデータを含むユニットの
データの転送が終了するまで前記書込手段による書込ア
ドレスの更新を中断させて、エラーデータを含むユニッ
トの後続のデータの書込みを中止させる書込制御手段と
を有している。

【０００７】上記目的を達成するため、第２発明は、車
両に搭載される複数の制御装置間でネットワークバスを
介してデータ伝送を行う車両用データ伝送システムにお
いて、前記複数の制御装置はそれぞれ、受信データを記
憶する記憶手段と、他の制御装置からユニット化されて
送信されてきたデータを受信して前記記憶手段に転送す
る転送手段と、前記転送手段により転送されてきた受信
データについてエラー検出を行うエラー検出手段と、前
記エラー検出手段によりエラーが検出された時、前記書
込手段により前記記憶手段に出力すべき書込アドレスを
前記記憶手段のエラーデータを含むユニットの先頭アド
レスに戻させると共に、前記転送手段によるエラーデー
タを含むユニットのデータの転送が終了するまで前記書
込手段による書込アドレスの更新を中断させて、エラー
データを含むユニットの後続のデータの書込みを中止さ
せる書込制御手段とを有している。

【０００８】

【作用】第１発明の複数の制御装置における各記憶手段
は、転送手段により転送されてきたユニット化された送
信データを書込手段の書込み動作により記憶し、書込制
御手段は、エラー検出手段によりエラーが検出された
時、書込手段により記憶手段に出力すべき書込アドレス
を記憶手段のエラーデータを含むユニットの先頭アドレ
スに戻させると共に、転送手段によるエラーデータを含
むユニットのデータの転送が終了するまで書込手段によ
る書込アドレスの更新を中断させて、エラーデータを含
むユニットの後続のデータの書込みを中止させる。

【０００９】従って、エラーが検出されたときは、記憶
手段には、エラーデータを含むユニットデータについて
は、エラーデータ以前の送信データのみが書込まれ、エ
ラーデータに後続する送信データは書込まれなくなると
共に、エラーデータを含むユニットデータの次のユニッ
トデータが、このエラーデータを含むユニットデータの
位置に新規に書き込まれて、エラーデータを含むユニッ
トデータ中のエラーデータ以前の送信データは消去さ
れ、結局、記憶手段内の送信データは正しいデータだけ
になる。

【００１０】第２発明の複数の制御装置における各記憶
手段は、転送手段により転送されてきたユニット化され
た受信データを書込手段の書込み動作により記憶し、書
込制御手段は、エラー検出手段によりエラーが検出され
た時、書込手段により記憶手段に出力すべき書込アドレ
スを記憶手段のエラーデータを含むユニットの先頭アド
レスに戻させると共に、転送手段によるエラーデータを
含むユニットのデータの転送が終了するまで書込手段に
よる書込アドレスの更新を中断させて、エラーデータを
含むユニットの後続のデータの書込みを中止させる。

【００１１】従って、エラーが検出されたときは、記憶
手段には、エラーデータを含むユニットデータについて
は、エラーデータ以前の受信データのみが書込まれ、エ
ラーデータに後続する受信データは書込まれなくなると
共に、エラーデータを含むユニットデータの次のユニッ
トデータが、このエラーデータを含むユニットデータの
位置に新規に書き込まれて、エラーデータを含むユニッ
トデータ中のエラーデータ以前の受信データは消去さ
れ、結局、記憶手段内の受信データは正しいデータだけ
になる。

【００１２】

【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。

【００１３】図１は、本発明の一実施例に係る車両用デ
ータ伝送システムの概略構成を示すブロック図であり、
電子制御装置（以下「ＥＣＵ」という）１〜５は、ネッ
トワークバス６を介して相互に接続されている。ＥＮＧ
制御ＥＣＵ１は、車両の運転者のアクセルペダル操作等
に応じてエンジンの作動を制御するＥＣＵ、ＭＩＳＳ制
御ＥＣＵ２は、車両の運転状態に応じて自動変速機の制
御を行うＥＣＵ、ＴＣＳ制御ＥＣＵ３は、車両の駆動輪
のスリップ状態を検出し、エンジンの出力トルクの制御
を行うＥＣＵ、サスペンション制御ＥＣＵ４は、車両の
運転状態に応じてサスペンション（アクティブサスペン
ション）の制御を行うＥＣＵ、ブレーキ制御ＥＣＵ５
は、車輪のロック状態を検出してブレーキ制御を行うＥ
ＣＵである。これらのＥＣＵ１〜５は、制御パラメータ
やセンサによって検出される運転パラメータを相互にモ
ニタする必要があるため、ネットワークバス６を介して
接続され、相互に必要なデータの送受信を行う。

【００１４】図２は、ＥＮＧ制御ＥＣＵ１の構成を示す
ブロック図であり、中央処理装置（以下「ＣＰＵ」とい
う）１０１は、入出力インターフェース１０４を介して
複数のセンサ１１、および燃料噴射弁等のアクチュエー
タ１２に接続されている。ＣＰＵ１０１は、バスライン
１０７を介してＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）１０２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ
Ｍｅｍｏｒｙ）１０３、および通信制御ＩＣ（Ｉｎｔｅ
ｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）１０５に接続されてい
る。通信制御ＩＣ１０５は、バスインターフェース１０
６を介してネットワークバス６に接続されている。

【００１５】ＣＰＵ１０１は、ＲＯＭ１０３に格納され
たプログラムに従って、センサ１１の検出値に基づいて
制御パラメータを決定し、アクチュエータ１２を駆動す
る。ＲＡＭ１０２は、演算中のデータの一時的な記憶等
に使用される。また通信制御ＩＣは、ネットワークバス
へのメッセージの送信、及びネットワークバスからのメ
ッセージの受信の制御を行う。

【００１６】図３は、バスインターフェース１０６、お
よびネットワークバス６の具体的な構成を示す図であ
り、ネットワークバス６は、終端抵抗６ａで終端された
ツイストペア線６ｂ，６ｃから成る。

【００１７】通信制御ＩＣ１０５の第１送信端子は、抵
抗１１５を介してトランジスタ１１９のベースに接続さ
れている。トランジスタ１１９のエミッタは電源ライン
ＶＳＵＰに接続され、コレクタは抵抗１１６を介してコ
ンパレータ１１１の反転入力、および一方のツイストペ
ア線６ｂに接続されている。

【００１８】通信制御ＩＣ１０５の第２送信端子は、抵
抗１１７を介してトランジスタ１２０のベースに接続さ
れている。トランジスタ１２０のエミッタはアースに接
続され、コレクタは抵抗１１８を介してコンパレータ１
１１の非反転入力、および他方のツイストペア線６ｃに
接続されている。

【００１９】コンパレータ１１１の非反転入力は、抵抗
１１２を介して電源ラインＶＳＵＰに接続されるととも
に、抵抗１１３を介してコンパレータ１１１の反転入力
にも接続されている。コンパレータ１１１の反転入力
は、抵抗１１４を介してアースに接続され、コンパレー
タ１１１の出力は通信制御ＩＣ１０５の受信端子に接続
されている。

【００２０】図３の回路において、抵抗１１６及び１１
８は３０Ω程度、抵抗１１２及び１１４は２ｋΩ程度、
抵抗１１３は２００Ω程度、終端抵抗６ａは１００Ω程
度である。

【００２１】通信制御ＩＣの第１及び第２送信端子に
は、位相が互いに逆相のパルス信号が出力され、第１送
信端子が低レベル（ロー、Ｌ、または０ともいう）で第
２送信端子が高レベル（ハイ、Ｈまたは１ともいう）、
のとき、トランジスタ１１９及び１２０がともにオン
し、一方のツイストペア線６ｂがハイ、他方のツイスト
ペア線６ｃがローとなる。第１送信端子がハイで第２送
信端子がローのときには、トランジスタ１１９及び１２
０がともにオフし、一方のツイストペア線６ｂがロー、
他方のツイストペア線６ｃがハイとなる。このようにし
て、ネットワークバス６上に信号が送出される。

【００２２】一方のツイストペア線６ｂのハイ／ローに
対応して、コンパレータ１１１の出力はロー／ハイに変
化し、ネットワークバス６上の信号が受信される。

【００２３】ＥＣＵ２〜５も基本的にはＥＣＵ１と同様
に構成されている。したがって、一のＥＣＵが一方のツ
イストペア線６ｂがローとなる（６ｃがハイとなる）信
号を送出しても、他のＥＣＵがハイとなる信号を送出す
ると、ツイストペア線６ｂ上の信号はハイとなるので、
本実施例ではツイストペア線６ｂがハイとなる（６ｃが
ローとなる）状態がドミナント（優位）であり、逆の状
態がレセシブ（劣位）である。

【００２４】次に、各ＥＣＵ間のデータ伝送の方式につ
いて説明する。本実施例では、原則としてトークンパッ
シング方式を採用している。この方式は調停可能なＣＳ
ＭＡ／ＣＤ（Ｃａｒｒｉｅｒ Ｓｅｎｓｅ Ｍｕｌｔｉ
ｐｌｅ Ａｃｃｅｓｓ Ｃｏｌｌｉｓｉｏｎ Ｄｅｔｅ
ｃｔｉｏｎ）方式に比べ、バス上における電気的な遅延
に対して有利であり、また最大のメッセージ遅延時間が
簡単に求められるため、ネットワークシステムの設計が
容易である点を考慮したものである。

【００２５】ただし、システム立ち上げ時に送信権（以
下、トークンという）が未発生が検出されたり、或いは
トークンを獲得した制御装置が故障して送信権の消失が
検出されたりした場合は、その検出後の最初のトークン
は、所定の競合方式により発生させるよう構成されてい
る。この所定の競合方式については後で詳述する。

【００２６】図４は、本実施例においてデータ伝送に使
用されるメッセージのフォーマットを示す図であり、図
４（ａ）は、トークン及びデータを送信するためのデー
タメッセージのフォーマットを示し、図４（ｂ）は、ト
ークンのみを送信するためのトークンメッセージのフォ
ーマットを示す。なお、以下の説明においては、ネット
ワークシステムを構成するＥＣＵ１〜５をノードと呼
ぶ。

【００２７】図４（ａ）において、フィールドＦ１（Ｓ
ＯＭ）はメッセージの開始を示すフィールドであり、１
ビットのドミナントビットから成る。ネットワークシス
テムを構成する全てのノードが同期をとるために使用さ
れる。

【００２８】フィールドＦ２（ＴＡ）は、トークンの宛
先のノードのアドレス（トークンアドレス）を示す４ビ
ットのフィールドである。ノードアドレスは、例えばＥ
ＣＵ１〜５に対応して値０〜４が設定される。

【００２９】フィールドＦ３（ＣＴＬ）は、メッセージ
の種類（トークンメッセージ又はデータメッセージ）を
示す２ビットのフィールドであり、トークンメッセージ
では（１０）、データメッセージでは（１１）となる。

【００３０】フィールドＦ４（ＤＡＴＡ ＵＮＩＴ）
は、データユニットであり、メッセージを受信すべきノ
ードのアドレスを示すＤＮ（Ｄｅｓｔｉｎａｔｉｏｎ
Ｎｏｄｅ）フィールド、ＤＡＴＡフィールドのバイト長
を表わすＤＬＣ（Ｄａｔａ Ｌｅｎｇｔｈ）フィール
ド、データの識別子を構成するＩＤ（Ｉｄｅｎｔｉｆｉ
ｅｒ）フィールド、および伝送すべき情報を有するＤＡ
ＴＡフィールドから成る。

【００３１】受信すべきノードのアドレスを示すＤＮフ
ィールドは、最大１６個のノードを想定して１６ビット
のフィールドとなっており、受信すべきノードのアドレ
スと１対１に対応し、受信すべきノードのビットを
“１”とする。

【００３２】ＤＡＴＡフィールドのバイト長を表わすＤ
ＬＣフィールドは、４ビットのフィールドとなってお
り、この４ビットにより表現される数値がＤＡＴＡフィ
ールドのバイト長を表わしている。なお、本実施例で
は、許可されるデータバイト長は０〜８バイトでありＤ
ＬＣ＝（００００）〜（１０００）であり、ＤＬＣ＝
（１００１）〜（１１１１）は禁止されている。

【００３３】データの識別子を構成するＩＤフィールド
は、１２ビットのフィールドであり、通常はデータ各々
にユニークな識別子が設定される。なお、識別子はユー
ザーアプリケーションにて任意に利用してもよいが、Ｉ
Ｄフィールドを削除することはできない。また、ＤＡＴ
Ａフィールドは、ＤＬＣフィールドに示されたデータバ
イト長の情報フィールドであり、ユーザーアプリケーシ
ョンにて任意に利用することができる。

【００３４】フィールドＦ５（ＦＣＳ）は、次式（１）
を生成多項式として用いることにより得られる１６ビッ
トの誤り検出用文字列（ＣＲＣ文字列）から成るＣＲＣ
（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）
フィールドである。フィールドＦ５とＦ６との間には、
１ビットのレセシブビットのデリミッタ（区切り文字）
が挿入されている。

【００３５】生成多項式＝Ｘ¹⁶＋Ｘ¹²＋Ｘ⁵ ……（１） フィールドＦ６（ＤＡＣＫ）は、データを正常に受信し
たノードが受信確認応答（肯定応答）するためのフィー
ルドであり、２ビットのアクノリッジスロットから成
る。送信ノードは、アクノリッジスロットをレセシブビ
ットとして送信し、受信すべきノードとして指定され、
正常にデータを受信したノードの全ては、２ビットのド
ミナントビットを上書きすることにより、受信確認応答
を行う。フィールドＦ６とＦ７との間には、２ビットの
レセシブビットのデリミッタが挿入されている。

【００３６】フィールドＦ７（ＴＡＣＫ）は、トークン
を正常に受信したノードが受信確認応答するためのフィ
ールドであり、フィールドＦ６と同様に２ビットのアク
ノリッジスロットから成る。送信ノードは、アクノリッ
ジスロットをレセシブビットとして送信し、トークンを
受信したノードは、２ビットのドミナントビットを上書
きすることにより、受信確認応答を行う。フィールドＦ
７とＦ８との間には、２ビットのレセシブビットのデリ
ミッタが挿入されている。

【００３７】フィールドＦ８（ＥＯＭ）は、メッセージ
の終了を示すフィールドであり、６ビットのレセシブビ
ットから成る。

【００３８】図４（ｂ）に示すトークンメッセージは、
データメッセージのフィールドＦ４〜Ｆ６を削除し、フ
ィールドＦ３とＦ７との間にデリミッタを挿入した構成
としている。

【００３９】次にトークンの循環方法を簡単に説明する
と、トークンを獲得したノードは、送信データを有する
場合には送信データと共に、また送信データがない場合
にはトークンメッセージのみを送信して、次ノードに委
譲しなければならない。トークンの委譲を受けるノード
は、メッセージのフィールドＦ２（ＴＡ）に示されたト
ークンアドレスに対応するノードである。トークンアド
レスは通常、自ノードのアドレスに値１を加算したアド
レスを最初に設定し、アクノリッジ応答が得られるま
で、トークンアドレスを増してメッセージの送信を行
う。ただし、本実施例では自ノードのアドレスが値１５
のときには、トークンアドレスは０とする。

【００４０】トークンアドレスに対応するノードは、ト
ークンを受け取ると、フィールドＦ７（ＴＡＣＫ）のア
クノリッジスロットに２ビットのドミナントビットを上
書きすることにより、確認応答する。確認応答が上書き
され、そのメッセージが正常にフィールドＦ８（ＥＯ
Ｍ）まで終了した時点でトークンを送出したノードはト
ークン委譲を完了し、受信したノードがトークンを獲得
する。

【００４１】図５は、通信制御ＩＣ１０５に形成された
回路の概略構成を示すブロック図であり、通信制御ＩＣ
１０５には、送信メモリ部１０５１、受信メモリ部１０
５２、トランスミットマシン１０５３、レシーブマシン
１０５４、サンプリング部１０５５、アクセスコントロ
ールマシン１０５６、マネージメントブロック１０５
７、ホストインターフェース１０５８が形成されてい
る。そして、トランスミットマシン１０５３、サンプリ
ング部１０５５、マネージメントブロック１０５７は、
図２に示したバスインターフェース１０６を介してネッ
トワークバス６に接続され、ホストインターフェース１
０５８は、内部システムバス１０７を介してＣＰＵ１０
１等に接続されている。

【００４２】送信メモリ部１０５１には、内部システム
バス１０７、ホストインターフェース１０５８を介して
ＣＰＵ１０１から転送されてきた送信要求データが順次
記憶される。この送信要求データは、トランスミットマ
シン１０５３によりメッセージデータとして組立てら
れ、バスインターフェース１０６、ネットワークバス６
を介して他のノードに送信される。

【００４３】受信メモリ部１０５２には、ネットワーク
バス６を介して他のノードから本ノードを宛先として送
信され、バスインターフェース１０６を介して受信され
たメッセージ等の受信データが順次記憶される。

【００４４】この際、各ノードは非同期で動作している
ため、サンプリング部１０５５は、受信データ（非同期
シリアルデータ）のビットタイムと自ノード内のビット
タイムの位相を一致させて位相の同期化を行い、かつ、
受信中は、常に復調が正しく行われるように、自ノード
内のビットタイムを一時的に伸縮することにより、位相
ずれがないように位相を修正して再同期化を行う。そし
て、同期化した受信データを１ビット毎にサンプリング
して論理値を確定し、レシーブマシン１０５４に出力す
る。なお、サンプリング部１０５５は、５ビット以上同
一論理が連続するデータを受信した場合は、ビットスタ
ッフエラーとして、その旨をマネージメントブロック１
０５７に通知する。

【００４５】レシーブマシン１０５４は、サンプリング
部１０５５から出力されたシリアルの受信データを解析
・分解し、データメッセージ中の上記フィールドＦ４
（ＤＡＴＡ ＵＮＩＴ）のメッセージデータを受信メモ
リ部１０５２に書込む。なお、レシーブマシン１０５４
は、上記フィールドＦ８（ＥＯＭ）のデータを解析した
ときは、受信完了信号をアクセスコントロールマシン１
０５６に出力する。

【００４６】アクセスコントロールマシン１０５６は、
ホストインターフェース１０５８等を介してＣＰＵ１０
１から転送されてきた送信要求データを送信メモリ部１
０５１に書込むためのライト信号や、受信メモリ部１０
５２に書込まれた受信データを読出して、ホストインタ
ーフェース１０５８等を介してＣＰＵ１０１等のシステ
ム内部に供給するためのリード信号を出力することによ
り、送信メモリ部１０５１、および受信メモリ部１０５
２に対するアクセス制御を行う。

【００４７】マネージメントブロック１０５７は、送信
メモリ部１０５１、受信メモリ部１０５２、トランスミ
ットマシン１０５３、レシーブマシン１０５４、サンプ
リング部１０５５、アクセスコントロールマシン１０５
６、バスインターフェース１０６、およびホストインタ
ーフェース１０５８にて検出された各種のエラーを判断
し、必要な場合は本通信制御ＩＣ１０５の動作を制限す
る。

【００４８】図６は、送信メモリ部１０５１、および受
信メモリ部１０５２の概略構成を示すブロック図であ
り、送信メモリ部１０５１は送信メモリ１０５Ａを有
し、受信メモリ部１０５２は受信メモリ１０５Ｂを有し
ている。そして、送信メモリ部１０５１、および受信メ
モリ部１０５２は、共通な構成要素として、それぞれデ
ータフォーマット検査回路１０５Ｃ、ライトアドレスコ
ントローラ１０５Ｄ、およびリードアドレスコントロー
ラ１０５Ｅを有している。

【００４９】送信メモリ１０５Ａには、ＣＰＵ１０１か
ら転送されてきた送信要求データがライトアドレスコン
トローラ１０５Ｄの制御の下に書込まれる。この際、ラ
イトアドレスコントローラ１０５Ｄは、アクセスコント
ロールマシン１０５６からのデータライト信号に基づい
てライト信号を生成して送信メモリ１０５Ａに供給する
と共に、順次更新したライトアドレスを送信メモリ１０
５Ａに供給することにより、送信メモリ１０５Ａに対す
る送信要求データの書込みを制御する。

【００５０】また、ＣＰＵ１０１から転送されてきた送
信要求データは、ホストインターフェース１０５８から
のデータライト信号に基づいてデータフォーマット検査
回路１０５Ｃにも順次入力され、図４に示したフォーマ
ット通りのデータ構成になっているか否かが検査され
る。データフォーマット検査回路１０５Ｃは、検査の結
果、送信要求データがフォーマット通りのデータ構成に
なっておらず、フォーマットエラーを検出したときは、
アドレスリセット要求信号をライトアドレスコントロー
ラ１０５Ｄに出力する。

【００５１】すると、ライトアドレスコントローラ１０
５Ｄは、ライトアドレスを、当該エラー検出に係る送信
要求データの先頭位置のアドレスまで後退させてリセッ
トすると共に、当該フォーマットエラーに係る１メッセ
ージ分のデータをＣＰＵ１０１から受信し終えるまで
は、ライトアドレスの更新を中断して、エラー検出後の
当該メッセージのデータ部分の書込みを中止する。更
に、ライトアドレスコントローラ１０５Ｄは、当該フォ
ーマットエラーに係るメッセージより１つ前に書込んだ
メッセージの最終アドレスを、最終有効データアドレス
としてリードアドレスコントローラ１０５Ｅに通知す
る。

【００５２】受信メモリ１０５Ｂには、他のＥＣＵから
送信され、バスインターフェース１０６を介して当該Ｅ
ＣＵに受信され、サンプリング部１０５５、レシーブマ
シン１０５４を介して当該通信制御ＩＣ１０５に入力さ
れた受信データが、送信要求データと同様に、ライトア
ドレスコントローラ１０５Ｄの制御の下に書込まれる。
この場合にも、データフォーマット検査回路１０５Ｃに
よるフォーマット検査が行われ、フォーマットエラーを
検出したときは、送信要求データの場合と全く同様の処
理が行われる。

【００５３】送信メモリ部１０５１と受信メモリ部１０
５２のリードアドレスコントローラ１０５Ｅは、同様の
機能を有し、送信メモリ部１０５１のリードアドレスコ
ントローラ１０５Ｅは、送信メモリ１０５Ａに書込まれ
た送信要求データをＦＩＦＯ（先入れ先出し）方式で読
出して、トランスミットマシン１０５３に供給し、受信
メモリ部１０５２のリードアドレスコントローラ１０５
Ｅは、受信メモリ１０５Ｂに書込まれた受信データをＦ
ＩＦＯ（先入れ先出し）方式で読出して、ホストインタ
ーフェース１０５８に供給する。

【００５４】次に、送信メモリ１０５Ａ、受信メモリ１
０５Ｂに対するアクセス動作例を図７に基づいて説明す
る。

【００５５】今、図７に示したように、送信メモリ１０
５Ａ、または受信メモリ１０５Ｂに対して、図４（ａ）
に示したようなフォーマットの送信要求データ、または
受信データのうちフィールドＦ４のＤＡＴＡ ＵＮＩＴ
〜が既に書込まれ、現在、ＤＡＴＡ ＵＮＩＴの
ＤＡＴＡ４を書込んでおり、現在のライトアドレスは、
このＤＡＴＡ４の領域を示しているものとする。

【００５６】そして、例えば、上記ＤＡＴＡ４のバイト
長がＤＬＣフィールドに示されたデータバイト長と異な
っており、データフォーマット検査回路１０５Ｃによ
り、フォーマットエラーが検出されてアドレスリセット
要求信号がライトアドレスコントローラ１０５Ｄに出力
されたとする。

【００５７】すると、ライトアドレスコントローラ１０
５Ｄは、ＤＡＴＡ ＵＮＩＴの先頭のＤＡＴＡ１の位
置までライトアドレスを後退させ、ＤＡＴＡ ＵＮＩＴ
を構成する全てのデータ（ＤＡＴＡ）について、ＣＰ
Ｕ１０１から当該通信制御ＩＣ１０５へ転送し終えるま
での間、ライトアドレスの更新、および出力を中断す
る。そして、フォーマットエラーが検出されたＤＡＴＡ
ＵＮＩＴより１つ前に書込まれたＤＡＴＡ ＵＮＩ
Ｔの最終のデータであるＤＡＴＡ Ｎの領域のアドレ
スを、最終有効データアドレスとしてリードアドレスコ
ントローラ１０５Ｅに対して通知する。

【００５８】なお、ライトアドレスコントローラ１０５
Ｄは、フォーマットエラー検出に係るＤＡＴＡ ＵＮＩ
Ｔの次のＤＡＴＡ ＵＮＩＴがＣＰＵ１０１から当該
通信制御ＩＣ１０５へ転送されてきたときは、上記後退
させたライトアドレス位置から当該次のＤＡＴＡ ＵＮ
ＩＴを上書きするようライトアドレスを更新し、送信メ
モリ１０５Ａ、または受信メモリ１０５Ｂに出力する。
そして、当該次のＤＡＴＡ ＵＮＩＴの上書きが完了し
た時点で、当該次のＤＡＴＡ ＵＮＩＴの最終データ
（ＤＡＴＡ Ｎ）のアドレスを新たな最終有効データア
ドレスとする旨をリードアドレスコントローラ１０５Ｅ
に対して通知する。

【００５９】最終有効データアドレスの通知を受けたリ
ードアドレスコントローラ１０５Ｅは、当該最終有効デ
ータアドレスまでの範囲のデータをＦＩＦＯ方式で読出
して、トランスミットマシン１０５３、またはホストイ
ンターフェース１０５８に出力する。これにより、常
に、フォーマットエラーの無い正しいデータメッセージ
（ＤＡＴＡ ＵＮＩＴ）だけを、送信要求データとして
他のＥＣＵに送信したり、或いは受信データとしてＣＰ
Ｕ１０１にて処理したりすることが可能となる。

【００６０】なお、データフォーマット検査回路１０５
Ｃは、上記のフィールドＦ４（ＤＡＴＡ ＵＮＩＴ）の
バイト長をチェックする他、次のような形でフォーマッ
トエラーを検出する。すなわち、例えば、図４に示した
フィールドＦ２（ＴＡ）の４ビットの値が、本車両用デ
ータ伝送システムを構成するノードのアドレスを示して
いるか否か、フィールドＦ３（ＣＴＬ）の２ビットの値
が、トークンメッセージ（１０）、データメッセージ
（１１）の値となっているか否かにより、フォーマット
エラーを検出する。また、フィールドＦ４（ＤＡＴＡ
ＵＮＩＴ）内のＤＮフィールドの値が、本車両用データ
伝送システムを構成するノードのアドレスを示している
か否か、ＤＬＣフィールドの４ビットの値が０〜８バイ
ト（００００）〜（１０００）を示しているか否か、或
いは、各フィールドのデータの並び方が、フォーマット
通りの並びとなっているか否か等により、フォーマット
エラーを検出する。

【００６１】本発明は、上記の実施例に限定されること
なく、例えば、受信データのエラーチェックは、フォー
マットだけではなく、フィールドＦ５（ＦＣＳ）のＣＲ
Ｃ文字によりＣＲＣチェックを行ったり、５ビットを越
えて連続して同じ論理が検出された場合にビットスタッ
フエラーとしたりする等、他の方式によるエラーチェッ
クを行ってもよい。

【００６２】

【発明の効果】以上説明したように、本発明によれば、
車両に搭載される複数の制御装置間でネットワークバス
を介してデータ伝送を行う車両用データ伝送システムに
おいて、前記複数の制御装置はそれぞれ、送／受信デー
タを記憶する記憶手段と、他の制御装置との間で送受信
すべき送／受信データをユニット化して前記記憶手段に
転送する転送手段と、前記転送手段により転送されてき
た送／受信データを前記記憶手段に書込む書込手段と、
前記転送手段により転送されてきた送／受信データにつ
いてエラー検出を行うエラー検出手段と、前記エラー検
出手段によりエラーが検出された時、前記書込手段によ
り前記記憶手段に出力すべき書込アドレスを前記記憶手
段のエラーデータを含むユニットの先頭アドレスに戻さ
せると共に、前記転送手段によるエラーデータを含むユ
ニットのデータの転送が終了するまで前記書込手段によ
る書込アドレスの更新を中断させて、エラーデータを含
むユニットの後続のデータの書込みを中止させる書込制
御手段とを有しているので、データチェック専用の記憶
素子を設けることなくデータチェック済みの正しいデー
タを送／受信し得る車両用データ伝送システムを実現す
ることが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る車両用制御システムの
概略構成を示すシステム構成図である。

【図２】図１における電子制御装置の構成を示すブロッ
ク図である。

【図３】図２におけるバスインターフェースの具体的な
構成を示す図である。

【図４】電子制御装置間で送受信されるメッセージの構
成を示す図である。

【図５】通信制御ＩＣに形成された回路の概略構成を示
すブロック図である。

【図６】図５における送信メモリ部、または受信メモリ
部の概略構成を示すブロック図である。

【図７】図６における送信メモリ、または受信メモリに
蓄積されたデータ例を示す図である。

【符号の説明】

１：エンジン制御電子制御装置 ６：ネットワークバス １０１：中央処理装置（ＣＰＵ） １０５：通信制御ＩＣ １０５Ａ：送信メモリ １０５Ｂ：受信メモリ １０５Ｃ：データフォーマット検査回路 １０５Ｄ：ライトアドレスコントローラ １０５Ｅ：リードアドレスコントローラ １０６：バスインターフェース １０７：内部システムバス １０５１：送信メモリ部 １０５２：受信メモリ部 １０５３：トランスミットマシン １０５４：レシーブマシン １０５５：サンプリング部 １０５６：アクセスコントロールマシン １０５７：マネージメントブロック １０５８：ホストインターフェース

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−287531（ＪＰ，Ａ) 特開 平２−128536（ＪＰ，Ａ) 特開 昭64−78049（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/40 H04L 29/00

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 車両に搭載される複数の制御装置間でネ
   ットワークバスを介してデータ伝送を行う車両用データ
   伝送システムにおいて、前記複数の制御装置はそれぞ
   れ、 送信データを記憶する記憶手段と、他の制御装置に送信すべき送信データをユニット化して
   前記記憶手段に転送する転送手段と、 前記転送手段により転送されてきた送信データを前記記
   憶手段に書込む書込手段と、 前記転送手段により転送されてきた 送信データについて
   エラー検出を行うエラー検出手段と、 前記エラー検出手段によりエラーが検出された時、前記
   書込手段から前記記憶手段に出力すべき書込アドレスを
   前記記憶手段のエラーデータを含むユニットの先頭アド
   レスに戻させると共に、前記転送手段によるエラーデー
   タを含むユニットデータの転送が終了するまで前記書込
   手段による書込アドレスの更新を中断させて、エラーデ
   ータを含むユニット中の後続データの書込みを中止させ
   る書込制御手段と、 を有することを特徴とする車両用データ伝送システム。
2. 【請求項２】 車両に搭載される複数の制御装置間でネ
   ットワークバスを介してデータ伝送を行う車両用データ
   伝送システムにおいて、前記複数の制御装置はそれぞ
   れ、 受信データを記憶する記憶手段と、 他の制御装置からユニット化されて送信されてきたデー
   タを受信して前記記憶手段に転送する転送手段と、 前記転送手段により転送されてきた 受信データについて
   エラー検出を行うエラー検出手段と、 前記エラー検出手段によりエラーが検出された時、前記
   書込手段から前記記憶手段に出力すべき書込アドレスを
   前記記憶手段のエラーデータを含むユニットの先頭アド
   レスに戻させると共に、前記転送手段によるエラーデー
   タを含むユニッ トデータの転送が終了するまで前記書込
   手段による書込アドレスの更新を中断させて、エラーデ
   ータを含むユニット中の後続データの書込みを中止させ
   る書込制御手段と、 を有することを特徴とする車両用データ伝送システム。