JPH0561988A - 識別システム - Google Patents

Abstract

(57)【要約】 【目的】 物品識別システムにおいて、データ伝送時の
伝送異常があってもデータの信頼性を向上させるように
すること。 【構成】 ユーザビットに誤り検出ビットを付加する誤
り検出ビット付加手段５を設け、付加されたデータをデ
ータ書込手段６を介してデータキャリア３に書込む。デ
ータの読出時にはこのデータをデータ読出手段７を介し
て一旦読出し、ユーザデータと誤り検出用ビットとを分
離して誤りの有無を判別するようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は部品，製品等の種々のデ
ータを識別する識別システムに関するものである。

【０００２】

【従来の技術】従来工作機の工具の管理や工場における
組立搬送ラインでの部品，製品等の識別等を機械化する
ためには、種々の物品を識別して管理するシステムが必
要となる。そこで特開昭64-71396号のように識別対象物
にメモリを有するデータキャリアを設け、外部からデー
タ伝送によってデータキャリアに必要な情報を書込んで
おき、必要に応じてその情報を読出すようにした識別シ
ステムが提案されている。このようなデータキャリアは
例えばパレット等に取付けて用いられ、パレットの搬送
経路の側方に配置された書込／読出制御ユニットからデ
ータキャリアに必要なデータを書込み又は読出すように
構成される。そしてこのような従来の識別システムで
は、書込／読出制御ユニットからデータキャリアに伝送
データのチェックコードを付さず、データを伝送するよ
うにしている。

【０００３】

【発明が解決しようとする課題】このようにデータキャ
リアからリードライトヘッド側にデータを伝送する際に
は、同期コードやステータスに加えてデータが伝送され
る。しかし例えば特開昭64-71396号の識別システムで
は、正及び負のパルス列によってマーク，０，１の３チ
ェックの信号を送出しており、そのデータの判別で信頼
性を確保しており、データの信頼性が低いという欠点が
あった。又このようなシステムではなく、データを常に
２度読出すことによってその一致を判別することにより
信頼性を向上させるようにしている装置においても、Ｃ
ＲＣチェックに比べて信頼性が低いという欠点があっ
た。

【０００４】本発明はこのような従来の識別システムの
問題点に鑑みてなされたものであって、誤り検出符号を
そのままデータとしてメモリに一旦書込み、これを読出
すことによってデータ伝送での信頼性を向上させるよう
にすることを技術的課題とする。

【０００５】

【課題を解決するための手段】本発明は図１に示すよう
に、データを保持するメモリ１、外部から与えられるコ
マンドとデータを復調し、メモリより読出されたデータ
を伝送するデータ伝送手段２を有するデータキャリア３
と、データキャリアとのデータ伝送を行う書込／読出制
御ユニット４と、を具備する識別システムであって、書
込／読出制御ユニットは、書込むべきユーザデータに誤
り検出ビットを付加する誤り検出ビット付加手段５と、
誤り検出ビット付加手段によって付加された誤りビット
とユーザビットとをデータキャリアに書込むデータ書込
手段６と、データキャリアよりデータを読出すデータ読
出手段７と、データ読出手段より得られた読出信号をユ
ーザデータと誤り検出ビットに分離し、誤りを検出する
誤り検出手段８と、を具備することを特徴とするもので
ある。

【０００６】

【作用】このような特徴を有する本発明によれば、デー
タキャリアへのデータの書込み時には、書込／読出制御
ユニットの誤り検出ビット付加手段によってユーザデー
タに加えて誤り検出ビットを付加して、これらを一群の
データとしてデータ書込手段を介してデータキャリアに
書込む。そしてデータの読出時には誤り検出ビットを含
むデータをユーザビットと共に読出し、それらのデータ
を分離して誤りの有無を判別している。

【０００７】

【実施例】図２は本発明の一実施例による識別システム
の構成を示すブロック図である。本図において識別シス
テムは識別の対象となる部品が搬送されるパレット１１
に直接取付けられるデータキャリア１２と、データキャ
リア１２にデータを書込み及び読出すリードライトヘッ
ド１３、及びリードライトヘッド１３に接続されてその
動作を制御するＩＤコントローラ１４が設けられる。リ
ードライトヘッド１３及びＩＤコントローラ１４は書込
／読出制御ユニット４を構成している。又ＩＤコントロ
ーラ１４は上位のコンピュータ１５に接続されている。

【０００８】さてＩＤコントローラ１４は図３にブロッ
ク図を示すように、データキャリア１２へのデータの書
込み及び読取りを制御するマイクロプロセッサ（ＣＰ
Ｕ）２１とそのシステムプログラム及びデータを保持す
るメモリ２２が設けられ、又上位のコンピュータ１５と
の入出力を行う入出力インターフェース２３が設けられ
る。リードライトヘッド１３はＣＰＵ２１より出力が与
えられデータキャリア１２に伝送すべきデータを変調す
る変調回路２４と、その出力によって駆動される送信部
２５を有している。送信部２５は例えば特開昭64-71396
号に示されているように、周期的に正及び負のパルスを
組合せた信号を出力することによってデータキャリア１
２にデータを伝送するものである。又データキャリア１
２から得られる受信信号は受信部２６を介して復調回路
２７に与えられる。復調回路２７はこの信号を復調して
ＣＰＵ２１に与えるものである。ここでリードライトヘ
ッド１３の変調回路２４，送信部２５はデータキャリア
にデータを書込むデータ書込手段６を構成しており、受
信部２６及び復調回路２７はデータキャリアからデータ
を読出すデータ読出手段７を構成している。ＣＰＵ２１
は後述するようにユーザデータに誤り検出ビットを付加
する誤り検出ビット付加手段５、及び読出されたデータ
の誤りを検出する誤り検出手段８の機能を達成してい
る。

【０００９】次にデータキャリア１２の構成について図
４を参照しつつ説明する。図４において、送受信部３１
はリードライトヘッド１３より出射される周波数の信号
を受信及び送信するものであり、その受信出力は復調回
路３２に与えられる。復調回路３２はこの信号を復調し
そのデータを元の信号に変換して制御部３３に与えてい
る。制御部３３にはバスを介してメモリ３４が接続され
る。そしてメモリ３４から読出されたデータはシリアル
信号に変換され、変調回路３５を介して送受信部３１に
与えられる。送受信部３１は例えば従来例のように共振
回路の共振周波数を異ならせることによって信号をリー
ドライトヘッド１３側に与えるものである。ここで送受
信部３１，復調回路３２及び変調回路３５はＩＤコント
ローラから与えられたコマンドのデータを復調すると共
に、読出されたデータを伝送するデータ伝送手段２を構
成している。

【００１０】図５はメモリ３４のメモリマップを示す図
であり、図５（ａ）はメモリ３４のデータの一例を示す
図である。本実施例ではワードアドレス０から３１番地
までのデータを示しており、各ワードは２バイト、即ち
１６ビット構成となっている。図５（ｂ）は従来のデー
タキャリアのメモリ内容を示すメモリマップである。こ
のメモリには本実施例と同一のデータを保持する状態を
示しており、ワードアドレス０〜３１番地の先頭の０番
地のデータのみを示している。本実施例では図示のよう
に各ワードの前半８ビットのみをユーザデータとし、残
りの８ビットは誤り検出用データとする。この誤り検出
用データは、例えばユーザデータを反転させたデータと
する。従ってユーザが使用できるデータ容量は実質的に
従来の１／２となる。

【００１１】次に本実施例の動作について図６，図７の
フローチャートを参照しつつ説明する。このフローチャ
ートはＩＤコントローラ１４の動作を示している。さて
動作を開始すると、図６のまずステップ41において初期
化処理を行い、ステップ42においてコマンドの受信を待
受ける。上位コンピュータ１５よりコマンドが受信され
ればステップ43に進んでコマンドの解析処理を行い、エ
ラーの有無を判別してエラーがあればエラー処理を行う
(ステップ44, 45) 。エラーがなければステップ46にお
いてライトコマンドかどうかを判別する。ライトコマン
ドであればユーザデータに誤り検出コードを付加して２
バイトデータに拡張する（ステップ47)。例えばユーザ
データが図５（ａ）に示すように「００１１０１０１」
の場合には、誤り検出コード、例えばこれを全て反転し
たデータ「１１００１０１０」を付加して２バイトデー
タに拡張する。そしてステップ48に進んでこの２バイト
の１ワードデータをデータキャリアのメモリに書込む。
そしてステップ49においてライトエラーの有無をチェッ
クし、エラーがなければライトしたデータを１ワードリ
ードし、誤り検出用コードを含めてベリファイを行う
（ステップ50) 。そしてベリファイのエラーをチェック
し（ステップ51) 、エラーがなければ正常終了レスポン
スを送信して処理を終える（ステップ52）。ここでＣＰ
Ｕ２１はステップ46, 47において書込むべきユーザデー
タに誤り検出用ビットを付加する誤り検出ビット付加手
段５の機能を達成している。

【００１２】さてステップ46においてライトコマンドで
なければ、図７のステップ61に進んでリードコマンドか
どうかをチェックする。リードコマンドであればステッ
プ62に進んで指定されたアドレスをワード単位に拡張し
１ワードデータをリードする。１ワードデータ内にはユ
ーザデータと誤り検出用ビットが含まれている。そして
ステップ63においてリードエラーの有無をチェックし、
エラーがなければステップ64においてリードデータをユ
ーザデータと誤り検出用ビットとに分離し、ベリファイ
する。そしてステップ65においてベリファイエラーの有
無をチェックし、エラーがなければユーザデータと共に
正常終了レスポンスを送出して処理を終える。ここでＣ
ＰＵ２１はステップ61〜65において読出された読出信号
をユーザデータと誤り検出用データに分離し、誤りを検
出する誤り検出手段８の機能を達成している。

【００１３】又ステップ50, 52又は63, 65においてエラ
ーがあれば、ステップ67に進んで異常終了レスポンスを
送出して処理を終える。

【００１４】又ステップ61においてリードコマンドでな
ければステップ68, 69に進んで他のコマンド処理を行
い、処理結果のレスポンスを送出して処理を終える。こ
のように本実施例では１バイト単位のライトデータも誤
り検出用ビットを付加して２バイトデータとしてメモリ
に全て書込んでおり、読出時にはこれを読出して誤り検
出の有無をチェックしている。

【００１５】尚本実施例は誤り検出ビットを付加するた
めにユーザビットと同一のビット数でその各ビットを反
転させて誤り検出ビットとしている。しかし誤り検出ビ
ットはこれに限らず、例えばＣＲＣチェックコード等の
他の誤り検出又は誤り訂正用符号を付加するようにして
もよいことはいうまでもない。

【００１６】

【発明の効果】以上詳細に説明したように本発明では、
誤り検出機能のない識別システムや単に２度読みによっ
て信頼性を向上させている誤り検出システムにおいて
も、データ伝送時の信頼性を向上させることができる。
又メモリ内でメモリ化けが起こった場合にも異常を判別
することができるという効果も得られる。

【図面の簡単な説明】

【図１】本発明の機能的構成を示すブロック図である。

【図２】本発明に用いられる識別システムの全体構成を
示すブロック図である。

【図３】ＩＤコントローラ及びリードライトヘッドの構
成を示すブロック図である。

【図４】データキャリアの構成を示すブロック図であ
る。

【図５】（ａ）は本実施例によるメモリ３４のメモリマ
ップ、（ｂ）は従来の識別システムでの同一のデータを
保持している状態を示すメモリマップである。

【図６】本実施例によるＩＤコントローラの動作を示す
フローチャート（その１）である。

【図７】本実施例によるＩＤコントローラの動作を示す
フローチャート（その２）である。

【符号の説明】

１，３４ メモリ ２ データ伝送手段 ３ データキャリア ４ 書込／読出制御ユニット ５ 誤り検出ビット付加手段 ６ データ書込手段 ７ データ読出手段 ８ 誤り検出手段 １２ データキャリア １３ リードライトヘッド １４ ＩＤコントローラ １５ 上位コンピュータ ２１ ＣＰＵ ３３ 制御部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データを保持するメモリ、外部から与え
   られるコマンドとデータを復調し、前記メモリより読出
   されたデータを伝送するデータ伝送手段を有するデータ
   キャリアと、前記データキャリアとのデータ伝送を行う
   書込／読出制御ユニットと、を具備する識別システムで
   あって、 前記書込／読出制御ユニットは、 書込むべきユーザデータに誤り検出ビットを付加する誤
   り検出ビット付加手段と、 前記誤り検出ビット付加手段によって付加された誤りビ
   ットとユーザビットとを前記データキャリアに書込むデ
   ータ書込手段と、 前記データキャリアよりデータを読出すデータ読出手段
   と、 前記データ読出手段より得られた読出信号をユーザデー
   タと誤り検出ビットに分離し、誤りを検出する誤り検出
   手段と、を具備することを特徴とする識別システム。