JP4012153B2 - 車載電子制御装置 - Google Patents
車載電子制御装置 Download PDFInfo
- Publication number
- JP4012153B2 JP4012153B2 JP2004008439A JP2004008439A JP4012153B2 JP 4012153 B2 JP4012153 B2 JP 4012153B2 JP 2004008439 A JP2004008439 A JP 2004008439A JP 2004008439 A JP2004008439 A JP 2004008439A JP 4012153 B2 JP4012153 B2 JP 4012153B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- magnification
- correction
- input
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/188—Multi-path, i.e. having a separate analogue/digital converter for each possible range
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Description
しかし,一部のアナログ信号に関しては10ビット分解能では充分な精度が得られない問題点があり,そのために高精度な分解能を持つ多チャンネルA/D変換器を使用することは,高精度を要求しない一般のアナログ信号に対しては贅沢な仕様であって,割高となる問題がある。
この問題に対応するものとして,特許文献1によれば,同一アナログ信号に対して全電圧領域を扱う第一のA/D変換器と,低電圧領域を扱う第二のA/D変換器を併用して効率よくA/D変換の精度を向上する技術が開示されていて,上記第一のA/D変換器には例えば基準電圧5Vが印加されることによって0〜5Vの入力信号電圧を0〜1023のデジタル値に変換し,第二のA/D変換器には基準電圧1.25Vが印加されることによって0〜1.25Vの低電圧領域の入力電圧を0〜1023のデジタル値に変換するようになっている。
しかし,低電圧領域において問題となる零調整の問題には論及されていない。
一方,特許文献2によれば,プリアンプと従属接続されたメインアンプの各出力を多チャンネルA/D変換器を介してマイクロプロセッサに入力し,プリアンプの入力回路には零調整用のアナログスイッチSW1とゲイン調整用のアナログスイッチSW2とゲイン調整用の基準電源が設けられている。
マイクロプロセッサは各アナログスイッチをON/OFF制御して,その時点における各A/D変換値を読み取ることによって零調整用データとゲイン調整用データを得るようになっている。
引例2の場合は,低電圧領域でのデジタル変換精度の向上を目的としたものではなく,プリアンプやメインアンプの出力に対するデジタル変換値は適用された多チャンネルA/D変換器の分解能によって固定されてしまうものである。
引例3の場合は,デジタル変換精度の向上を目的としたものではなく,空燃比を検出するための排気ガスセンサのバラツキ補正を目的としたものである。
この発明の第二の目的は,上記低電圧領域と高電圧領域との間の連続性又は特定中間帯域と該中間帯域外との連続性を維持するために,所定の中間電圧を確保する手段を付加することによって,随時高精度な補正倍率を学習算出することができる手段を提供することである。
この発明の第三の目的は,上記低電圧領域と高電圧領域との間の連続性又は特定中間帯域と該中間帯域外との連続性を維持するために,所定の中間電圧を確保する手段を持たなくても,高精度な補正倍率を学習算出することができる手段を提供することである。
上記アナログ信号入力回路は、
(1)上記可変アナログ信号源と上記多チャンネルA/D変換器の第一の入力端子間に接続されて第一の入力電圧を供給する入力回路であって,該第一の入力電圧は上記可変アナログ信号源の発生電圧が最大値であるときに,上記多チャンネルA/D変換器のフルスケール入力電圧に略等しくなるような関係に設けられた全領域入力回路と,
(2)上記可変アナログ信号源と上記多チャンネルA/D変換器の第二の入力端子間に接続されて第二の入力電圧を供給する入力回路であって,該第二の入力電圧は上記第一の入力電圧が最大値よりも小さな所定の中間電圧であるときに,上記多チャンネルA/D変換器のフルスケール入力電圧に略等しくなるような関係に設けられた拡大領域入力回路とを備えると共に,
上記マイクロプロセッサは上記多チャンネルA/D変換器の分解能に比べて,より高精度
なビット長のデジタルデータが扱える能力を有し、
該マイクロプロセッサと協働する不揮発プログラムメモリは、
(1)上記可変アナログ信号源の発生電圧が零であるときに作用して,上記第一の入力電圧のデジタル変換値を第一の誤差電圧として上記データメモリの第一番地に書込みすると共に,上記第二の入力電圧のデジタル変換値を第二の誤差電圧として上記データメモリの第二番地に書込み記憶する誤差信号記憶手段と,
(2)上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じた第二の修正電圧を算出し,該第二の修正電圧を補正倍率で割るか,又は逆倍率を掛けることによって第二の補正電圧を得る手段であって,該第二の補正電圧は上記第一の入力電圧のデジタル変換値である第一の現在電圧から上記第一の誤差電圧を減じた第一の修正電圧の低電圧領域の値に,略等しくなる関係に上記補正倍率が適用される倍率補正手段と,
(3)上記第一の入力電圧が上記中間電圧未満の低電圧領域にあるときは上記第二の補正電圧を選択使用すると共に,上記第一の入力電圧が上記中間電圧以上の高電圧領域にあるときは上記第一の修正電圧を選択使用して,選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する選択切換手段を包含している。
上記アナログ信号入力回路として、上記酸素ポンプ素子に正負のポンプ電流を供給するポンプ電流供給回路と,該ポンプ電流供給回路に設けられた電流検出抵抗と,該電流検出抵抗の両端電圧を差動増幅した正負の信号電圧にバイアス電圧を加算するバイアス電源とを備えた可変アナログ信号回路を構成しているものにおいて,
上記可変アナログ信号回路は,
(1)上記可変アナログ信号源と上記多チャンネルAD変換器の第一の入力端子間に接続されて第一の入力電圧を供給する入力回路であって,該第一の入力電圧は上記可変アナログ信号源の出力電圧が最大値であるときに,上記多チャンネルAD変換器のフルスケール入力電圧に略等しくなるような関係に設けられた全領域入力回路と,
(2)第一の増幅器を包含すると多チャンネルAD変換器の第二の入力端子間に接続されて第二の入力電圧を供給する入力回路であって,該第二の入力電圧は上記第一の入力電圧が最大値よりも小さな所定の中間電圧であるときに,上記多チャンネルAD変換器のフルスケール入力電圧に略等しくなるような関係に設けられた拡大領域入力回路とを備えると共に,
上記マイクロプロセッサは上記多チャンネルA/D変換器の分解能に比べて,より高精度
なビット長のデジタルデータが扱える能力を有し、
該マイクロプロセッサと協働する不揮発プログラムメモリは、
(1)上記電流検出抵抗の両端電圧が零となって,上記第一・第二の入力電圧が共に所定のバイアス電圧であるときに作用して,規格に合致した正常なバイアス電圧に対応した本来のデジタル変換値である基準バイアス電圧からの誤差電圧を求める手段であって,上記第一の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第一の誤差電圧として上記データメモリの第一番地に書込みすると共に,上記第二の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第二の誤差電圧として上記データメモリの第二番地に書込み記憶する誤差信号記憶手段と,
(2)上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じて第二の修正電圧を算出し,該第二の修正電圧から上記基準バイアス電圧を減じた第二の増分電圧を補正倍率で割るか,又は逆倍率を掛けたうえで上記基準バイアス電圧を加算することによって第二の補正電圧を得る手段であって,該第二の補正電圧は上記第一の入力電圧のデジタル変換値である第一の現在電圧から上記第一の誤差電圧を減じて得られる第一の修正電圧の中間帯域の値に略等しくなる関係に上記補正倍率が適用される倍率補正手段と,
(3)上記第一の入力電圧が上記中間電圧未満の中間帯域にあるときは上記第二の補正電圧を選択使用すると共に,上記第一の入力電圧が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧を選択使用して,選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する選択切換手段となるプログラムを包含している。
以下この発明の第一実施例装置の全体回路ブロックを示す図1について説明する。
図1において,100aは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり,該電子制御装置には多数のアナログセンサの中の一つである可変アナログ信号源101aが接続されている。
また,上記電子制御装置100aの内部構成の一部として,102は電源端子Vccと基準電圧
端子VrefにDC5Vの安定化電圧が接続された分解能が10ビットの多チャンネルAD変
換器であり,該多チャンネルA/D変換器の第一の入力端子CH1には0〜5Vの第一の入力電圧V10が印加されると共に,第二の入力端子CH2には0〜5Vの第二の入力電圧V20が印加されている。
従って,デジタル変換される入力電圧の最小単位はDC5/1023V≒5mVとなっているが,この値は入力電圧の最大値の約0.1%の値に相当していることになる。
上記多チャンネルA/D変換器102には図示しないその他多数のアナログ信号入力が接続されていて,各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて多チャンネルA/D変換器102内に設けられたバッファメモリに格納されるようになっている。
は該マイクロプロセッサとバス接続された不揮発プログラムメモリであり,該プログラムメモリには車載電子制御装置としての各種制御プログラムと制御定数が格納されると共に,この実施例で適用される様々な制御手段となるプログラムや制御データが格納されている。
105は上記マイクロプロセッサ103aとバス接続された演算処理用のRAMメモリであり,該RAMメモリはデータメモリとしての役割も持っていて,上記多チャンネルAD変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103aによって適時に読み出されて上記RAMメモリ105に書込みすることができるよう構成さている。
120aは上記第二の入力電圧V20を供給すると共にプルダウン抵抗R19に接続された第二の増幅器であり,該第二の増幅器の正側入力端子は入力抵抗R16を介して上記第一の入力端子CH1に接続されると共に,負側入力端子は分圧抵抗R17と帰還抵抗R18との接続点に接続され,上記帰還抵抗R18は上記第二の増幅器120aの出力端子に接続されている。
従って上記第一の入力電圧V10と第二の入力電圧V20の比率に関する理論倍率Gは次式で算出されるものである。
G=V20/V10=(R17+R18)/R17・・・・・・・・(1)
電圧V10と第二の入力電圧V20に対応したデジタル変換値を示している。
アナログ入力電圧の最大値であるフルスケール電圧Vfは,多チャンネルA/D変換器
102の基準電圧端子Vrefに印加された電圧に相当するものであって,この実施例ではDC5Vとなっている。
また,デジタル変換値の最大値である最大出力電圧Vbは,この実施例ではデジタル指
標値1023となっている。
200は上記第一の入力電圧V10に対応したデジタル変換値である第一の現在電圧であり,該第一の現在電圧は上記第一の入力電圧V10が零であるときに第一の誤差電圧RAM11を含んでいる。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られる第一の修正電圧であり,その低電圧領域は図2(B)の201aで示されている。
また,上記第二の現在電圧210は上記第一の入力電圧V10が零であるときに第二の誤差
電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧である。
212aは上記第二の修正電圧211を理論倍率Gで割って得られる第二の補正電圧であり,上記第二の増幅器120aの増幅率が正しく理論倍率Gに等しくなっておれば,上記第二の補正電圧212aは上記第一の修正電圧201の低電圧領域201aと重なり合うことになる。
しかし,図1における分圧抵抗R17と帰還抵抗R18の抵抗値のバラツキがあって,例えば0.1%誤差の高精度抵抗を用いても僅かながらズレが発生し,その誤差レベルは上記多チャンネルA/D変換器102の分解能と同レベルのものとなる問題を含んでいるので,上記第二の補正電圧212aが上記第一の修正電圧201の低電圧領域201aと完全に重なり合うことは困難である。
但し,実際には上記理論倍率Gに代わって,多数の製品サンプルに基づく実測平均値である基準倍率Rが適用されて,その誤差は軽減されるようになっている。
V214=[V201×α+V212(1−α)]/2・・・・・(2)
α=V211/(Vb−RAM21)・・・・・・・・・・・・(3)
但し V201=第一の修正電圧
V212=第二の補正電圧
V214=第二の平均化電圧
α=荷重係数 Vb=最大出力電圧 RAM21=第二の誤差電圧
図3において,300はマイクロプロセッサ103aによる校正動作の開始工程であり,該開
始工程は後述の動作終了工程315を経て繰返し活性化するよう構成されている。
301は上記工程300に続いて作用し,次工程302aで初回動作フラグがセットされたかど
うかを監視することによって初回動作であるかどうかを判定する工程,302aは該工程301
の判定がYESであって初回動作であったときに作用し,前記RAMメモリ105の所定番地であるRAM00に初期値を書き込むと共に,図示しない初回動作フラグをセットする工程であ
り,該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また,上記RAM00は可変アナログ信号源101aの発生電圧に比例したデジタル変換値が書
き込まれるデータメモリであって,マイクロプロセッサ103aは可変アナログ信号源101a
の発生電圧に比例したデジタル変換値が必要なときには該RAMメモリRAM00の内容を随
時読み出して使用するようになっている。
行するかどうかを判定する工程であり,該工程308では制御回路部の周辺温度の変化が生
じる経過時間に見合った周期であるか,又は可変アナログ信号源101aが不使用状態になる都度に繰返してYESの判定を行って上記工程302bへ移行するようになっている。
310は上記工程308の判定がNOであって既に定期校正が行われていたとき,又は上記工程306に続いて作用し,第一の入力電圧V10に対応したデジタル変換値を第一の現在電
圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に,第二の入力電圧V20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
であるかどうかを判定する工程,312は該工程311の判定がYESであった低電圧領域において作用し,上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧を上記工程306で読み出した基準倍率Rで割って,その商をRAMメモリ105の所定番地RAM00に格納する工程,313は上記工程311の判定がNOであった高電圧領域において作用し,上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧をそのままRAMメモリ105の所定番地RAM00に格納する工程,314は上記工程312又は工程313に続いて作用し,RAMメモリRAM00の値に固定倍率Nを掛けたうえで,その積をRAMメモリRAM00に上書きする工程,315は該工程314に続いて移行する動作終了工程である。
なお,上記工程312では前述の(2)(3)式で示した可変荷重平均を行って所定番地RAM00に格納するようにしても良い。
における除算を積算に置き換えることができ,除算よりも積算のほうがマイクロプロセッサ103aの演算速度が速くなる利点がある。
上記工程306において,拡大倍率X=固定倍率N/基準倍率Rの値を記憶するようにしておいて,工程312では基準倍率Rで割るかわりに上記拡大倍率Xを掛け,工程313では固定倍率Nを掛けておくようにしたほうが工程312に対する演算回数が削減できる利点がある。
なお,上記基準倍率Rや固定倍率Nとしては例えばR=4.05,N=32の値が使用され,この場合には上記記憶値X=7.9となるが,工程312の演算結果からは小数点を取り除くようにしても,予め32倍された数値のもとで小数点を除去しているので,大きな誤差となることはない。
この発明の第一実施例装置である車載電子制御装置100aによれば,可変アナログ信号源101aの発生電圧を多チャンネルA/D変換器102とマイクロプロセッサ103aを介してデジタル値としてRAMメモリ105に書込むアナログ信号入力回路において,上記アナログ信号入力回路の一部は下記の全領域入力回路と拡大領域入力回路とを備えると共に,上記
マイクロプロセッサ103aは上記多チャンネルA/D変換器102の分解能に比べて,より高精度なビット長のデジタルデータが扱えるものが使用されていて,該マイクロプロセッサ
103aと協働する不揮発プログラムメモリ104aは下記の誤差信号記憶手段303bと倍率補正手段312と選択切換手段311となるプログラムを包含している。
上記全領域入力回路は上記可変アナログ信号源101aと多チャンネルA/D変換器102の第一の入力端子CH1間に接続されて第一の入力電圧V10を供給する入力回路であって,該第一の入力電圧V10は上記可変アナログ信号源101aの発生電圧が最大値であるときに,
上記多チャンネルA/D変換器102のフルスケール入力電圧Vfに略等しくなるような関係に接続された分圧接続回路110aとなっている。
上記誤差信号記憶手段303bは上記可変アナログ信号源101aの発生電圧が零であるとき
に作用して,上記第一の入力電圧V10のデジタル変換値を第一の誤差電圧RAM11として上
記RAMメモリ105の第一番地に書込みすると共に,上記第二の入力電圧V20のデジタル
変換値を第二の誤差電圧RAM21として上記RAMメモリ105の第二番地に書込み記憶する
手段となっている。
上記倍率補正手段312は上記第二の入力電圧V20のデジタル変換値である第二の現在電
圧210から上記第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し,該第二の修正電圧211を補正倍率で割るか,又は逆倍率を掛けることによって第二の補正電圧212aを得る手段であり,該第二の補正電圧212aは上記第一の入力電圧V10のデジタル変換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じた第一の修正電圧201の低電圧領域201aの値に略等しくなる関係に上記補正倍率が適用されるものである。
にあるときは上記第二の補正電圧212aを選択使用すると共に,上記第一の入力電圧V10が上記中間電圧Vs以上の高電圧領域にあるときは上記第一の修正電圧201を選択使用して,選択結果に比例したデジタル値を上記RAMメモリ105の所定番地RAM00に格納指示する手段となっている。
なお,可変アナログ信号源101aの発生電圧が多チャンネルA/D変換器102のフルスケール入力電圧Vfに比べて十分大きな値である場合には,全領域入力回路と拡大領域入力回路のそれぞれに増幅器を持たない分圧接続回路を設けて,その分圧率を変えておくことによって第一の入力電圧V10と第二の入力電圧V20との比率を所定の倍率にすることが可能である。
従って,実際の入力信号が零電圧状態ではなくても,マイクロプロセッサは随時誤差調整を行うことができると共に,誤差調整処理中には前回のデジタル変換値を記憶保持しておくことによって,誤ったデジタル変換値が発生しない特徴がある。
従って,多数の製品サンプルによって部品バラツキの中心値に対応した基準倍率を算出しておくことができるので,実製品において入力電圧の低電圧領域と高電圧領域のデジタル変換値の連続性に大きな段差変動が生じない特徴がある。
なお,上記中間電圧Vsの値は第二の入力電圧V20のデジタル変換値が最大出力電圧V
bとなる理想中間電圧に等しいか,該理想中間電圧よりも若干小さい目の値であればよい
ものであって,中間電圧Vsがいくらか変動しても相互の比率によって算出される基準倍
率Rには誤差が発生することはない。
従って,実製品において第二の補正電圧212aと第一の修正電圧201のデジタル変換値の
連続性が不十分であっても,デジタル変換値が急変化するのを抑制して,なだらかな移行を行うことができる特徴がある。
従って,誤差調整の頻度を高めておくことにより,使用環境の変化に対応して適時に校正処理が行われる特徴がある。
従って,最終的に得られたデジタル変換値に小数点が含まれないので,その後の利用段階においてマイクロプロセッサ103aの演算処理速度が速くなる特徴がある。
なお,上記固定倍率Nを掛け合わせる時期としては,A/D変換値をRAMメモリ105に取込む時期から最終結論を得るまでの任意の時期であってよい。
以下この発明の第二実施例装置の全体回路ブロックを示す図4について説明する。
図4において,100bは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり,該電子制御装置には多数のアナログセンサの中の一つである可変アナログ信号源101bが接続されている。
また,上記電子制御装置100bの内部構成の一部として,102は電源端子Vccと基準電圧
端子VrefにDC5Vの安定化電圧が接続された分解能が10ビットの多チャンネルAD変
換器であり,該多チャンネルA/D変換器の第一の入力端子CH1には0〜5Vの第一の入力電圧V10が印加されると共に,第二の入力端子CH2には0〜5Vの第二の入力電圧V20が印加されている。
従って,デジタル変換される入力電圧の最小単位はDC5/1023V≒5mVとなっているが,この値は入力電圧の最大値の約0.1%の値に相当していることになる。
上記多チャンネルA/D変換器102には図示しないその他多数のアナログ信号入力が接続されていて,各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて
多チャンネルA/D変換器102内に設けられたバッファメモリに格納されるようになっている。
は該マイクロプロセッサとバス接続された不揮発プログラムメモリであり,該プログラムメモリには車載電子制御装置としての各種制御プログラムと制御定数が格納されると共に,この実施例で適用される様々な制御手段となるプログラムや制御データが格納されている。
105は上記マイクロプロセッサ103bとバス接続された演算処理用のRAMメモリであり,該RAMメモリはデータメモリとしての役割も持っていて,上記多チャンネルAD変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103bによって適時に読み出されて上記RAMメモリ105に書込みすることができるよう構成されている。
111bは上記可変アナログ信号源101bとプルダウン抵抗R11間に接続されると共に,上記入力抵抗R12に接続された第一のアナログスイッチであり,該アナログスイッチは上記マイクロプロセッサ103bが発生する第一の指令信号SW1によって開閉制御されるようになっている。
112bは第二のアナログスイッチ,113は中間電圧発生回路であり,上記マイクロプロセッサ103bは上記第一の指令信号SW1を停止してから第二の指令信号SW2を発生することによって,上記第一のアナログスイッチ111bを遮断したうえで第二のアナログスイッチ112bを導通させ,上記可変アナログ信号源101bに代わって上記中間電圧発生回路113の出力電圧を上記入力抵抗R12に供給することができるようになっている。
従って上記第一の入力電圧V10と第二の入力電圧V20の比率に関する理論倍率Gは前述の(1)式で算出されるものである。
また,デジタル変換値の最大値である最大出力電圧Vbは,この実施例ではデジタル指標値1023となっている。
200は上記第一の入力電圧V10に対応したデジタル変換値である第一の現在電圧であり,該第一の現在電圧は上記第一の入力電圧V10が零であるときに第一の誤差電圧RAM11を含んでいる。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られる第一の修正電圧である。
また,上記第二の現在電圧210は上記第一の入力電圧V10が零であるときに第二の誤差電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧である。
図4における第一のアナログスイッチ111bが開路して,第二のアナログスイッチ112bが閉路すると中間電圧発生回路113による一定電圧が第一の増幅器110bの正側入力端子に印加され,その結果として図5に示す中間電圧Vsが第一の入力電圧V10として多チャン
ネルA/D変換器102に供給される。
この時点における第二の入力電圧V20は多チャンネルA/D変換器102のフルスケール入力電圧に略等しくなるように(1)式の理論倍率Gが設定されている。
補正倍率K=(RAM22−RAM21)/(RAM12−RAM11)・・・・・(4)
補正逆倍率H=(RAM12−RAM11)/(RAM22−RAM21)・・・・(5)
但し,RAM12は第一の入力電圧V10が上記中間電圧Vsであるときの第一の入力電圧V10に対するデジタル変換値である第一の中間電圧,RAM22は第一の入力電圧V10が上記中間電圧Vsであるときの第二の入力電圧V20に対するデジタル変換値である第二の中間電
圧,RAM11は第一の誤差電圧,RAM21は第二の誤差電圧である。
図6において,400はマイクロプロセッサ103bによる校正動作の開始工程であり,該開始工程は後述の動作終了工程415を経て繰返し活性化するよう構成されている。
401は上記工程400に続いて作用し,次工程402aで初回動作フラグがセットされたかどうかを監視することによって初回動作であるかどうかを判定する工程,402aは該工程401
の判定がYESであって初回動作であったときに作用し,前記RAMメモリ105の所定番地でるRAM00に初期値を書き込むと共に,図示しない初回動作フラグをセットする工程であり,該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また,上記RAM00は可変アナログ信号源101bの発生電圧に比例したデジタル変換値が書き込まれるデータメモリであって,マイクロプロセッサ103bは可変アナログ信号源101b
の発生電圧に比例したデジタル変換値が必要なときには該RAMメモリRAM00の内容を随時読み出して使用するようになっている。
行するかどうかを判定する工程であり,該工程408では制御回路部の周辺温度の変化が生
じる経過時間に見合った周期であるか,又は可変アナログ信号源101bが不使用状態になる都度に繰返してYESの判定を行って上記工程402bへ移行するようになっている。
410は上記工程408の判定がNOであって既に定期校正が行われていたとき,又は上記工程407に続いて作用し,第一の入力電圧V10に対応したデジタル変換値を第一の現在電
圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に,第二の入力電圧V20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
であるかどうかを判定する工程,412は該工程411の判定がYESであった低電圧領域において作用し,上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧を上記工程406で算出記憶した補正倍率Kで割って,その商をRAMメモリ105の所定番地RAM00に格納する工程,413は上記工程411の判定がNOであった高電圧領域において作用し,上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧をそのままRAMメモリ105の所定番地RAM00に格納する工程,414は上記工程412又は工程413に続いて作用し,RAMメモリRAM00の値に固定倍率Nを掛けたうえで,その積をRAMメモリRAM00に上書きする工程,415は該工程414に続いて移行する動作終了工程である。
における除算を積算に置き換えることができ,除算よりも積算のほうがマイクロプロセッサ103bの演算速度が速くなる利点がある。
また,上記工程406において,X=固定倍率N/補正倍率Kの値を記憶するようにしておいて,工程412では補正倍率Kで割るかわりに上記記憶値Xを掛け,工程413では固定倍率Nを掛けておくようにしたほうが工程412に対する演算回数が削減できる利点がある。
なお,上記補正倍率Kや固定倍率Nとしては例えばK=4.05,N=32の値が使用され,この場合には上記記憶値X=7.9となるが,工程412の演算結果からは小数点を取り除くようにしても,予め32倍された数値のもとで小数点を除去しているので,大きな誤差となることはない。
この発明の第二実施例装置である車載電子制御装置100bによれば,可変アナログ信号源101bの発生電圧を多チャンネルA/D変換器102とマイクロプロセッサ103bを介してデジタル値としてRAMメモリ105に書込むアナログ信号入力回路において,上記アナログ信号入力回路の一部は下記の全領域入力回路と拡大領域入力回路とを備えると共に,上記マイクロプロセッサ103bは上記多チャンネルA/D変換器102の分解能に比べて,より高精度なビット長のデジタルデータが扱えるものが使用されていて,該マイクロプロセッサと協働する不揮発プログラムメモリ104bは下記の誤差信号記憶手段403bと倍率補正手段412と選択切換手段411となるプログラムを包含している。
上記全領域入力回路は上記可変アナログ信号源101bと多チャンネルA/D変換器102の第一の入力端子CH1間に接続されて第一の入力電圧V10を供給する入力回路であって,該第一の入力電圧V10は上記可変アナログ信号源101bの発生電圧が最大値であるときに,
上記多チャンネルA/D変換器102のフルスケール入力電圧Vfに略等しくなるような関係に接続された第一の増幅器110bを包含している。
上記誤差信号記憶手段403bは上記可変アナログ信号源101bの発生電圧が零であるときに作用して,上記第一の入力電圧V10のデジタル変換値を第一の誤差電圧RAM11として上記RAMメモリ105の第一番地に書込みすると共に,上記第二の入力電圧V20のデジタル変換値を第二の誤差電圧RAM21として上記RAMメモリ105の第二番地に書込み記憶する手段である。
圧210から上記第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し,該第二の修正電圧211を補正倍率Kで割るとによって第二の補正電圧212bを得る手段であり,該第二の補正電圧212bは上記第一の入力電圧V10のデジタル変換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じた第一の修正電圧201の低電圧領域201aの値に略等しくなる関係に上記補正倍率Kが適用されるものである。
上記選択切換手段411は上記第一の入力電圧V10が上記中間電圧Vs未満の低電圧領域
にあるときは上記第二の補正電圧212bを選択使用すると共に,上記第一の入力電圧V10が上記中間電圧Vs以上の高電圧領域にあるときは上記第一の修正電圧201を選択使用して,選択結果に比例したデジタル値を上記RAMメモリ105の所定番地RAM00に格納指示する手段となっている。
従って,実際の入力信号が零電圧状態ではなくても,マイクロプロセッサ103bは随時誤差調整を行うことができると共に,誤差調整処理中には前回のデジタル変換値を記憶保持しておくことによって,誤ったデジタル変換値が発生しない特徴がある。
上記中間信号記憶手段404bは上記第一の入力電圧V10を上記中間電圧Vsに略等しい値
に強制設定したときに作用して,上記第一の入力電圧V10のデジタル変換値を第一の中間電圧RAM12として上記RAMメモリ105の第三番地に書込みすると共に,上記第二の入力電圧V20のデジタル変換値を第二の中間電圧RAM22として上記RAMメモリ105の第四番地に書込み記憶する手段である。
上記倍率演算手段406は上記第一の中間電圧RAM12と第一の誤差電圧RAM11との差である第一の偏差電圧と,上記第二の中間電圧RAM22と第二の誤差電圧RAM21との差である第二の偏差電圧との比率として,補正倍率K=(第二の偏差電圧/第一の偏差電圧)を算出記
憶する手段であり,上記倍率補正手段412において適用される補正倍率は,上記倍率演算
手段によって算出された補正倍率Kとなっている。
従って,製品サンプルデータによる基準倍率,又はその逆倍率を適用するものに比べて,実物現品による学習機能によって補正倍率が算出されているので,回路抵抗のバラツキが大きくても入力電圧の低電圧領域と高電圧領域のデジタル変換値の連続性に段差変動が生じない特徴がある。
上記中間電圧発生回路113は上記可変アナログ信号源101bの発生電圧の最大値よりも低い所定の中間信号電圧を発生する基準電圧発生回路であり,上記第二のアナログスイッチ112bは上記全領域入力回路と拡大領域入力回路に設けられ,上記可変アナログ信号源101bに代わって上記中間電圧発生回路113による中間信号電圧を,上記全領域入力回路と拡大領域入力回路を介して上記多チャンネルA/D変換器102の第一・第二の入力端子VH1・CH2に印加する開閉素子である。 上記中間信号入力手段404aは上記マイクロプロセッサ103bの第二の指令信号SW2によって上記第二のアナログスイッチ112bを開閉制御して,上記中間信号記憶手段404bを作動させる手段であり,上記現状保持手段402bは上記選択切換手段411によって選択格納されたRAMメモリ105の内容が上記中間信号入力手段404aの作動中に変化しないようにして,上記中間信号入力手段404aの作動直前の値に保持しておく手段となっている。
従って,実際の入力信号が中間信号電圧状態ではなくても,マイクロプロセッサ103bは随時補正倍率の学習演算を行うことができると共に,演算処理中には前回のデジタル変換値を記憶保持しておくことによって,誤ったデジタル変換値が発生しない特徴がある。
従って,誤差調整と倍率演算の頻度を高めておくことにより,使用環境の変化に対応して適時に校正処理が行われる特徴がある。
従って,最終的に得られたデジタル変換値に小数点が含まれないので,その後の利用段階においてマイクロプロセッサの演算処理速度が速くなる特徴がある。
以下この発明の第三実施例装置の全体回路ブロックを示す図7について説明する。
図7において,100cは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり,該電子制御装置には多数のアナログセンサの中の一つである可変アナログ信号源101cが接続されている。
また,上記電子制御装置100cの内部構成の一部として,102は電源端子Vccと基準電圧端子VrefにDC5Vの安定化電圧が接続された分解能が10ビットの多チャンネルAD変換器であり,該多チャンネルA/D変換器の第一の入力端子CH1には0〜5Vの第一の入力電圧V10が印加されると共に,第二の入力端子CH2には0〜5Vの第二の入力電圧V20が印加されている。
従って,デジタル変換される入力電圧の最小単位はDC5/1023V≒5mVとなっているが,この値は入力電圧の最大値の約0.1%の値に相当していることになる。
上記多チャンネルA/D変換器102には図示しないその他多数のアナログ信号入力が接続されていて,各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて
多チャンネルA/D変換器102内に設けられたバッファメモリに格納されるようになっている。
105は上記マイクロプロセッサ103cとバス接続された演算処理用のRAMメモリであり,該RAMメモリはデータメモリとしての役割も持っていて,上記多チャンネルAD変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103cによって適時に読み出されて上記RAMメモリ105に書込みすることができるよう構成されている。
111cは上記可変アナログ信号源101cと限流抵抗R20との直列回路に対して並列接続された第一のアナログスイッチであり,該アナログスイッチは上記マイクロプロセッサ103cが発生する第一の指令信号SW1によって開閉制御されるようになっている。
従って上記第一の入力電圧V10と第二の入力電圧V20の比率に関する理論倍率Gは次式で算出されるものである。
理論倍率G=V20/V10=[(R27+R28)/R27]/[(R23+R24)/R23]・・・(6)
アナログ入力電圧の最大値であるフルスケール電圧Vfは,多チャンネルA/D変換器102の基準電圧端子Vrefに印加された電圧に相当するものであって,この実施例ではDC5Vとなっている。
また,デジタル変換値の最大値である最大出力電圧Vbは,この実施例ではデジタル指標値1023となっている。
200は上記第一の入力電圧V10に対応したデジタル変換値である第一の現在電圧であり,該第一の現在電圧は上記第一の入力電圧V10が零であるときに第一の誤差電圧RAM11を含んでいる。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られる第一の修正電圧である。
また,上記第二の現在電圧210は上記第一の入力電圧V10が零であるときに第二の誤差電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧である。
倍率Kで割るか,逆補正倍率Hを掛けることによって得られる第二の補正電圧であり,該第二の補正電圧は上記第一の修正電圧201の下方延長位置に連結されるようになっている。
但し,RAM12は第一の入力電圧V10が上記中間電圧Vsであるときの第一の入力電圧V10に対するデジタル変換値である第一の中間電圧,RAM22は第一の入力電圧V10が上記中
間電圧Vsであるときの第二の入力電圧V20に対するデジタル変換値である第二の中間電
圧,RAM11は第一の誤差電圧,RAM21は第二の誤差電圧である。
また,上記中間電圧Vsは可変アナログ信号源101cの発生電圧によって,偶々得られた
中間電圧であって,前述の算式(4),(5)の精度を維持するためには上記第二の中間電圧RAM22の値は最大出力電圧Vb以下で,しかも最大出力電圧Vbよりも若干小さい目の値である認定出力電圧Va以上の値であったときに算式(4),(5)による補正倍率K又は補正逆倍率Hの演算が実行されるようになっている。
しかし,図7における分圧抵抗R23・R27と帰還抵抗R24・R28の抵抗値のバラツキがあって,例えば0.1%誤差の高精度抵抗を用いても僅かながらズレが発生し,その誤差レベルは上記多チャンネルA/D変換器102の分解能と同レベルのものとなる問題を含んでいるので,上記第二の推定電圧213cが上記第一の修正電圧201の低電圧領域201aと完全に重なり合うことは困難である。
但し,実際には上記理論倍率Gに代わって,多数の製品サンプルに基づく実測平均値である基準倍率Rが適用されて,その誤差は軽減されるようになっている。
V214=[V201×α+V213(1−α)]/2・・・・・(7)
α=V211/(Vb−RAM21)・・・・・・・・・・・・(8)
但し V201=第一の修正電圧
V213=第二の推定電圧
V214=第二の平均化電圧
α=荷重係数
Vb=最大出力電圧
RAM21=第二の誤差電圧
図9において,500はマイクロプロセッサ103cによる校正動作の開始工程であり,該開始工程は後述の動作終了工程515を経て繰返し活性化するよう構成されている。
501は上記工程500に続いて作用し,次工程502aで初回動作フラグがセットされたかど
うかを監視することによって初回動作であるかどうかを判定する工程,502aは該工程501
の判定がYESであって初回動作であったときに作用し,前記RAMメモリ105の所定番地であるRAM00に初期値を書き込むと共に,図示しない初回動作フラグをセットする工程であ
り,該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また,上記RAM00は可変アナログ信号源101cの発生電圧に比例したデジタル変換値が書き込まれるデータメモリであって,マイクロプロセッサ103cは可変アナログ信号源101c
の発生電圧に比例したデジタル変換値が必要なときには該RAMメモリRAM00の内容を随
時読み出して使用するようになっている。
508は上記工程501の判定がNOであって初回動作ではないときに作用し,再度校正を実
行するかどうかを判定する工程であり,該工程508では制御回路部の周辺温度の変化が生
じる経過時間に見合った周期でであるか,又は可変アナログ信号源101cが不使用状態になる都度に繰返してYESの判定を行って上記工程502bへ移行するようになっている。
509aは上記工程508の判定がNOであって校正時期ではないとの判定であったときに作用し,上記工程506aによって補正逆倍率Hが演算記憶されて,工程514aが拡大倍率Xを算出記憶しているかどうかを判定する工程である。
なお,上記工程509aの判定がNOであって拡大倍率Xが記憶されていないときには,上記工程508の判定が校正時期ではない判定であるにも関わらず上記工程504bへ移行するようになっているが,その移行先は図の点線で示す工程502bであっても差し支えないものである。
511aは上記工程510aに続いて作用し,上記第二の現在電圧RAM20が最大出力電圧Vb未満であるかどうかを判定する工程,512aは該工程511aの判定がYESであった低電圧領域において作用し,上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211に対して上記工程514aで算出記憶した拡大倍率Xを掛けて,その積をRAMメモリ105の所定番地RAM00に格納する工程,513aは上記工程511aの判定がNOであった高電圧領域において作用し,上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201に対して固定倍率Nを掛けて,その積をRAMメモリ105の所定番地RAM00に格納する工程である。
いた更新フラグをリセットする工程,509bは該工程506bに続いて作用し,上記工程514a
が拡大倍率Xを演算記憶しているかどうかを判定する工程であり,該工程509bの判定がYESであって拡大倍率Xが記憶されているときには上記工程510aへ移行するようになって
いる。
510bは上記工程509bの判定がNOであって,上記工程514aがまだ拡大倍率Xを演算記
憶していないときに作用し,第一の入力電圧V10に対応したデジタル変換値を第一の現在電圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に,第二の入力電圧V20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程,514bは固定倍率Nを基準倍率Rで割って得られる拡大倍率Yを演算記憶する工程である。
511bは上記工程514bに続いて作用し,上記工程510bで記憶された第二の現在電圧RAM20
が最大出力電圧Vb未満であるかどうかを判定する工程,512bは該工程511bの判定がYES
であった低電圧領域において作用し,上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211に対して上記工程514bで算出記憶した拡大倍率Yを掛けて,その積をRAMメモリ105の所定番地RAM00に格納する工程,513bは上記工程511bの判定がNOであった高電圧領域において作用し,上記工程510bで記憶された第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201に対して固定倍率Nを掛けて,その積をRAMメモリ105の所定番地RAM00に格納する工程,515は上記工程512a又は工程513a又は工程512b又は工程513bに続いて移行する動作終了工程である。
この発明の第三実施例装置である車載電子制御装置100cによれば,可変アナログ信号源101cの発生電圧を多チャンネルA/D変換器102とマイクロプロセッサ103cを介してデジタル値としてRAMメモリ105に書込むアナログ信号入力回路において,上記アナログ信号入力回路の一部は下記の全領域入力回路と拡大領域入力回路とを備えると共に,上記
マイクロプロセッサ103cは上記多チャンネルA/D変換器102の分解能に比べて,より高
度なビット長のデジタルデータが扱えるものが使用されていて,該マイクロプロセッサ103cと協働する不揮発プログラムメモリ104cは下記の誤差信号記憶手段503bと倍率補正手段512aと選択切換手段511aとなるプログラムを包含している。
上記全領域入力回路は上記可変アナログ信号源101cと多チャンネルA/D変換器102の第一の入力端子CH1間に接続されて第一の入力電圧V10を供給する入力回路であって,該第一の入力電圧V10は上記可変アナログ信号源101cの発生電圧が最大値であるときに,
上記多チャンネルA/D変換器102のフルスケール入力電圧Vfに略等しくなるような関係に接続された第一の増幅器110cを包含している。
上記誤差信号記憶手段503bは上記可変アナログ信号源101cの発生電圧が零であるとき
に作用して,上記第一の入力電圧V10のデジタル変換値を第一の誤差電圧RAM11として上
記RAMメモリ105の第一番地に書込みすると共に,上記第二の入力電圧V20のデジタル
変換値を第二の誤差電圧RAM21として上記RAMメモリ105の第二番地に書込み記憶する
手段である。
上記倍率補正手段512aは上記第二の入力電圧V20のデジタル変換値である第二の現在電圧210から上記第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し,該第二の修正電圧を補正倍率Kで割るか,又は補正逆倍率Hを掛けることによって第二の補正電圧
212cを得る手段であり,該第二の補正電圧212cは上記第一の入力電圧V10のデジタル変
換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じた第一の修正電圧201の低電圧領域201aの値に略等しくなる関係に上記補正倍率Kが適用されるものである。
上記選択切換手段511aは上記第一の入力電圧V10が上記中間電圧Vs未満の低電圧領域
にあるときは上記第二の補正電圧212cを選択使用すると共に,上記第一の入力電圧V10が上記中間電圧Vs以上の高電圧領域にあるときは上記第一の修正電圧201を選択使用して,選択結果に比例したデジタル値を上記RAMメモリ105の所定番地RAM00に格納指示
する手段となっている。
従って,実際の入力信号が零電圧状態ではなくても,マイクロプロセッサ103cは随時誤差調整を行うことができると共に,誤差調整処理中には前回のデジタル変換値を記憶保持しておくことによって,誤ったデジタル変換値が発生しない特徴がある。
また,入力信号回路を遮断するものに比べて,入力回路を短絡して零電圧状態にするもののほうが,ノイズが混入し難くなる特徴がある。
上記中間信号記憶手段504bは上記第一の入力電圧V10が上記中間電圧Vsに略等しいと
きに作用して,上記第一の入力電圧V10のデジタル変換値を第一の中間電圧RAM12として
上記RAMメモリ105の第三番地に書込みすると共に,上記第二の入力電圧V20のデジタ
ル変換値を第二の中間電圧RAM22として上記RAMメモリ105の第四番地に書込み記憶す
る手段である。
上記倍率演算手段506aは上記第一の中間電圧RAM12と第一の誤差電圧RAM11との差であ
る第一の偏差電圧と,上記第二の中間電圧RAM22と第二の誤差電圧RAM21との差である第
二の偏差電圧との比率として,補正倍率K=(第二の偏差電圧/第一の偏差電圧),又は補正逆倍率H=第一の偏差電圧/第二の偏差電圧)を算出して記憶する手段である。
電圧RAM22が,上記多チャンネルA/D変換器102の最大出力電圧Vb以下であって,しかも該最大電圧よりも若干小さい値である認定出力電圧Va以上である認定帯域内に含まれるかどうかを判定し,上記第二の中間電圧RAM22が上記認定帯域内にあるときには上記中間信号記憶手段504bによって記憶された第一・第二の中間電圧RAM12・RAM22を有効として,上記倍率演算手段506aによる倍率演算を実行する手段であり,上記倍率補正手段512aにおいて適用される補正倍率は,上記倍率演算手段506aによって算出された補正倍率K,又は補正逆倍率Hとなっている。
従って,製品サンプルデータによる基準倍率,又はその逆倍率を適用するものに比べて,実物現品による学習機能によって補正倍率又は逆補正倍率が算出されているので,回路抵抗のバラツキが大きくても入力電圧の低電圧領域と高電圧領域のデジタル変換値の連続性に変動が生じない効果がある。
しかも,第二の中間電圧を得るために,特別な基準電圧源を準備する必要がないので安価・小型な入力回路を構成することができるものである。
また,測定された第二の中間電圧RAM22が小さいことによって,倍率演算の誤差が大き
くなることを防止することができる特徴がある。
上記基準倍率データは上記第一の入力電圧V10が上記中間電圧Vsに略等しいときにお
ける上記第二の修正電圧211の実測値V2と,上記第一の入力電圧V10が上記中間電圧Vs
に略等しいときにおける上記第一の修正電圧201の実測値V1との比率を多数のサンプルで測定し,複数サンプルの平均値又は中央値等による統計値を基準倍率R=V2/V1,又はその逆数である逆基準倍率として,予め格納しておくデータである。
上記補正記憶判定手段509bは上記倍率演算手段506aが補正倍率K又は補正逆倍率Hを
演算記憶しているかどうかを判定する手段である。
上記仮倍率補正手段512bは上記補正記憶判定手段509bの判定が未記憶であるときに,上記倍率補正手段512aに代わって実行されるものであって,該仮倍率補正手段512bは上
記第二の入力電圧V20のデジタル変換値である第二の現在電圧210から上記第二の誤差電
圧RAM21を減じた第二の修正電圧211を上記基準倍率Rで割るか,又は基準倍率Rの逆数
を掛けて第二の推定電圧213cを算出する手段である。
従って,入力信号電圧が偶々第二の中間電圧に適した値となるまでの間で,倍率演算に基づく補正倍率が得られない状態であるときには,サンプルデータに基づく基準倍率を適用して,入力電圧の低電圧領域と高電圧領域のデジタル変換値の連続性に大きな段差変動が生じないようにする特徴があると共に,認定帯域内の第二の中間電圧が測定されて補正倍率が演算記憶された後には,入力電圧の低電圧領域と高電圧領域のデジタル変換値の連続性が改善されて全体としてのデジタル変換精度が一層向上する特徴がある。
しかも,第二の中間電圧を得るために,特別な基準電圧源を準備する必要がないので安価・小型な入力回路を構成することができるものである。
従って,実製品において第二の推定電圧213cと第一の修正電圧201のデジタル変換値の
連続性が不十分であっても,デジタル変換値が急変化するのを抑制して,なだらかな移行を行うことができる特徴がある。
上記定期校正時期判定手段508は再校正するのが望ましい周辺温度の変化が生じる経過
時間に見合った周期であるか,又は当該可変アナログ信号源101cが不使用状態になる都度に繰り返し上記誤差信号記憶手段503bと中間信号記憶手段504bと中間信号検定手段505と倍率演算手段506aとを実行指令する手段である。
上記不定期校正時期判定手段509aは上記動作開始時点と定期校正時期において上記中間信号検定手段505の検定結果が認定帯域外であったときに作用して,引き続く演算サイ
クルにおいて繰返して上記中間信号記憶手段504bと中間信号検定手段505を実行指令して,該中間信号検定手段505の判定が認定帯域内であったときに上記倍率演算手段506aを実行する手段となっている。
従って,入力信号電圧が偶々中間電圧に適した値となる機会を速やかに発見し,中間信号検定手段505の判定が認定帯域内であれば直ちに倍率演算を行うことによって,倍率補正手段で適用される補正倍率を基準倍率Rから倍率演算に基づく補正倍率Kに置き換えて,全帯域入力電圧において精度のよいデジタル変換を行うことができる特徴がある。
従って,最終的に得られたデジタル変換値に小数点が含まれないので,その後の利用段階においてマイクロプロセッサ103cの演算処理速度が速くなる特徴がある。
以下この発明の第四実施例装置の全体回路ブロックを示す図10について説明する。
図10において,100dは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり,該電子制御装置には多数のアナログセンサの中の一つである排気ガスセンサ106が接続されている。
また,上記電子制御装置100dの内部構成の一部として,102は電源端子Vccと基準電圧
端子VrefにDC5Vの安定化電圧が接続された分解能が10ビットの多チャンネルAD変
換器であり,該多チャンネルA/D変換器の第一の入力端子CH1には0〜5Vの第一の入力電圧V10が印加されると共に,第二の入力端子CH2には0〜5Vの第二の入力電圧V20が印加されている。
上記多チャンネルA/D変換器102には図示しないその他多数のアナログ信号入力が接続されていて,各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて
多チャンネルA/D変換器102内に設けられたバッファメモリに格納されるようになっている。
105は上記マイクロプロセッサ103dとバス接続された演算処理用のRAMメモリであり,該RAMメモリはデータメモリとしての役割も持っていて,上記多チャンネルAD変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103dによって適時に読み出されて上記RAMメモリ105に書込みすることができるよう構成されている。
114は比較制御回路によって構成されたポンプ電流供給回路,115は例えば450mVの一
定電圧である基準電圧発生回路であり,上記比較回路の負側入力端子には上記酸素濃淡電池素子106bが発生する酸素濃度検出電圧が印加されると共に,上記比較回路の正側入力端子には上記基準電圧発生回路115による基準電圧が印加されていて,上記酸素濃度検出電圧が基準電圧450mVに等しくなるようにポンプ電流の供給を行うようになっている。
116は上記ポンプ素子106aに対して負の電流を供給するためのバイアス電源,111dはポンプ電流供給回路114と酸素ポンプ素子106aとの間に接続された給電遮断用アナログスイッチ,101dは上記ポンプ電流供給回路114の出力端子と上記酸素ポンプ素子106a間に接続された電流検出抵抗R31の両端電圧をアナログ信号源とした可変アナログ信号源であり,正のポンプ電流Ipは上記ポンプ電流供給回路114から給電遮断用アナログスイッチ111d,電流検出抵抗R31,酸素ポンプ素子106a,バイアス電源116を通って酸素ポンプ素子106aに給電される。
また,負のポンプ電流Ipは上記バイアス電源116から酸素ポンプ素子106a,電流検出抵抗R31,給電遮断用アナログスイッチ111d,ポンプ電流供給回路114を通って酸素ポンプ素子106aに給電される。
R34とR35は互いに直列接続された分圧抵抗であり,該分圧抵抗は上記電流検出抵抗R31と酸素ポンプ素子106aの接続点の電圧が印加されるようになっている。
110dは上記多チャンネルA/D変換器102の第一の入力端子CH1に対して第一の入力電圧V10を供給すると共に,プルダウン抵抗R30に接続された第一の増幅器であり,該第一の増幅器の正側入力端子は分圧抵抗R32とR33の接続点に接続されると共に,負側入力
端子は分圧抵抗R34とR35の接続点に接続され,帰還抵抗R36を介して上記第一の増幅
器110dの出力端子にも接続されている。
117aは上記分圧抵抗R32・R33,R34・R35,並列抵抗R37によって構成された第一の分圧回路,R38は上記バイアス電源116と並列接続された低抵抗であり,上記分圧抵抗R33と並列抵抗R37の負側は上記バイアス電源116に接続されている。
120dは上記多チャンネルA/D変換器102の第二の入力端子CH2に対して第二の入力電圧V20を供給すると共に,プルダウン抵抗R40に接続された第二の増幅器,117bは上記第一の分圧回路117aと同等の回路で構成され上記電流検出抵抗R31の両端に接続される第二の分圧回路であり,上記第二の増幅器120dの負側入力端子は帰還抵抗R46を介して上記第二の増幅器120dの出力端子に接続されている。
その結果,上記第一の入力電圧V10と第二の入力電圧V20の比率は上記第一の分圧回路117aと第二の分圧回路117bで選択された回路定数に基づいて算出され,所定の理論倍率Gが得られるものである。
アナログ入力電圧の最大値であるフルスケール電圧Vfは,多チャンネルA/D変換器102の基準電圧端子Vrefに印加された電圧に相当するものであって,この実施例ではDC5Vとなっている。
また,デジタル変換値の最大値である最大出力電圧Vbは,この実施例ではデジタル指標値1023となっている。
200は上記第一の入力電圧V10に対応したデジタル変換値である第一の現在電圧であり,該第一の現在電圧は上記第一の入力電圧V10がバイアス電圧Vdであるときに,該バイアス電圧Vdのデジタル変換値である基準バイアス電圧V0との間で第一の誤差電圧RAM11を含んでいる。
なお,上記バイアス電圧Vdは電流検出抵抗R31の両端電圧が零であって,バイアス電源116によって供給された電圧である。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られる第一の修正電圧であり,その中間帯域は図11(B)の201bで示されている。
また,上記第二の現在電圧210は上記第一の入力電圧V10がバイアス電圧Vdであるときに上記基準バイアス電圧V0に対して第二の誤差電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧である。
入力電圧の中間帯域を拡大表示した図11(B)において,201bは上記第一の修正電圧201の中間帯域,212dは上記第二の修正電圧211から基準バイアス電圧V0を減じた第二の増分値を理論倍率Gで割って,その商に基準バイアス電圧V0を加算して得られる第二の補正電圧であり,上記第一・第二の増幅器110d・120dの増幅率が正しくて,電流検出抵抗R31の両端電圧に対する増幅率の比率が上記理論倍率Gに等しくなっておれば,上記第二の補正電圧212dは上記第一の修正電圧201の中間帯域201bと重なり合うことになる。
しかし,図10における第一の分圧回路117aと第二の分圧回路117bと帰還抵抗R36・R
46の抵抗値のバラツキがあって,例えば0.1%誤差の高精度抵抗を用いても僅かながらズ
レが発生し,その誤差レベルは上記多チャンネルA/D変換器102の分解能と同レベルのものとなる問題を含んでいるので,上記第二の補正電圧212dが上記第一の修正電圧201の中間帯域201bと完全に重なり合うことは困難である。
214dは第二の平均化電圧であり,該第二の平均化電圧は上記第二の補正電圧212dと上記第一の修正電圧201の中間領域201bとの荷重平均電圧を算出する手段であって,該荷重平均演算における荷重係数は上記第二の補正電圧212dと第一の修正電圧201の中間帯域201bとの差の絶対値が大きくなるほど第二の補正電圧212dに掛ける荷重係数(1〜0)の値を減じると共に,上記絶対値が大きくなるほど上記第一の修正電圧201の中間領域201bに掛ける荷重係数(0〜1)の値を増加させて荷重平均値を求め,該荷重平均値を第二の平均化電圧とするものである。
従って,第一の入力電圧V10と第二の入力電圧が共にバイアス電圧Vdとなる基準点の近傍では上記第二の補正電圧212dが重視され,該基準点から遠ざかるほど第一の修正電圧が重視されるようになり,上記中間帯域から外側領域へ移行するときには突然の変化が発生しないようになっている。
なお,上記中間帯域は上記第二の現在値210が最大出力電圧Vbに略等しくなる中間電圧Vsの下方領域にあって,第二の現在電圧210が0になって,上記第二の補正電圧212dの値が下限出力電圧Vcとなるまでの領域のことである。
図12において,600はマイクロプロセッサ103dによる校正動作の開始工程であり,該開始工程は後述の動作終了工程615を経て繰返し活性化するよう構成されている。
601は上記工程600に続いて作用し,次工程602aで初回動作フラグがセットされたかど
うかを監視することによって初回動作であるかどうかを判定する工程,602aは該工程601
の判定がYESであって初回動作であったときに作用し,前記RAMメモリ105の所定番地であるRAM00に初期値を書き込むと共に,図示しない初回動作フラグをセットする工程であ
り,該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また,上記RAM00は可変アナログ信号源101dの発生電圧にバイアス電圧を加算して得ら
れる合算電圧に比例したデジタル変換値が書き込まれるデータメモリであって,マイクロプロセッサ103dは上記合算電圧に比例したデジタル変換値が必要なときには該RAMメモリRAM00の内容を随時読み出して使用するようになっている。
608は上記工程601の判定がNOであって初回動作ではないときに作用し,再度校正を実
行するかどうかを判定する工程であり,該工程608では制御回路部の周辺温度の変化が生
じる経過時間に見合った周期であるか,又は燃料カット状態にあって排気ガスセンサ106が不使用状態になる都度に繰返してYESの判定を行って上記工程602bへ移行するようになっている。
610は上記工程608の判定がNOであって既に定期校正が行われていたとき,又は上記工程606に続いて作用し,第一の入力電圧V10に対応したデジタル変換値を第一の現在電
圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に,第二の入力電圧V20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
なお,上記工程612では前述の可変荷重平均を行って所定番地RAM00に格納するようにしても良い。
上記工程606において,拡大倍率X=固定倍率N/基準倍率Rの値を記憶するようにしておいて,工程612では基準倍率Rで割るかわりに上記拡大倍率Xを掛け,工程613では固定倍率Nを掛けておくようにしたほうが工程612に対する演算回数が削減できる利点がある。
なお,上記基準倍率Rや固定倍率Nとしては例えばR=3.05,N=32の値が使用され,この場合には上記拡大倍率X=10.49となるが,工程612の演算結果からは小数点を取り除くようにしても,予め32倍された数値のもとで小数点を除去しているので,大きな誤差となることはない。
この発明の第四実施例装置である車載電子制御装置100dによれば,可変アナログ信号源の発生電圧を多チャンネルA/D変換器102とマイクロプロセッサ103dを介してデジタル値としてRAMメモリ105に書込むアナログ信号入力回路において,上記可変アナログ信号源の一部は酸素ポンプ素子106aと酸素濃淡電池素子106bとを有する排気ガスセンサ106が使用され,上記酸素ポンプ素子106aに正負のポンプ電流を供給するポンプ電流供給回路114と,該ポンプ電流供給回路に設けられた電流検出抵抗R31と,該電流検出抵抗の両端電圧を差動増幅した正負の信号電圧にバイアス電圧を加算するバイアス電源116とを備え可変アナログ回路を構成しているものにおいて,該可変アナログ信号回路は下記の全領域入力回路と拡大領域入力回路とを備えると共に,上記マイクロプロセッサ103dは上記多チャンネルA/D変換器102の分解能に比べて,より高精度なビット長のデジタルデータが扱えるものが使用されていて,該マイクロプロセッサと協働する不揮発プログラムメモリ104dは下記の誤差信号記憶手段603bと倍率補正手段612と選択切換手段611となるプログラムを包含している。
多チャンネルA/D変換器のフルスケール入力電圧Vfに略等しくなるような関係に接続された第一の増幅器110dを包含する入力回路である。
上記拡大領域入力回路は上記可変アナログ信号回路と多チャンネルA/D変換器102の第二の入力端子CH2間に接続されて第二の入力電圧V20を供給する入力回路であって,該第二の入力電圧V20は上記第一の入力電圧が最大値よりも小さな所定の中間電圧Vsであるときに,上記多チャンネルA/D変換器102のフルスケール入力電圧Vfに略等しくなるような関係に接続された第二の増幅器120dを包含する入力回路である。
上記誤差信号記憶手段603bは上記電流検出抵抗R31の両端電圧が零となって,上記第一・第二の入力電圧V10・V20が共に所定のバイアス電圧Vdであるときに作用して,規
格に合致した正常なバイアス電圧に対応した本来のデジタル変換値である基準バイアス電圧V0からの誤差電圧を求める手段であって,上記第一の入力電圧V10のデジタル変換値から上記基準バイアス電圧V0を減じた値を第一の誤差電圧RAM11として上記RAMメモリ105の第一番地に書込みすると共に,上記第二の入力電圧V20のデジタル変換値から上記基準バイアス電圧V0を減じた値を第二の誤差電圧RAM21として上記RAMメモリの第二番地に書込み記憶する手段である。
圧210から上記第二の誤差電圧RAM21を減じて第二の修正電圧211を算出し,該第二の修正電圧211から上記基準バイアス電圧V0を減じた第二の増分電圧を補正倍率で割るか,又は逆倍率を掛けたうえで上記基準バイアス電圧V0を加算することによって第二の補正電圧212dを得る手段であり,該第二の補正電圧212dは上記第一の入力電圧V10のデジタル変換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じて得られる第一の修正電圧201の中間帯域201bの値に略等しくなる関係に上記補正倍率が適用されるものである。
上記選択切換手段611は上記第一の入力電圧V10が上記中間電圧Vs未満の中間帯域201bにあるときは上記第二の補正電圧212dを選択使用すると共に,上記第一の入力電圧V10が上記中間帯域201b以外の外側領域にあるときは上記第一の修正電圧201を選択使用して,選択結果に比例したデジタル値を上記RAMメモリ105の所定番地RAM00に格納指示する手段である。
おいて,制御電源は投入されていても燃料供給が行われていない状態において燃料カット状態であることを判定する手段であり,上記現状保持手段602bは上記選択切換手段611によって選択格納されたRAMメモリ105の内容が上記誤差信号入力手段603aの作動中に変化しないようにして,上記誤差信号入力手段603aの作動直前の値に保持しておく手段であり,上記誤差信号入力手段603aは上記燃料カット検出手段608の作動中であるか,又は上記現状保持手段602bの作動中において上記誤差信号記憶手段603bを作動させるものである。
従って,実際の電流検出抵抗R31の両端電圧が零電圧状態ではなくても,マイクロプロセッサ103dは随時バイアス電圧に対する誤差調整を行うことができると共に,誤差調整処理中には前回のデジタル変換値を記憶保持しておくことによって,誤ったデジタル変換値が発生しない特徴がある。
特に,誤差調整を燃料カット中に行えば,この状態では排気ガスセンサの出力が利用されていないので,空燃比の制御に影響を与えることがない特徴がある。
従って,多数の製品サンプルによって部品バラツキの中心値に対応した基準倍率Rを算出しておくことができるので,実製品において第二の補正電圧212dと第一の修正電圧201との連続性に大きな段差変動が生じない特徴がある。
従って,実製品において第二の補正電圧212dと第一の修正電圧201のデジタル変換値の
連続性が不十分であっても,デジタル変換値が急変化するのを抑制して,なだらかな移行を行うことができる特徴がある。
従って,降坂運転や減速惰行運転が行われる都度に誤差調整が行われているので,使用環境の変化に対応して適時に校正処理が行われる特徴がある。
従って,最終的に得られたデジタル変換値に小数点が含まれないので,その後の利用段階においてマイクロプロセッサ103dの演算処理速度が速くなる特徴がある。
以下この発明の第五実施例装置の全体回路ブロックを示す図13について説明する。
図13において,100eは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり,該電子制御装置には多数のアナログセンサの中の一つである排気ガスセンサ106が接続されている。
また,上記電子制御装置100eの内部構成の一部として,102は電源端子Vccと基準電圧
端子VrefにDC5Vの安定化電圧が接続された分解能が10ビットの多チャンネルAD変
換器であり,該多チャンネルA/D変換器の第一の入力端子CH1には0〜5Vの第一の入力電圧V10が印加されると共に,第二の入力端子CH2には0〜5Vの第二の入力電圧V20が印加されている。
上記多チャンネルA/D変換器102には図示しないその他多数のアナログ信号入力が接続されていて,各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて
多チャンネルA/D変換器102内に設けられたバッファメモリに格納されるようになっている。
105は上記マイクロプロセッサ103eとバス接続された演算処理用のRAMメモリであり,該RAMメモリはデータメモリとしての役割も持っていて,上記多チャンネルAD変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103eによって適時に読み出されて上記RAMメモリ105に書込みすることができるよう構成されている。
116は上記ポンプ素子106aに対して負の電流を供給するためのバイアス電源,111eはポ
ンプ電流供給回路114と酸素ポンプ素子106aとの間に接続された給電遮断用アナログスイッチ,101eは上記ポンプ電流供給回路114の出力端子と上記酸素ポンプ素子106a間に接続された電流検出抵抗R31の両端電圧をアナログ信号源とした可変アナログ信号源であり,正のポンプ電流Ipは上記ポンプ電流供給回路114から給電遮断用アナログスイッチ111e,電流検出抵抗R31,酸素ポンプ素子106a,バイアス電源116を通って酸素ポンプ素子106aに給電される。
また,負のポンプ電流Ipは上記バイアス電源116から酸素ポンプ素子106a,電流検出抵抗R31,給電遮断用アナログスイッチ111e,ポンプ電流供給回路114を通って酸素ポンプ素子106aに給電される。
R34とR35は互いに直列接続された分圧抵抗であり,該分圧抵抗は上記電流検出抵抗R31と酸素ポンプ素子106aの接続点の電圧が印加されるようになっている。
110eは上記多チャンネルA/D変換器102の第一の入力端子CH1に対して第一の入力電圧V10を供給すると共に,プルダウン抵抗R30に接続された第一の増幅器であり,該第一の増幅器の正側入力端子は分圧抵抗R32とR33の接続点に接続されると共に,負側入力
端子は分圧抵抗R34とR35の接続点に接続され,帰還抵抗R36を介して上記第一の増幅
器110eの出力端子にも接続されている。
なお,上記各抵抗の値は設計値としてはR32=R34,R33=R35,R36=R37となるような対称設計となっていて,上記第一の増幅器110eは可変アナログ信号源101eとしての電流検出抵抗R31の両端電圧とバイアス電源116の電圧が加算されることによって,第一の入力電圧V10が負の値にはならないように構成されている。
その結果,上記第一の入力電圧V10と第二の入力電圧V20の比率は上記第一の分圧回路117aと第二の分圧回路117bで選択された回路定数に基づいて算出され,所定の理論倍率Gが得られるものである。
なお,長期停止していたエンジンの始動直前や,降坂惰行運転時,減速惰行運転時などにおいて燃料噴射が行われていない燃料カット状態にあっては,ポンプ電流Ipが所定の最大値になるので,この時点で上記減流検出用アナログスイッチ112eを閉路して,電流検出抵抗R31に並列抵抗R39を接続することによって中間電圧Vsを得る構成となっている。
但し,排気ガスセンサ106の環境温度が適正値になるまでは上記最大のポンプ電流Ipが得られないので,後述の補正倍率K又は補正逆倍率Hの算出が行えず,理論倍率G又は基準倍率Rによる補正演算が行われるようになっている。
アナログ入力電圧の最大値であるフルスケール電圧Vfは,多チャンネルA/D変換器102の基準電圧端子Vrefに印加された電圧に相当するものであって,この実施例ではDC5Vとなっている。
また,デジタル変換値の最大値である最大出力電圧Vbは,この実施例ではデジタル指標値1023となっている。
200は上記第一の入力電圧V10に対応したデジタル変換値である第一の現在電圧であり,該第一の現在電圧は上記第一の入力電圧V10がバイアス電圧Vdであるときに,該バイアス電圧Vdのデジタル変換値である基準バイアス電圧V0との間で第一の誤差電圧RAM11を含んでいる。
なお,上記バイアス電圧Vdは電流検出抵抗R31の両端電圧が零であって,バイアス電源116によって供給された電圧である。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られ
る第一の修正電圧であり,その中間帯域は図14(B)の201bで示されている。
また,上記第二の現在電圧210は上記第一の入力電圧V10がバイアス電圧Vdであるときに上記基準バイアス電圧V0に対して第二の誤差電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧,212eは該第二の修正電圧211から基準バイアス電圧V0を減じた第二の増分値に補正逆倍率Hを掛けて,これに基準バイアス電圧V0を加算して得られる第二の補正電圧であり,上記補正逆倍率Hは前述の(5)式によって算出されるものである。
入力電圧の中間帯域を拡大表示した図14(B)において,201bは上記第一の修正電圧201の中間帯域,213eは上記第二の修正電圧211から基準バイアス電圧V0を減じた第二の増分値を理論倍率Gで割って,その商に基準バイアス電圧V0を加算して得られる第二の推定電圧であり,該第二の推定電圧は上記補正逆倍率Hがまだ算出されていない時点で使用されるものである。
しかし,図13における第一の分圧回路117aと第二の分圧回路117bと帰還抵抗R36・R
46の抵抗値のバラツキがあって,例えば0.1%誤差の高精度抵抗を用いても僅かながらズ
レが発生し,その誤差レベルは上記多チャンネルA/D変換器102の分解能と同レベルのものとなる問題を含んでいるので,上記第二の推定電圧213eが上記第一の修正電圧201の中間帯域201bと完全に重なり合うことは困難である。
但し,実際には上記理論倍率Gに代わって,多数の製品サンプルに基づく実測平均値である基準倍率Rが適用されて,その誤差は軽減されるようになっている。
従って,第一の入力電圧V10と第二の入力電圧が共にバイアス電圧Vdとなる基準点の近傍では上記第二の推定電圧213eが重視され,該基準点から遠ざかるほど第一の修正電圧201が重視されるようになり,上記中間帯域から外側領域へ移行するときには突然の変化が発生しないようになっている。
なお,上記中間帯域は上記第二の現在値210が最大出力電圧Vbに略等しくなる中間電圧Vsの下方領域にあって,第二の現在電圧210が0になって,上記第二の推定電圧213e
の値が下限出力電圧Vcとなるまでの領域のことである。
図15において,700はマイクロプロセッサ103eによる校正動作の開始工程であり,該開始工程は後述の動作終了工程715を経て繰返し活性化するよう構成されている。
701は上記工程700に続いて作用し,次工程702aで初回動作フラグがセットされたかどうかを監視することによって初回動作であるかどうかを判定する工程,702aは該工程701
の判定がYESであって初回動作であったときに作用し,前記RAMメモリ105の所定番地であるRAM00に初期値を書き込むと共に,図示しない初回動作フラグをセットする工程であ
り,該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また,上記RAM00は可変アナログ信号源101eの発生電圧にバイアス電圧を加算して得ら
れる合算電圧に比例したデジタル変換値が書き込まれるデータメモリであって,マイクロプロセッサ103eは上記合算電圧に比例したデジタル変換値が必要なときには該RAMメモリRAM00の内容を随時読み出して使用するようになっている。
なお,上記基準バイアス電圧V0は正常なバイアス電圧Vdが印加されたときの本来のデジタル変換値であって,実際のバイアス電圧Vdに誤差があると,上記第一・第二の誤差電圧RAM11・RAM21が発生するものである。
709cは上記工程701の判定がNOであって初回動作ではないときに作用し,燃料噴射が
停止された燃料カット状態であるかどうかを判定する工程,708は該工程709cの判定がYESであって燃料カット状態にあるときに作用し,再度校正を実行するかどうかを判定する工程であり,該工程708では制御回路部の周辺温度の変化が生じる経過時間に見合った周期で繰返してYESの判定を行って上記工程703aへ移行するようになっている。
710aは上記工程709aの判定がYESであって既に補正逆倍率Hが演算記憶されていたとき,又は上記工程707aに続いて作用し,第一の入力電圧V10に対応したデジタル変換値を第一の現在電圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に,第二の入電圧V20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
してRAMメモリ105の第一仮領域に書き込むと共に,第二の入力電圧V20に対応したデジ
タル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程,
711bは該工程710bに続いて作用し,上記第二の現在電圧RAM20が0を越え最大出力電圧Vb未満であるかどうかを判定する工程,712bは該工程711bの判定がYESであった中間帯域において作用し,上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し,該第二の修正電圧211から上記基準バイアス電圧V0を減じた第二の増分値を基準倍率Rで割って,その商に基準バイアス電圧V0を加算して得られる第二の推定電圧213eをRAMメモリ105の所定番地RAM00に格納する工程,713bは上記工程711bの判定がNOであった外側領域において作用し,上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201をそのままRAMメモリ105の所定番地RAM00に格納する工程であり,上記工程712b又は工程713bに続いて上記工程714へ移行するようになっている。
ときにおける第二の修正電圧211から基準バイアス電圧V0を減じて得られる第二の増分電圧の実測値V2と,第一の入力電圧V10が中間電圧Vsに等しいときにおける第一の修正電圧201から基準バイアス電圧V0を減じた第一の増分電圧の実測値V1との比率V2/V1に関して,多数の製品サンプルに対する実測平均比率を測定して,これを基準倍率Rとして予め不揮発プログラムメモリ104eに格納していたデータである。
なお,上記工程712bでは前述の可変荷重平均を行って所定番地RAM00に格納するように
しても良い。
上記工程706aにおいて,拡大倍率X=固定倍率N×補正逆倍率Hの値を記憶するようにしておいて,工程712aでは補正逆倍率Hを掛けるかわりに上記拡大倍率Xを掛け,工程713aでは固定倍率Nを掛けておくようにしたほうが工程712aに対する演算回数が削減できる利点がある。
工程712bや工程713bによる演算も同様であるが,上記基準倍率Rや補正逆倍率H,固
定倍率Nとしては例えばR=3.05,H=0.328,N=32の値が使用され,この場合には上記拡大倍率X=10.49となるが,工程714の演算結果からは小数点を取り除くようにしても,予め32倍された数値のもとで小数点を除去しているので,大きな誤差となることはない。
この発明の第五実施例装置である車載電子制御装置100eによれば,可変アナログ信号源の発生電圧を多チャンネルA/D変換器102とマイクロプロセッサ103eを介してデジタル値としてRAMメモリ105に書込むアナログ信号入力回路において,上記可変アナログ信号源の一部は酸素ポンプ素子106aと酸素濃淡電池素子106bとを有する排気ガスセン106が使用され,上記酸素ポンプ素子106aに正負のポンプ電流を供給するポンプ電流供給回路114と,該ポンプ電流供給回路114に設けられた電流検出抵抗R31と,該電流検出抵抗の両端電圧を差動増幅した正負の信号電圧にバイアス電圧を加算するバイアス電源116とを備え可変アナログ回路を構成しているものにおいて,該可変アナログ信号回路は下記の全領域入力回路と拡大領域入力回路とを備えると共に,上記マイクロプロセッサ103eは上記多チャンネルA/D変換器102の分解能に比べて,より高精度なビット長のデジタルデータが扱えるものが使用されていて,該マイクロプロセッサと協働する不揮発プログラムメモリ104eは下記の誤差信号記憶手段703bと倍率補正手段712aと選択切換手段711aとなるプログラムを包含している。
多チャンネルA/D変換器102のフルスケール入力電圧Vfに略等しくなるような関係に接続された第一の増幅器110eを包含する入力回路である。
上記拡大領域入力回路は上記可変アナログ信号回路と多チャンネルA/D変換器102の第二の入力端子CH2間に接続されて第二の入力電圧V20を供給する入力回路であって,該第二の入力電圧V20は上記第一の入力電圧V10が最大値よりも小さな所定の中間電圧Vsであるときに,上記多チャンネルA/D変換器102のフルスケール入力電圧Vfに略等しくなるような関係に接続された第二の増幅器120eを包含する入力回路である。
上記誤差信号記憶手段703bは上記電流検出抵抗R31の両端電圧が零となって,上記第一・第二の入力電圧V10・V20が共に所定のバイアス電圧Vdであるときに作用して,規
格に合致した正常なバイアス電圧に対応した本来のデジタル変換値である基準バイアス電圧V0からの誤差電圧を求める手段であって,上記第一の入力電圧V10のデジタル変換値から上記基準バイアス電圧V0を減じた値を第一の誤差電圧RAM11として上記RAMメモリ105の第一番地に書込みすると共に,上記第二の入力電圧V20のデジタル変換値から上記基準バイアス電圧V0を減じた値を第二の誤差電圧RAM21として上記RAMメモリ105の第二番地に書込み記憶する手段である。
又は逆倍率を掛けたうえで上記基準バイアス電圧V0を加算することによって第二の補正電圧212eを得る手段であり,該第二の補正電圧212eは上記第一の入力電圧のデジタル変
換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じて得られる第一の修
正電圧201の中間帯域201bの値に略等しくなる関係に上記補正倍率が適用されるものであ
る。
上記選択切換手段711aは上記第一の入力電圧V10が上記中間電圧未満の中間帯域201b
にあるときは上記第二の補正電圧212eを選択使用すると共に,上記第一の入力電圧V10が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧201を選択使用して,選
択結果に応じた電圧値を上記RAMメモリ105の所定番地RAM00に格納指示する手段であ
る。
従って,実際の電流検出抵抗R31の両端電圧が零電圧状態ではなくても,マイクロプロセッサ103eは燃料カット中であれば随時バイアス電圧に対する誤差調整を行うことができると共に,この状態では排気ガスセンサ106の出力が利用されていないので,空燃比の制御に影響を与えることがない特徴がある。
従って,製品サンプルデータによる基準倍率R,又はその逆倍率を適用するものに比べて,実物現品による学習機能によって補正倍率K又は補正逆倍率Hが算出されているので,回路抵抗のバラツキが大きくても中間電圧以下の中間帯域におけるデジタル変換値の連続性に段差変動が生じない特徴がある。
上記減流検出用アナログスイッチ112eは上記電流検出抵抗R31に対する並列抵抗R39に対して直列接続されていて,合成電流検出抵抗を低下させて最大電流通電時に上記全領域入力回路と拡大領域入力回路の入力信号電圧を強制的に中間信号電圧Vsにする開閉素子であり,上記燃料カット検出手段709cは運転開始直前又は降坂惰行運転時又は減速惰行運転時において,制御電源は投入されていても燃料供給が行われていない状態において燃料カット状態であることを判定する手段である。
上記減流検出指令手段704aは上記燃料カット検出手段709cが燃料カット状態を検出し
ているときに,上記マイクロプロセッサが発生する第二の指令信号SW2によって上記減流検出用アナログスイッチ112eを開閉制御して,上記中間信号記憶手段704bを作動させる手段となっている。
従って,実際の電流検出抵抗R31の両端電圧が中間信号電圧状態ではなくても,マイクロプロセッサは燃料カット中であれば随時補正倍率の学習演算を行うことができる特徴がある。
特に,上記学習演算は燃料カット中に行われていて,この状態では排気ガスセンサの出力が利用されていないので,空燃比の制御に影響を与えることがない特徴があると共に,酸素ポンプ電流が最大値になることを利用して中間電圧を得るようにしているので,中間信号電圧用の基準電圧源を準備する必要がなくなる特徴がある。
従って,燃料カット状態であっても排気ガスセンサの温度が低くて,十分な酸素ポンプ電流Ipが得られないような場合には,測定された第二の中間電圧を無効にすることによって誤った倍率演算を行わないようにすることができる特徴がある。
上記基準倍率データは上記第一の入力電圧V10が上記中間電圧Vsに略等しいときにおける上記第二の修正電圧211から上記基準バイアス電圧V0を減じて得られる第二の増分電圧の実測値V2と,上記第一の入力電圧V10が上記中間電圧Vsに略等しいときにおける上記第一の修正電圧201から上記基準バイアス電圧V0を減じて得られる第一の増分電圧の実測値V1との比率を多数のサンプルで測定し,複数サンプルの平均値又は中央値等による統計値を基準倍率R=V2/V1,又はその逆数である逆基準倍率として,予め格納しておくデータである。
上記補正記憶判定手段709bは上記倍率演算手段706aが補正倍率K又は補正逆倍率Hを
演算記憶しているかどうかを判定する手段であり,
上記仮倍率補正手段712bは上記補正記憶判定手段709bの判定が未記憶であるときに,上
記倍率補正手段712aに代わって実行されるものであって,該仮倍率補正手段712bは上記
第二の入力電圧V20のデジタル変換値である第二の現在電圧210から上記第二の誤差電圧
RAM21を減じて第二の修正電圧211を算出し,該第二の修正電圧211から上記基準バイアス電圧V0を減じた第二の増分電圧を上記基準倍率Rで割るか,又は逆倍率を掛けたうえで上記基準バイアス電圧V0を加算することによって第二の推定電圧213eを得る手段であ
る。
従って,排気ガスセンサ106の環境温度が所定値に達するまでの間で,減流検出用アナ
ログスイッチ112eを閉路しても適切な第二の中間電圧が得られないことによって,倍率演算手段706aに基づく補正倍率Kが得られない状態であるときには,サンプルデータに基づく基準倍率Rを適用して,入力電圧の中間帯域と中間帯域以外の外側領域のデジタル変換値の連続性に大きな段差変動が生じないようにする特徴がある。
従って,補正倍率が演算記憶される前の時点において第二の推定電圧213eと第一の修正電圧201のデジタル変換値の連続性が不十分であっても,デジタル変換値が急変化するのを抑制して,なだらかな移行を行うことができる特徴がある。
従って,入力信号電圧が中間電圧Vsに適した値となる機会を速やかに発見し,中間信号検定手段705の判定が認定帯域内であれば直ちに倍率演算を行うことによって,倍率補
正手段で適用される補正倍率を基準倍率Rから倍率演算に基づく補正倍率Kに置き換えて,全帯域入力電圧において精度のよいデジタル変換を行うことができる特徴がある。
従って,最終的に得られたデジタル変換値に小数点が含まれないので,その後の利用段階においてマイクロプロセッサ103eの演算処理速度が速くなる特徴がある。
以下この発明の第六実施例装置の全体回路ブロックを示す図16について説明する。
図16において,100fは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり,該電子制御装置には多数のアナログセンサの中の一つである排気ガスセンサ106が接続されている。
また,上記電子制御装置100fの内部構成の一部として,102は電源端子Vccと基準電圧
端子VrefにDC5Vの安定化電圧が接続された分解能が10ビットの多チャンネルAD変
換器であり,該多チャンネルA/D変換器の第一の入力端子CH1には0〜5Vの第一の入力電圧V10が印加されると共に,第二の入力端子CH2には0〜5Vの第二の入力電圧V20が印加されている。
上記多チャンネルA/D変換器102には図示しないその他多数のアナログ信号入力が接続されていて,各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて
多チャンネルA/D変換器102内に設けられたバッファメモリに格納されるようになっている。
105は上記マイクロプロセッサ103fとバス接続された演算処理用のRAMメモリであり,該RAMメモリはデータメモリとしての役割も持っていて,上記多チャンネルA/D変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103fによって適時に読み出されて上記RAMメモリ105に書込みすることができるよう構成されている。
116は上記ポンプ素子106aに対して負の電流を供給するためのバイアス電源,111fはポ
ンプ電流供給回路114と酸素ポンプ素子106aとの間に接続された電流検出抵抗R31と並列接続され,該電流検出抵抗R31の両端を短絡することによって電流検出抵抗R31に対す
る給電を遮断する給電遮断用アナログスイッチ,101fは上記電流検出抵抗R31の両端電圧をアナログ信号源とした可変アナログ信号源であり,正のポンプ電流Ipは上記ポンプ電流供給回路114から電流検出抵抗R31,酸素ポンプ素子106a,バイアス電源116を通って酸素ポンプ素子106aに給電される。
また,負のポンプ電流Ipは上記バイアス電源116から酸素ポンプ素子106a,電流検出抵抗R31,ポンプ電流供給回路114を通って酸素ポンプ素子106aに給電される。
R34とR35は互いに直列接続された分圧抵抗であり,該分圧抵抗は上記電流検出抵抗R31と酸素ポンプ素子106aの接続点の電圧が印加されるようになっている。
110fは上記多チャンネルA/D変換器102の第一の入力端子CH1に対して第一の入力電圧V10を供給すると共に,プルダウン抵抗R30に接続された第一の増幅器であり,該第一の増幅器の正側入力端子は分圧抵抗R32とR33の接続点に接続されると共に,負側入力
端子は分圧抵抗R34とR35の接続点に接続され,帰還抵抗R36を介して上記第一の増幅器110fの出力端子にも接続されている。
なお,上記各抵抗の値は設計値としてはR32=R34,R33=R35,R36=R37となるような対称設計となっていて,上記第一の増幅器110fは可変アナログ信号源101fとしての電流検出抵抗R31の両端電圧とバイアス電源116の電圧が加算されることによって,第一の入力電圧V10が負の値にはならないように構成されている。
その結果,上記第一の入力電圧V10と第二の入力電圧V20の比率は上記第一の分圧回路117aと第二の分圧回路117bで選択された回路定数に基づいて算出され,所定の理論倍率Gが得られるものである。
アナログ入力電圧の最大値であるフルスケール電圧Vfは,多チャンネルA/D変換器102の基準電圧端子Vrefに印加された電圧に相当するものであって,この実施例ではDC5Vとなっている。
また,デジタル変換値の最大値である最大出力電圧Vbは,この実施例ではデジタル指標値1023となっている。
200は上記第一の入力電圧V10に対応したデジタル変換値である第一の現在電圧であり,該第一の現在電圧は上記第一の入力電圧V10がバイアス電圧Vdであるときに,該バイアス電圧Vdのデジタル変換値である基準バイアス電圧V0との間で第一の誤差電圧RAM11を含んでいる。
なお,上記バイアス電圧Vdは電流検出抵抗R31の両端電圧が零であって,バイアス電源116によって供給された電圧である。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られる第一の修正電圧であり,その中間帯域は図17(B)の201bで示されている。
また,上記第二の現在電圧210は上記第一の入力電圧V10がバイアス電圧Vdであるときに上記基準バイアス電圧V0に対して第二の誤差電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧,212fは上記第二の修正電圧211から基準バイアス電圧V0を減じた第二の増分値に補正逆倍率Hを掛けて,これに基準バイアス電圧V0を加算して得られる第二の補正電圧であり,上記補正逆倍率Hは前述の(5)式によって算出されるものであ
る。
入力電圧の中間帯域を拡大表示した図17(B)において,201bは上記第一の修正電圧201の中間帯域,213fは上記第二の修正電圧211から基準バイアス電圧V0を減じた第二の増分値を理論倍率Gで割って,その商に基準バイアス電圧V0を加算して得られる第二の推定電圧であり,該第二の推定電圧213fは上記補正逆倍率Hがまだ算出されていない時点で使用されるものである。
しかし,図16における第一の分圧回路117aと第二の分圧回路117bと帰還抵抗R36・R46の抵抗値のバラツキがあって,例えば0.1%誤差の高精度抵抗を用いても僅かながらズレが発生し,その誤差レベルは上記多チャンネルA/D変換器102の分解能と同レベルのものとなる問題を含んでいるので,上記第二の推定電圧213fが上記第一の修正電圧201の中間帯域201bと完全に重なり合うことは困難である。
但し,実際には上記理論倍率Gに代わって,多数の製品サンプルに基づく実測平均値である基準倍率Rが適用されて,その誤差は軽減されるようになっている。
平均演算における荷重係数は上記第二の推定電圧213fと第一の修正電圧201の中間帯域201bとの差の絶対値が大きくなるほど第二の推定電圧213fに掛ける荷重係数(1〜0)の値を減じると共に,上記絶対値が大きくなるほど上記第一の修正電圧201の中間領域201bに掛ける荷重係数(0〜1)の値を増加させて荷重平均値を求め,該荷重平均値を第二の平均化電圧とするものである。
従って,第一の入力電圧V10と第二の入力電圧V20が共にバイアス電圧Vdとなる基準
点の近傍では上記第二の推定電圧213fが重視され,該基準点から遠ざかるほど第一の修正電圧201が重視されるようになり,上記中間帯域から外側領域へ移行するときには突然の変化が発生しないようになっている。
なお,上記中間帯域は上記第二の現在値210が最大出力電圧Vbに略等しくなる中間電圧Vsの下方領域にあって,第二の現在電圧210が0になって,上記第二の推定電圧213fの値が下限出力電圧Vcとなるまでの領域のことである。
図18において,800はマイクロプロセッサ103fによる校正動作の開始工程であり,該開始工程は後述の動作終了工程815を経て繰返し活性化するよう構成されている。
801は上記工程800に続いて作用し,次工程802aで初回動作フラグがセットされたかどうかを監視することによって初回動作であるかどうかを判定する工程,802aは該工程801
の判定がYESであって初回動作であったときに作用し,前記RAMメモリ105の所定番地であるRAM00に初期値を書き込むと共に,図示しない初回動作フラグをセットする工程であ
り,該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また,上記RAM00は可変アナログ信号源101fの発生電圧にバイアス電圧を加算して得ら
れる合算電圧に比例したデジタル変換値が書き込まれるデータメモリであって,マイクロプロセッサ103fは上記合算電圧に比例したデジタル変換値が必要なときには該RAMメモリRAM00の内容を随時読み出して使用するようになっている。
なお,上記基準バイアス電圧V0は正常なバイアス電圧Vdが印加されたときの本来のデジタル変換値であって,実際のバイアス電圧Vdに誤差があると,上記第一・第二の誤差電圧RAM11・RAM21が発生するものである。
808は上記工程801の判定がNOであって初回動作ではないときに作用し,再度校正を実行するかどうかを判定する工程であり,該工程808では制御回路部の周辺温度の変化が生じる経過時間に見合った周期で繰返してYESの判定を行って上記工程802bへ移行するようになっている。
810aは上記工程809aの判定がYESであって既に拡大倍率Xが演算記憶されていたとき,又は上記工程814aに続いて作用し,第一の入力電圧V10に対応したデジタル変換値を第一の現在電圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に,第二の入力電圧V20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
RAM22と基準バイアス電圧V0の合計値が所定の認定帯域内の値ではなかったときに作用し,上記工程806aでセットされていた更新フラグをリセットする工程,809bは該工程806bに続いて作用し,上記工程814aが拡大倍率Xを算出記憶しているかどうかを判定する工程であり,該工程809bの判定がYESであって拡大倍率Xが算出記憶されているときには上記工程810aへ移行するようになっている。
てRAMメモリ105の第一仮領域に書き込むと共に,第二の入力電圧V20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程,814b
は該工程810bに続いて作用し,拡大倍率Y=固定倍率N/基準倍率Rを算出記憶する工程,811bは該工程814bに続いて作用し,上記第二の現在電圧RAM20が0を越え最大出力電圧Vb未満であるかどうかを判定する工程,812bは該工程811bの判定がYESであった中間帯域において作用し,上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し,該第二の修正電圧211から上記基準バイアス電圧V0を減じた第二の増分値に上記拡大倍率Yを掛けて,その積に基準バイアス電圧V0×固定倍率Nの積を加算して得られる第二の推定電圧213fのN倍の値をRAMメモリ105の所定番地RAM00に格納する工程,813bは上記工程811bの判定がNOであった外側領域において作用し,上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201に固定倍率Nを掛けて,その積をRAMメモリ105の所定番地RAM00に格納する工程,815は上記工程812a又は工程813a又は工程812b又は工程813bに続いて移行する動作終了工程である。
ときにおける第二の修正電圧211から基準バイアス電圧V0を減じて得られる第二の増分電圧の実測値V2と,第一の入力電圧V10が中間電圧Vsに等しいときにおける第一の修正電圧201から基準バイアス電圧V0を減じた第一の増分電圧の実測値V1との比率V2/V1に関して,多数の製品サンプルに対する実測平均比率を測定して,これを基準倍率Rとして予め不揮発プログラムメモリ104fに格納していたデータである。
なお,上記工程812bでは前述の可変荷重平均を行って所定番地RAM00に格納するようにしても良い。
この発明の第六実施例装置である車載電子制御装置100fによれば,可変アナログ信号源の発生電圧を多チャンネルA/D変換器102とマイクロプロセッサ103fを介してデジタル値としてRAMメモリ105に書込むアナログ信号入力回路において,上記可変アナログ信号源の一部は酸素ポンプ素子106aと酸素濃淡電池素子106bとを有する排気ガスセンサ106が使用され,上記酸素ポンプ素子106aに正負のポンプ電流を供給するポンプ電流供給回路114と,該ポンプ電流供給回路に設けられた電流検出抵抗R31と,該電流検出抵抗の両端電圧を差動増幅した正負の信号電圧にバイアス電圧を加算するバイアス電源116とを備え可変アナログ回路を構成しているものにおいて,該可変アナログ信号回路は下記の全領域入力回路と拡大領域入力回路とを備えると共に,上記マイクロプロセッサ103fは上記多チャンネルA/D変換器102の分解能に比べて,より高精度なビット長のデジタルデータが扱えるものが使用されていて,該マイクロプロセッサ103fと協働する不揮発プログラムメモリ104fは下記の誤差信号記憶手段803bと倍率補正手段812aと選択切換手段811aとなるプログラムを包含している。
多チャンネルA/D変換器102のフルスケール入力電圧Vfに略等しくなるような関係に接続された第一の増幅器110fを包含する入力回路である。
上記拡大領域入力回路は上記可変アナログ信号回路と多チャンネルA/D変換器102の第二の入力端子CH2間に接続されて第二の入力電圧V20を供給する入力回路であって,該第二の入力電圧V20は上記第一の入力電圧V10が最大値よりも小さな所定の中間電圧Vsであるときに,上記多チャンネルA/D変換器102のフルスケール入力電圧Vfに略等しくなるような関係に接続された第二の増幅器120fを包含する入力回路である。
上記誤差信号記憶手段803bは上記電流検出抵抗R31の両端電圧が零となって,上記第一・第二の入力電圧V10・V20が共に所定のバイアス電圧Vdであるときに作用して,規
格に合致した正常なバイアス電圧に対応した本来のデジタル変換値である基準バイアス電圧V0からの誤差電圧を求める手段であって,上記第一の入力電圧V10のデジタル変換値から上記基準バイアス電圧V0を減じた値を第一の誤差電圧RAM11として上記RAMメモリの第一番地に書込みすると共に,上記第二の入力電圧V20のデジタル変換値から上記基準バイアス電圧V0を減じた値を第二の誤差電圧RAM21として上記RAMメモリの第二番地に書込み記憶する手段である。
上記選択切換手段811aは上記第一の入力電圧V10が上記中間電圧未満の中間帯域201b
にあるときは上記第二の補正電圧212fを選択使用すると共に,上記第一の入力電圧V10が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧201を選択使用して,選択結果に比例したデジタル値を上記RAMメモリ105の所定番地RAM00に格納指示する手段となっている。
上記給電遮断用アナログスイッチ111fは上記電流検出抵抗R31に対する通電電流を短絡することによって上記全領域入力回路と拡大領域入力回路の入力信号電圧を強制的に上記バイアス電圧に等しくする開閉素子であり,上記誤差信号入力手段803aは上記マイクロプロセッサ103fが発生する第一の指令信号SW1によって上記給電遮断用アナログスイッチ111fを開閉制御して上記誤差信号記憶手段803bを作動させる手段であり,上記現状保持手段802bは上記選択切換手段811aによって選択格納されたRAMメモリRAM00の内容が上記誤差信号入力手段803aの作動中に変化しないようにして,上記誤差信号入力手段803aの作動直前の値に保持しておく手段であり,上記誤差信号入力手段803aは上記現状保持手段802bの作動中において上記誤差信号記憶手段803bを作動させるようになっている。
従って,実際の電流検出抵抗R31の両端電圧が零電圧状態ではなくても,マイクロプロセッサ103fは随時バイアス電圧に対する誤差調整を行うことができると共に,誤差調整処理中には前回のデジタル変換値を記憶保持しておくことによって,誤ったデジタル変換値が発生しない特徴がある。
特に,誤差調整を燃料カット中に行えば,この状態では排気ガスセンサの出力が利用されていないので,空燃比の制御に影響を与えることがない特徴がある。
また,誤差調整中にポンプ電流を継続給電することができる特徴がある。
上記中間信号記憶手段804bは上記第一の入力電圧V10が上記中間電圧Vsに略等しいと
きに作用して,上記第一の入力電圧V10のデジタル変換値から上記基準バイアス電圧V0
を減じた値を第一の中間電圧RAM12として上記RAMメモリの第三番地に書込みすると共
に,上記第二の入力電圧V20のデジタル変換値から上記基準バイアス電圧V0を減じた値
を第二の中間電圧RAM22として上記RAMメモリの第四番地に書込み記憶する手段である。
上記倍率演算手段806aは上記第一の中間電圧RAM12と第一の誤差電圧RAM11との差であ
る第一の偏差電圧と,上記第二の中間電圧RAM22と第二の誤差電圧RAM21との差である第
二の偏差電圧との比率として,補正倍率K=(第二の偏差電圧/第一の偏差電圧),又は補正逆倍率H=(第一の偏差電圧/第二の偏差電圧)を算出して記憶する手段である。
電圧RAM22に上記基準バイアス電圧V0を加算した合計値が,上記多チャンネルA/D変換器102の最大出力電圧Vb以下であって,しかも該最大電圧よりも若干小さい値である認定出力電圧Va以上である認定帯域内に含まれるかどうかを判定し,上記合計値が上記認定帯域内にあるときには上記中間信号記憶手段804bによって記憶された第一・第二の中
間電圧RAM12・RAM22を有効として,上記倍率演算手段806aによる倍率演算を実行する手
段であり,上記倍率補正手段812aにおいて適用される補正倍率は,上記倍率演算手段806aによって算出された補正倍率K,又は補正逆倍率Hとなっている。
従って,製品サンプルデータによる基準倍率R,又はその逆倍率を適用するものに比べ
て,実物現品による学習機能によって補正倍率K又は補正逆倍率Hが算出されているので,回路抵抗のバラツキが大きくても中間電圧以下の中間帯域におけるデジタル変換値の連続性に段差変動が生じない特徴がある。
しかも,第二の中間電圧を得るために,特別な基準電圧源を準備する必要がないので安価・小型な入力回路を構成することができるものである。
また,測定された第二の中間電圧が小さいことによって,倍率演算の誤差が大きくなることを防止することができる特徴がある。
上記基準倍率データは上記第一の入力電圧V10が上記中間電圧Vsに略等しいときにおける上記第二の修正電圧211から上記基準バイアス電圧V0を減じて得られる第二の増分電圧の実測値V2と,上記第一の入力電圧V10が上記中間電圧Vsに略等しいときにおける上記第一の修正電圧201から上記基準バイアス電圧V0を減じて得られる第一の増分電圧の実測値V1との比率を多数のサンプルで測定し,複数サンプルの平均値又は中央値等による統計値を基準倍率R=V2/V1,又はその逆数である逆基準倍率として,予め格納しておくデータである。
上記補正記憶判定手段809bは上記倍率演算手段806aが補正倍率K又は補正逆倍率Hを演算記憶しているかどうかを判定する手段であり,
上記仮倍率補正手段812bは上記補正記憶判定手段809bの判定が未記憶であるときに,上
記倍率補正手段812aに代わって実行されるものであって,該仮倍率補正手段812bは上記
第二の入力電圧V20のデジタル変換値である第二の現在電圧210から上記第二の誤差電圧
RAM21を減じて第二の修正電圧211を算出し,該第二の修正電圧211から上記基準バイアス電圧V0を減じた第二の増分電圧を上記基準倍率Rで割るか,又は逆倍率を掛けたうえで上記基準バイアス電圧V0を加算することによって第二の推定電圧213fを得る手段である。
従って,入力信号電圧が偶々第二の中間電圧に適した値となるまでの間で,倍率演算に基づく補正倍率が得られない状態であるときには,サンプルデータに基づく基準倍率Rを適用して,入力電圧の中間帯域と中間帯域以外の外側領域のデジタル変換値の連続性に大きな段差変動が生じないようにする特徴がある。
また,認定帯域内の第二の中間電圧が測定されて補正倍率が演算記憶された後には,入力電圧の中間帯域と外側領域のデジタル変換値の連続性が改善されて全体としてのデジタル変換精度が一層向上する特徴がある。
従って,実製品において第二の推定電圧213fと第一の修正電圧201のデジタル変換値の
連続性が不十分であっても,デジタル変換値が急変化するのを抑制して,なだらかな移行を行うことができる特徴がある。
従って,入力信号電圧が偶々中間電圧に適した値となる機会を速やかに発見し,中間信号検定手段805の判定が認定帯域内であれば直ちに倍率演算を行うことによって,倍率補正手段で適用される補正倍率を基準倍率Rから倍率演算に基づく補正倍率Kに置き換えて,全帯域入力電圧において精度のよいデジタル変換を行うことができる特徴がある。
従って,最終的に得られたデジタル変換値に小数点が含まれないので,その後の利用段階においてマイクロプロセッサ103fの演算処理速度が速くなる特徴がある。
101a〜101f 可変アナログ信号源 303a 誤差信号入力手段
102 多チャンネルA/D変換器 303b 誤差信号記憶手段
103a〜103f マイクロプロセッサ 308 校正時期判定手段
104a〜104f 不揮発プログラムメモリ 311 選択切換手段
105 RAMメモリ(データメモリ) 312 倍率補正手段(可変荷重平均化手段)
106 排気ガスセンサ 314 整数化手段
106a 酸素ポンプ素子 402b 現状保持手段
106b 酸素濃淡電池素子 403a 誤差信号入力手段
403b 誤差信号記憶手段
110a 分圧接続回路 404a 中間信号入力手段
110b〜110f 第一の増幅器 404b 中間信号記憶手段
111a〜111c 第一のアナログスイッチ 406 倍率演算手段
111d〜111f 給電遮断用アナログスイッチ 408 校正時期判定手段
112b 第二のアナログスイッチ 411 選択切換手段
112e 減流検出用アナログスイッチ 412 倍率補正手段
113 中間電圧発生回路 414 整数化手段
114 ポンプ電流供給回路 502b 現状保持手段
115 基準酸素電圧発生回路 503a 誤差信号入力手段
116 バイアス電源 503b 誤差信号記憶手段
120a〜120f 第二の増幅器 504b 中間信号記憶手段
505 中間信号検定手段
200 第一の現在電圧 506a 倍率演算手段
201 第一の修正電圧 508 定期校正時期判定手段
201a 第一の修正電圧(低電圧領域) 509a 不定期校正時期判定手段
201b 第一の修正電圧(中間帯域) 509b 補正記憶判定手段
210 第二の現在電圧 511a 選択切換手段
211 第二の修正電圧 511b 仮選択切換手段
212a〜212f 第二の補正電圧 512a 倍率補正手段
213c 第二の推定電圧 512b 仮倍率補正手段(可変荷重平均化手段)
213e 第二の推定電圧 514a 整数化手段
213f 第二の推定電圧 514b 整数化手段
214a 第二の平均化電圧
214c〜214f 第二の平均化電圧 602b 現状保持手段
603a 誤差信号入力手段
CH1 第一の入力端子 603b 誤差信号記憶手段
CH2 第二の入力端子 608 校正時期判定手段(燃料カット検出手段)
R31 電流検出抵抗 611 選択切換手段
R39 並列抵抗 612 倍率補正手段(可変荷重平均化手段)
RAM11 第一の誤差電圧 614 整数化手段
RAM12 第一の中間電圧 703a 誤差信号入力手段
RAM21 第二の誤差電圧 703b 誤差信号記憶手段
RAM22 第二の中間電圧 704a 減流検出指令手段
SW1 第一の指令信号 704b 中間信号記憶手段
SW2 第二の指令信号 705 中間信号検定手段
V0 基準バイアス電圧 706a 倍率演算手段
V10 第一の入力電圧 708 定期校正時期判定手段
V20 第ニの入力電圧 709a 不定期校正時期判定手段
Va 認定出力電圧 709b 補正記憶判定手段
Vb 最大出力電圧 709c 燃料カット検出手段
Vc 下限出力電圧 711a 選択切換手段
Vd バイアス電圧 711b 仮選択切換手段
Vf フルスケール入力電圧 712a 倍率補正手段
Vs 中間電圧 712b 仮倍率補正手段(可変荷重平均化手段)
714 整数化手段
G 理論倍率 802b 現状保持手段
R 基準倍率 803a 誤差信号入力手段
K 補正倍率 803b 誤差信号記憶手段
H 補正逆倍率 804b 中間信号記憶手段
X 拡大倍率 805 中間信号検定手段
Y 拡大倍率 806a 倍率演算手段
808 定期校正時期判定手段
809a 不定期校正時期判定手段
809b 補正記憶判定手段
811a 選択切換手段
811b 仮選択切換手段
812a 倍率補正手段
812b 仮倍率補正手段(可変荷重平均化手段)
814a 整数化手段
814b 整数化手段
Claims (21)
- 可変アナログ信号源の発生電圧をアナログ信号入力回路を介して多チャンネルA/D変換器に入力してデジタル値に変換すると共に、該デジタル値をマイクロプロセッサを介してデータメモリに書込むようにした車載電子制御装置において、
上記アナログ信号入力回路は、
(1)上記可変アナログ信号源と上記多チャンネルA/D変換器の第一の入力端子間に接続されて第一の入力電圧を供給する入力回路であって,該第一の入力電圧は上記可変アナログ信号源の発生電圧が最大値であるときに,上記多チャンネルA/D変換器のフルスケール入力電圧に略等しくなるような関係に設けられた全領域入力回路と,
(2)上記可変アナログ信号源と上記多チャンネルA/D変換器の第二の入力端子間に接続されて第二の入力電圧を供給する入力回路であって,該第二の入力電圧は上記第一の入力電圧が最大値よりも小さな所定の中間電圧であるときに,上記多チャンネルA/D変換器のフルスケール入力電圧に略等しくなるような関係に設けられた拡大領域入力回路とを備えると共に,
上記マイクロプロセッサは上記多チャンネルA/D変換器の分解能に比べて,より高精度
なビット長のデジタルデータが扱える能力を有し、
該マイクロプロセッサと協働する不揮発プログラムメモリは、
(1)上記可変アナログ信号源の発生電圧が零であるときに作用して,上記第一の入力電圧のデジタル変換値を第一の誤差電圧として上記データメモリの第一番地に書込みすると共に,上記第二の入力電圧のデジタル変換値を第二の誤差電圧として上記データメモリの第二番地に書込み記憶する誤差信号記憶手段と,
(2)上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じた第二の修正電圧を算出し,該第二の修正電圧を補正倍率で割るか,又は逆倍率を掛けることによって第二の補正電圧を得る手段であって,該第二の補正電圧は上記第一の入力電圧のデジタル変換値である第一の現在電圧から上記第一の誤差電圧を減じた第一の修正電圧の低電圧領域の値に,略等しくなる関係に上記補正倍率が適用される倍率補正手段と,
(3)上記第一の入力電圧が上記中間電圧未満の低電圧領域にあるときは上記第二の補正電圧を選択使用すると共に,上記第一の入力電圧が上記中間電圧以上の高電圧領域にあるときは上記第一の修正電圧を選択使用して,選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する選択切換手段を包含している
ことを特徴とする車載電子制御装置。 - 上記アナログ信号入力回路は,上記全領域入力回路と拡大領域入力回路に設けられ,上記可変アナログ信号源と上記多チャンネルA/D変換器間の接続を遮断するか,又は上記可変アナログ信号源と上記多チャンネルA/D変換器間の入力回路を短絡して上記可変アナログ信号源の発生電圧が零となっている状態と同じ状態に強制する第一のアナログスイッチを備えると共に,
上記不揮発プログラムメモリは,
(1)上記マイクロプロセッサの第一の指令信号によって上記第一のアナログスイッチを開閉制御して,上記誤差信号記憶手段を作動させる誤差信号入力手段と,
(2)上記選択切換手段によって選択格納されたデータメモリの内容が上記誤差信号入力手段の作動中に変化しないようにして,上記誤差信号入力手段の作動直前の値に保持しておく現状保持手段となるプログラムを包含している
ことを特徴とする請求項1記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第二の修正電圧の実測値V2と,上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第一の修正電圧の実測値V1との比率を多数のサンプルで測定し,複数サンプルの平均値又は中央値等による統計値を基準倍率R=V2/V1,又はその逆数である逆基準倍率として,予め格納しておく基準倍率データを包含し,上記倍率補正手段において適用される補正倍率は,上記基準倍率Rである
ことを特徴とする請求項1又は請求項2記載の車載電子制御装置。 - 可変アナログ信号源の発生電圧をアナログ信号入力回路を介して多チャンネルA/D変換器に入力してデジタル値に変換すると共に、該デジタル値をマイクロプロセッサを介してデータメモリに書込むようにした車載電子制御装置において、
上記可変アナログ信号源の一部として酸素ポンプ素子と酸素濃淡電池素子とを有する排気ガスセンサが使用され、
上記アナログ信号入力回路として、上記酸素ポンプ素子に正負のポンプ電流を供給するポンプ電流供給回路と,該ポンプ電流供給回路に設けられた電流検出抵抗と,該電流検出抵抗の両端電圧を差動増幅した正負の信号電圧にバイアス電圧を加算するバイアス電源とを備えた可変アナログ信号回路を構成しているものにおいて,
上記可変アナログ信号回路は,
(1)上記可変アナログ信号源と上記多チャンネルAD変換器の第一の入力端子間に接続されて第一の入力電圧を供給する入力回路であって,該第一の入力電圧は上記可変アナログ信号源の出力電圧が最大値であるときに,上記多チャンネルAD変換器のフルスケール入力電圧に略等しくなるような関係に設けられた全領域入力回路と,
(2)上記可変アナログ信号源と上記多チャンネルAD変換器の第二の入力端子間に接続されて第二の入力電圧を供給する入力回路であって,該第二の入力電圧は上記第一の入力電圧が最大値よりも小さな所定の中間電圧であるときに,上記多チャンネルAD変換器のフルスケール入力電圧に略等しくなるような関係に設けられた拡大領域入力回路とを備えると共に,
上記マイクロプロセッサは上記多チャンネルA/D変換器の分解能に比べて,より高精度
なビット長のデジタルデータが扱える能力を有し、
該マイクロプロセッサと協働する不揮発プログラムメモリは、
(1)上記電流検出抵抗の両端電圧が零となって,上記第一・第二の入力電圧が共に所定のバイアス電圧であるときに作用して,規格に合致した正常なバイアス電圧に対応した本来のデジタル変換値である基準バイアス電圧からの誤差電圧を求める手段であって,上記第一の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第一の誤差電圧として上記データメモリの第一番地に書込みすると共に,上記第二の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第二の誤差電圧として上記データメモリの第二番地に書込み記憶する誤差信号記憶手段と,
(2)上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じて第二の修正電圧を算出し,該第二の修正電圧から上記基準バイアス電圧を減じた第二の増分電圧を補正倍率で割るか,又は逆倍率を掛けたうえで上記基準バイアス電圧を加算することによって第二の補正電圧を得る手段であって,該第二の補正電圧は上記第一の入力電圧のデジタル変換値である第一の現在電圧から上記第一の誤差電圧を減じて得られる第一の修正電圧の中間帯域の値に略等しくなる関係に上記補正倍率が適用される倍率補正手段と,
(3)上記第一の入力電圧が上記中間電圧未満の中間帯域にあるときは上記第二の補正電圧を選択使用すると共に,上記第一の入力電圧が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧を選択使用して,選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する選択切換手段となるプログラムを包含している
ことを特徴とする車載電子制御装置。 - 上記ポンプ電流供給回路は,上記電流検出抵抗に対する通電電流を遮断又は短絡することによって上記全領域入力回路と拡大領域入力回路の入力信号電圧を強制的に上記バイアス電圧に等しくする給電遮断用アナログスイッチを備えると共に,
上記不揮発プログラムメモリは,
(1)上記マイクロプロセッサが発生する第一の指令信号によって上記給電遮断用アナログスイッチを開閉制御して上記誤差信号記憶手段を作動させる誤差信号入力手段と,
(2)運転開始直前又は降坂惰行運転時又は減速惰行運転時において,制御電源は投入されていても燃料供給が行われていない状態において燃料カット状態であることを判定する燃料カット検出手段又は上記選択切換手段によって選択格納されたデータメモリの内容が上記誤差信号入力手段の作動中に変化しないようにして,上記誤差信号入力手段の作動直前の値に保持しておく現状保持手段となるプログラムを包含し,
上記誤差信号入力手段は上記燃料カット検出手段の作動中であるか,又は上記現状保持手段の作動中において上記誤差信号記憶手段を作動させるものである
ことを特徴とする請求項4記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,上記第一の入力電圧が上記中間電圧に略等しいときに
おける上記第二の修正電圧から上記基準バイアス電圧を減じて得られる第二の増分電圧の実測値V2と,上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第一の修正電圧から上記基準バイアス電圧を減じて得られる第一の増分電圧の実測値V1との比率を多数のサンプルで測定し,複数サンプルの平均値又は中央値等による統計値を基準倍率R=V2/V1,又はその逆数である逆基準倍率として,予め格納しておく基準倍率データを包含し,
上記倍率補正手段において適用される補正倍率は,上記基準倍率Rである
ことを特徴とする請求項4又は請求項5記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,上記第二の補正電圧と上記第一の修正電圧との重複部分における荷重平均電圧を算出する手段であって,該荷重平均演算における荷重係数は上記第二の補正電圧と第一の修正電圧との差の絶対値が大きくなるほど第二の補正電圧に掛ける荷重係数(1〜0)の値を減じると共に,上記絶対値が大きくなるほど上記第一の修正電圧に掛ける荷重係数(0〜1)の値を増加させて荷重平均値を求め,該荷重平均値を第二の平均化電圧とする可変荷重平均化手段となるプログラムを包含し,
上記選択切換手段は上記第二の補正電圧に代わって上記第二の平均化電圧を選択使用することを特徴とする請求項3又は請求項6記載の車載電子制御装置。 - 上記誤差信号記憶手段は制御装置の動作開始時点で実行されるものであると共に,
上記不揮発プログラムメモリは,再校正するのが望ましい周辺温度の変化が生じる経過時間に見合った周期であるか,又は当該可変アナログ信号源が不使用状態になる都度に,繰り返し上記誤差信号記憶手段を実行指令する校正時期判定手段となるプログラムを包含している
ことを特徴とする請求項3,請求項6,請求項7のいずれかに記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,
(1)上記第一の入力電圧を上記中間電圧に略等しい値に強制設定したときに作用して,上記第一の入力電圧のデジタル変換値を第一の中間電圧として上記データメモリの第三番地に書込みすると共に,上記第二の入力電圧のデジタル変換値を第二の中間電圧として上記データメモリの第四番地に書込み記憶する中間信号記憶手段と,
(2)上記第一の中間電圧と第一の誤差電圧との差である第一の偏差電圧と,上記第二の中間電圧と第二の誤差電圧との差である第二の偏差電圧との比率として,補正倍率K=(第二の偏差電圧/第一の偏差電圧),又は補正逆倍率H=(第一の偏差電圧/第二の偏差電圧)を算出して記憶する倍率演算手段となるプログラムを包含し,
上記倍率補正手段において適用される補正倍率は,上記倍率演算手段によって算出された補正倍率K,又は補正逆倍率Hである
ことを特徴とする請求項1又は請求項2記載の車載電子制御装置。 - 上記アナログ信号入力回路は,
(1)上記可変アナログ信号源の発生電圧の最大値よりも低い所定の中間信号電圧を発生する中間電圧発生回路と,
(2)上記全領域入力回路と拡大領域入力回路に設けられ,上記可変アナログ信号源に代わって上記中間電圧発生回路による中間信号電圧を,上記全領域入力回路と拡大領域入力回路を介して上記多チャンネルA/D変換器の第一・第二の入力端子に印加する第二のアナログスイッチとを備えると共に,
上記不揮発プログラムメモリは,
(1)上記マイクロプロセッサの第二の指令信号によって上記第二のアナログスイッチを開閉制御して,上記中間信号記憶手段を作動させる中間信号入力手段と,
(2)上記選択切換手段によって選択格納されたデータメモリの内容が上記中間信号入力手段の作動中に変化しないようにして,上記中間信号入力手段の作動直前の値に保持しておく現状保持手段となるプログラムとを包含している
ことを特徴とする請求項9記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,
(1)上記第一の入力電圧を上記中間電圧に略等しい値に強制設定したときに作用して,記第一の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第一の中間電圧として上記データメモリの第三番地に書込みすると共に,上記第二の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第二の中間電圧として上記データメモリの第四番地に書込み記憶する中間信号記憶手段と,
(2)上記第一の中間電圧と第一の誤差電圧との差である第一の偏差電圧と,上記第二の中間電圧と第二の誤差電圧との差である第二の偏差電圧との比率として,補正倍率K=(第二の偏差電圧/第一の偏差電圧),又は補正逆倍率H=(第一の偏差電圧/第二の偏差電圧)を算出して記憶する倍率演算手段となるプログラムとを包含し,上記倍率補正手段において適用される補正倍率は,上記倍率演算手段によって算出された補正倍率K,又は補正逆倍率Hである
ことを特徴とする請求項4又は請求項5記載の車載電子制御装置。 - 上記ポンプ電流供給回路は,
上記電流検出抵抗に対する並列抵抗に対して直列接続されていて,合成電流検出抵抗を低下させて最大電流通電時に上記全領域入力回路と拡大領域入力回路の入力信号電圧を強制的に中間信号電圧にする減流検出用アナログスイッチとを備えると共に,上記不揮発プログラムメモリは,
(1)運転開始直前又は降坂惰行運転時又は減速惰行運転時において,制御電源は投入されていても燃料供給が行われていない状態において燃料カット状態であることを判定する燃料カット検出手段と,
(2)上記燃料カット検出手段が燃料カット状態を検出しているときに,上記マイクロプロセッサが発生する第二の指令信号によって上記減流検出用アナログスイッチを開閉制御して,上記中間信号記憶手段を作動させる減流検出指令手段となるプログラムを包含している
ことを特徴とする請求項11記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,
上記中間信号記憶手段によって記憶された第二の中間電圧に上記基準バイアス電圧を加算した合計値が,上記多チャンネルA/D変換器の最大出力電圧Vb以下であって,しかも該最大電圧よりも若干小さい値である認定出力電圧Va以上である認定帯域内に含まれるかどうかを判定し,上記合計値が上記認定帯域内にあるときには上記中間信号記憶手段によって記憶された第一・第二の中間電圧を有効として,上記倍率演算手段による倍率演算を実行する中間信号検定手段となるプログラムを包含している
ことを特徴とする請求項12記載の車載電子制御装置。 - 上記誤差信号記憶手段と中間信号記憶手段と倍率演算手段とは制御装置の動作開始時点で実行されるものであると共に,
上記不揮発プログラムメモリは,再校正するのが望ましい周辺温度の変化が生じる経過時間に見合った周期であるか,又は当該可変アナログ信号源が不使用状態になる都度に繰り返し上記誤差信号記憶手段と中間信号記憶手段と倍率演算手段を実行指令する校正時期判定手段となるプログラムを包含している
ことを特徴とする請求項9乃至12のいずれかに記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,
(1)上記第一の入力電圧が上記中間電圧に略等しいときに作用して,上記第一の入力電圧のデジタル変換値を第一の中間電圧として上記データメモリの第三番地に書込みすると共に,上記第二の入力電圧のデジタル変換値を第二の中間電圧として上記データメモリの第四番地に書込み記憶する中間信号記憶手段と,
(2)上記第一の中間電圧と第一の誤差電圧との差である第一の偏差電圧と,上記第二の中間電圧と第二の誤差電圧との差である第二の偏差電圧との比率として,補正倍率K=(第二の偏差電圧/第一の偏差電圧),又は補正逆倍率H=(第一の偏差電圧/第二の偏差電圧)を算出して記憶する倍率演算手段と,
(3)上記中間信号記憶手段によって記憶された第二の中間電圧が,上記多チャンネルA/D変換器の最大出力電圧Vb以下であって,しかも該最大電圧よりも若干小さい値である認定出力電圧Va以上である認定帯域内に含まれるかどうかを判定し,上記第二の中間電圧が上記認定帯域内にあるときには上記中間信号記憶手段によって記憶された第一・第二の中間電圧を有効として,上記倍率演算手段による倍率演算を実行する中間信号検定手段となるプログラムを包含し,
上記倍率補正手段において適用される補正倍率は,上記倍率演算手段によって算出された補正倍率K,又は補正逆倍率Hである
ことを特徴とする請求項1又は請求項2記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,
(1)上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第二の修正電圧の実測値V2と,上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第一の修正電圧の実測値V1との比率を多数のサンプルで測定し,複数サンプルの平均値又は中央値等による統計値を基準倍率R=V2/V1,又はその逆数である逆基準倍率として,予め格納しておく基準倍率データを包含すると共に,
(2)上記倍率演算手段が補正倍率又は補正逆倍率を演算記憶しているかどうかを判定する補正記憶判定手段と,
(3)上記補正記憶判定手段の判定が未記憶であるときに,上記倍率補正手段に代わって実行されるものであって,上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じた第二の修正電圧を上記基準倍率Rで割るか,又は基準倍率Rの逆数を掛けて第二の推定電圧を算出する仮倍率補正手段と,
(4)上記補正記憶判定手段の判定が未記憶であるときに,上記選択切換手段に代わって実行されるものであって,上記第一の入力電圧が上記中間電圧未満の低電圧領域にあるときは上記第二の推定電圧を選択使用すると共に,上記第一の入力電圧が上記中間電圧以上の高電圧領域にあるときは上記第一の入力電圧のデジタル変換値である第一の現在電圧から上記第一の誤差電圧を減じた第一の修正電圧を選択使用して,選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する仮選択切換手段となるプログラムを包含している
ことを特徴とする請求項15記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,
(1)上記第一の入力電圧が上記中間電圧に略等しいときに作用して,上記第一の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第一の中間電圧として上記データメモリの第三番地に書込みすると共に,上記第二の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第二の中間電圧として上記データメモリの第四番地に書込み記憶する中間信号記憶手段と,
(2)上記第一の中間電圧と第一の誤差電圧との差である第一の偏差電圧と,上記第二の中間電圧と第二の誤差電圧との差である第二の偏差電圧との比率として,補正倍率K=(第二の偏差電圧/第一の偏差電圧),又は補正逆倍率H=(第一の偏差電圧/第二の偏差電圧)を算出して記憶する倍率演算手段と,
(3)上記中間信号記憶手段によって記憶された第二の中間電圧に上記基準バイアス電圧を加算した合計値が,上記多チャンネルA/D変換器の最大出力電圧Vb以下であって,しかも該最大電圧よりも若干小さい値である認定出力電圧Va以上である認定帯域内に含まれるかどうかを判定し,上記合計値が上記認定帯域内にあるときには上記中間信号記憶手段によって記憶された第一・第二の中間電圧を有効として,上記倍率演算手段による倍率演算を実行する中間信号検定手段となるプログラムを包含し,
上記倍率補正手段において適用される補正倍率は,上記倍率演算手段によって算出された補正倍率K,又は補正逆倍率Hであることを特徴とする
請求項4又は請求項5記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,
(1)上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第二の修正電圧から上記基準バイアス電圧を減じて得られる第二の増分電圧の実測値V2と,上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第一の修正電圧から上記基準バイアス電圧を減じて得られる第一の増分電圧の実測値V1との比率を多数のサンプルで測定し,複数サンプルの平均値又は中央値等による統計値を基準倍率R=V2/V1,又はその逆数である逆基準倍率として,予め格納しておく基準倍率データを包含すると共に,
(2)上記倍率演算手段が補正倍率又は補正逆倍率を演算記憶しているかどうかを判定する補正記憶判定手段と,
(3)上記補正記憶判定手段の判定が未記憶であるときに,上記倍率補正手段に代わって実行されるものであって,上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じて第二の修正電圧を算出し,該第二の修正電圧から上記基準バイアス電圧を減じた第二の増分電圧を上記基準倍率で割るか,又は逆倍率を掛けたうえで上記基準バイアス電圧を加算することによって第二の推定電圧を得る仮倍率補正手段と,
(4)上記補正記憶判定手段の判定が未記憶であるときに,上記選択切換手段に代わって実行されるものであって,上記第一の入力電圧が上記中間電圧未満の中間帯域にあるときは上記第二の推定電圧を選択使用すると共に,上記第一の入力電圧が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧を選択使用して,選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する仮選択切換手段となるプログラムを包含している
ことを特徴とする請求項13又は請求項17に記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,
上記第二の推定電圧と上記第一の修正電圧との重複部分における荷重平均電圧を算出する手段であって,該荷重平均演算における荷重係数は上記第二の推定電圧と第一の修正電圧との差の絶対値が大きくなるほど第二の推定電圧に掛ける荷重係数(1〜0)の値を減じると共に,上記絶対値が大きくなるほど上記第一の修正電圧に掛ける荷重係数(0〜1)の値を増加させて荷重平均値を求め,該荷重平均値を第二の平均化電圧とする可変荷重平均化手段となるプログラムを包含し,
上記仮選択切換手段は上記第二の推定電圧に代わって上記第二の平均化電圧を選択使用する
ことを特徴とする請求項16又は請求項18に記載の車載電子制御装置。 - 上記誤差信号記憶手段と中間信号記憶手段と中間信号検定手段と倍率演算手段とは制御装置の動作開始時点で実行されるものであると共に,
上記不揮発プログラムメモリは,
(1)再校正するのが望ましい周辺温度の変化が生じる経過時間に見合った周期であるか,又は当該可変アナログ信号源が不使用状態になる都度に繰り返し上記誤差信号記憶手段と中間信号記憶手段と中間信号検定手段と倍率演算手段とを実行指令する定期校正時期判定手段と,
(2)上記動作開始時点と定期校正時期において上記中間信号検定手段の検定結果が認定帯域外であったときに作用して,引き続く演算サイクルにおいて繰返して上記中間信号記憶手段と中間信号検定手段を実行指令して,該中間信号検定手段の判定が認定帯域内であったときに上記倍率演算手段を実行する不定期校正時期判定手段となるプログラムを包含している
ことを特徴とする請求項13,請求項15,請求項17のいずれかに記載の車載電子制御装置。 - 上記不揮発プログラムメモリは,上記アナログ信号電圧のデジタル変換値に対して所定の固定倍率を掛けたうえで上記データメモリに格納する手段であって,上記固定倍率は上記データメモリに格納された数値が最大値であったときでも,上記マイクロプロセッサで扱えるデータビット長以下に制限されていると共に,上記第二の補正電圧又は第二の推定電圧又は第二の平均化電圧等の倍率補正データに上記固定倍率を掛けた後に残された小数点以下の数値を切捨てする整数化手段となるプログラムを包含している
ことを特徴とする請求項1乃至20のいずれかに記載の車載電子制御装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008439A JP4012153B2 (ja) | 2004-01-15 | 2004-01-15 | 車載電子制御装置 |
US10/891,525 US7149609B2 (en) | 2004-01-15 | 2004-07-15 | Vehicular electronic control unit |
DE102004042030A DE102004042030A1 (de) | 2004-01-15 | 2004-08-31 | Fahrzeugelektroniksteuereinheit |
CNB2004100797871A CN100550648C (zh) | 2004-01-15 | 2004-09-14 | 车载电子控制装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008439A JP4012153B2 (ja) | 2004-01-15 | 2004-01-15 | 車載電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005204080A JP2005204080A (ja) | 2005-07-28 |
JP4012153B2 true JP4012153B2 (ja) | 2007-11-21 |
Family
ID=34747177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004008439A Expired - Fee Related JP4012153B2 (ja) | 2004-01-15 | 2004-01-15 | 車載電子制御装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7149609B2 (ja) |
JP (1) | JP4012153B2 (ja) |
CN (1) | CN100550648C (ja) |
DE (1) | DE102004042030A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4014212B2 (ja) * | 2003-11-19 | 2007-11-28 | 富士通テン株式会社 | 電子制御装置 |
DE102006032893B4 (de) * | 2006-07-15 | 2015-04-30 | Bayerische Motoren Werke Aktiengesellschaft | Kraftfahrzeugsystem |
US7630840B2 (en) * | 2007-11-27 | 2009-12-08 | Gm Global Technology Operations, Inc. | Oxygen sensor readiness detection |
US7973543B2 (en) * | 2008-07-11 | 2011-07-05 | Advantest Corporation | Measurement apparatus, test apparatus and measurement method |
TWI372336B (en) * | 2009-02-13 | 2012-09-11 | Delta Electronics Inc | Input voltage detection circuit and power supply circuit |
WO2010137168A1 (ja) * | 2009-05-29 | 2010-12-02 | 三菱電機株式会社 | アナログユニット |
CN102043386B (zh) * | 2011-01-19 | 2012-06-06 | 中国重汽集团济南动力有限公司 | 数字式重型汽车动力输出调节控制器 |
JP2013221407A (ja) | 2012-04-12 | 2013-10-28 | Denso Corp | 電子制御装置 |
JP5796561B2 (ja) | 2012-10-23 | 2015-10-21 | 株式会社デンソー | 車載用電子制御装置 |
CN103901248A (zh) * | 2012-12-28 | 2014-07-02 | 北京北大千方科技有限公司 | 车载设备中的电压检测电路和车载设备 |
KR101722465B1 (ko) * | 2015-08-26 | 2017-04-03 | 베이스코리아아이씨(주) | 하나의 핀으로 센서의 식별 값을 출력하는 착탈식 센서 모듈, 착탈식 센서 모듈의 센서를 하나의 핀으로써 식별하는 센서 식별 장치 및 센서 식별 방법 |
EP3255797B1 (de) | 2016-06-10 | 2018-11-14 | Sick Ag | Schaltungsanordnung |
CN107764433A (zh) * | 2016-08-23 | 2018-03-06 | 哈尔滨飞机工业集团有限责任公司 | 一种涡轮间温度表试验器 |
CN109212318A (zh) * | 2017-07-04 | 2019-01-15 | 重庆无线绿洲通信技术有限公司 | 阻值测量电路及方法、温度监控装置、电池包及管理系统 |
US11089249B2 (en) * | 2017-10-23 | 2021-08-10 | Sony Semiconductor Solutions Corporation | Imaging apparatus and electronic equipment |
JP7115335B2 (ja) * | 2019-01-23 | 2022-08-09 | トヨタ自動車株式会社 | 内燃機関の制御装置 |
JP2020164125A (ja) * | 2019-03-29 | 2020-10-08 | 日本電産エレシス株式会社 | 電子制御装置、電動パワーステアリング用電子制御装置および電動パワーステアリングシステム |
JP7327354B2 (ja) * | 2020-11-04 | 2023-08-16 | トヨタ自動車株式会社 | 情報処理システム、情報処理方法、及び、プログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3447629A1 (de) * | 1984-12-28 | 1986-07-03 | Fujitsu Ltd., Kawasaki, Kanagawa | Signalverarbeitungssystem fuer einen kraftfahrzeug-beschleunigungsfuehler |
JPH0752142B2 (ja) * | 1987-12-21 | 1995-06-05 | 富士重工業株式会社 | 車輌診断装置 |
JP3026278B2 (ja) * | 1995-03-02 | 2000-03-27 | 本田技研工業株式会社 | パルス幅変調ソレノイドの制御装置 |
JPH10169500A (ja) | 1996-12-12 | 1998-06-23 | Unisia Jecs Corp | 空燃比センサの出力補正装置 |
JP3750330B2 (ja) | 1998-01-27 | 2006-03-01 | 松下電工株式会社 | A/d変換装置 |
JP2000013227A (ja) | 1998-06-23 | 2000-01-14 | Denso Corp | A/d変換装置 |
TW515766B (en) * | 2002-03-08 | 2003-01-01 | Shr-Shiung Li | Method and device for detecting distance by car reversing radar |
JP4209736B2 (ja) * | 2003-07-16 | 2009-01-14 | 三菱電機株式会社 | エンジン制御装置 |
JP4141444B2 (ja) * | 2005-01-25 | 2008-08-27 | 三菱電機株式会社 | 車載エンジン制御装置 |
-
2004
- 2004-01-15 JP JP2004008439A patent/JP4012153B2/ja not_active Expired - Fee Related
- 2004-07-15 US US10/891,525 patent/US7149609B2/en not_active Expired - Fee Related
- 2004-08-31 DE DE102004042030A patent/DE102004042030A1/de not_active Ceased
- 2004-09-14 CN CNB2004100797871A patent/CN100550648C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050156580A1 (en) | 2005-07-21 |
US7149609B2 (en) | 2006-12-12 |
CN100550648C (zh) | 2009-10-14 |
CN1642014A (zh) | 2005-07-20 |
DE102004042030A1 (de) | 2005-08-11 |
JP2005204080A (ja) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4012153B2 (ja) | 車載電子制御装置 | |
US9223318B2 (en) | Mass flow controller system | |
US5511006A (en) | Method and apparatus for determining an air quality level | |
US10436137B2 (en) | Method for operating a drive device and a corresponding drive device | |
US6868712B2 (en) | Control method for gas concentration sensor | |
US20040208225A1 (en) | Method and apparatus for correcting sensor signal in temperature | |
US5265458A (en) | Method of compensating output of air/fuel ratio sensor for variation in the current sensitivity to oxygen | |
JP4624511B2 (ja) | 線形酸素センサのための制御装置 | |
US4881183A (en) | Method and apparatus for emission testing | |
US4721944A (en) | Analog-to-digital conversion method and an analog-to-digital converter utilizing the same | |
US5826426A (en) | Oxygen sensor linearization system and method | |
JPH09133039A (ja) | スロットルバルブの制御装置及び方法 | |
JP6500715B2 (ja) | 空燃比センサの制御装置 | |
JPH0643981B2 (ja) | 空燃比制御装置 | |
KR101101882B1 (ko) | 유압 서보밸브 제어장치 | |
JP3403127B2 (ja) | A/d変換回路 | |
US4750353A (en) | Method of voltage compensation for an air/fuel ratio sensor | |
JP3626702B2 (ja) | Ad変換装置 | |
JPS5931249B2 (ja) | アナログ・デイジタル変換装置 | |
JPH06213435A (ja) | 燃焼機器用制御装置 | |
KR100216811B1 (ko) | 자동차의 공연비 제어 방법 | |
US11572821B2 (en) | Method and processing unit for ascertaining a fill level of an exhaust-gas component in a catalytic converter | |
JP2002162251A (ja) | 計測機用信号処理装置 | |
JPH09264768A (ja) | センサモジュール | |
JP2018116031A (ja) | 信号補正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |