JP2000013227A

JP2000013227A - Ａ／ｄ変換装置

Info

Publication number: JP2000013227A
Application number: JP10176126A
Authority: JP
Inventors: Takayoshi Honda; 隆芳本多
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1998-06-23
Filing date: 1998-06-23
Publication date: 2000-01-14

Abstract

(57)【要約】【課題】Ａ／Ｄ変換の精度を向上させつつその変換処理
を効率良く実施する。【解決手段】第１，第２のＡ／Ｄ変換器１１，１２は共
に１０ビットＡ／Ｄ変換器で構成され、アナログ信号を
随時デジタル信号に変換してＣＰＵ１５に対して送信す
る。第１のＡ／Ｄ変換器１１は、第１〜第２の基準電圧
（０〜５Ｖ）の間のアナログ信号をＡ／Ｄ変換する。同
Ａ／Ｄ変換器１１のｃｈ５には第３の基準電圧（1.25
Ｖ）が入力され、そのＡ／Ｄ変換値が補正値としてメモ
リに記憶される。第２のＡ／Ｄ変換器１２は、第２〜第
３の基準電圧（０〜1.25Ｖ）の間のアナログ信号をＡ／
Ｄ変換する。第２〜第３の基準電圧（０〜1.25Ｖ）の範
囲では、前記第３の基準電圧をＡ／Ｄ変換して求めた補
正値を使い、第２のＡ／Ｄ変換器１２によるＡ／Ｄ変換
値が補正される。この場合、補正に要するＡ／Ｄ変換は
１回のみ実施されればよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アナログ信号をデ
ジタル信号に変換するＡ／Ｄ変換器を備え、同Ａ／Ｄ変
換器によるＡ／Ｄ変換の精度を向上させるためのＡ／Ｄ
変換装置に関するものである。

【０００２】

【従来の技術】この種の従来技術として、例えば特開平
３−１５３９８０号公報が開示されている。同公報で
は、低ビット（８ビット）のＡ／Ｄ変換器を使用したソ
レノイド駆動回路において、ハイ（Ｈｉｇｈ）側の基準
電圧とロー（Ｌｏｗ）側の基準電圧とを基準電圧切替回
路で切り替えることとし、ハイ側の基準電圧を用いたＡ
／Ｄ変換器で所定の固定電圧をＡ／Ｄ変換してその値を
実測値Ａとする。また、Ａ／Ｄ変換器の基準電圧をロー
側に切り替えて前記固定電圧をＡ／Ｄ変換し、その値を
実測値Ｂとする。そして、実測値Ａ，Ｂを用いて補正値
αを生成する。

【０００３】その後、ロー側の基準電圧を用いてＡ／Ｄ
変換器によりアナログ信号をＡ／Ｄ変換し、前記補正値
αにより補正することで、Ａ／Ｄ変換精度を向上させて
いた。これにより、低ビットのＡ／Ｄ変換器を使用した
にも拘わらず、高ビットのＡ／Ｄ変換器と同等の機能を
持たせることとしていた。

【０００４】

【発明が解決しようとする課題】ところが、上記従来技
術では、ハイ側及びロー側の基準電圧を用いて実測値
Ａ，Ｂを求め、実測値Ａ，Ｂを用いて補正値αを作成す
る。かかる場合、１つの補正値αを作成するために２度
のＡ／Ｄ変換を行う必要があり、Ａ／Ｄ変換処理が効率
良く実施できないという問題があった。

【０００５】本発明は、上記問題に着目してなされたも
のであって、その目的とするところは、Ａ／Ｄ変換の精
度を向上させつつその変換処理を効率良く実施すること
ができるＡ／Ｄ変換装置を提供することである。

【０００６】

【課題を解決するための手段】請求項１に記載のＡ／Ｄ
変換装置は、高電圧側の第１電圧と低電圧側の第２電圧
とを基準電圧として動作する第１のＡ／Ｄ変換器と、前
記第１電圧〜第２電圧の間の第３電圧を少なくとも片側
の基準電圧として動作する第２のＡ／Ｄ変換器とを備
え、外部より入力されるアナログ信号をデジタル信号に
変換することを前提とする。そして、前記第１のＡ／Ｄ
変換器で前記第３電圧をＡ／Ｄ変換してそのＡ／Ｄ変換
値を補正値とすると共に、前記第２のＡ／Ｄ変換器の基
準電圧範囲内のアナログ信号を当該第２のＡ／Ｄ変換器
でＡ／Ｄ変換し、さらにそのＡ／Ｄ変換の実測値を前記
補正値により補正する。

【０００７】上記構成によれば、第２のＡ／Ｄ変換器
は、第１のＡ／Ｄ変換器よりも狭い電圧範囲をダイナミ
ックレンジとするため（例えば、第２電圧〜第３電
圧）、第２のＡ／Ｄ変換器のダイナミックレンジでアナ
ログ信号をＡ／Ｄ変換する際にその分解能が向上する。
このとき、低ビットのＡ／Ｄ変換器でそれよりも高ビッ
トのＡ／Ｄ変換器と同等の精度が実現できる。また、第
２のＡ／Ｄ変換器の動作範囲の境界点（第３電圧付近）
においてＡ／Ｄ変換値が不連続になることはない。さら
に、補正に必要なＡ／Ｄ変換は１回のみ実施されればよ
い。その結果、Ａ／Ｄ変換の精度を向上させつつその変
換処理を効率良く実施することができる。

【０００８】因みに、第１及び第２電圧の間を複数の抵
抗により分圧して第３電圧を生成する場合、個体差や温
度変化が原因で抵抗値がばらつくと、当該第３電圧が理
想値からずれる。しかしながら、上記構成によれば、常
に正確なＡ／Ｄ変換値が得られる。

【０００９】ここで、Ａ／Ｄ変換器の基準電圧によりＡ
／Ｄ変換値が補正される様子を図２０を用いてより具体
的に説明する。図２０において、第１，第２のＡ／Ｄ変
換器９１，９２は共に１０ビットＡ／Ｄ変換器で構成さ
れる。第１のＡ／Ｄ変換器９１は、第１電圧（Ｖcc＝５
Ｖ）と第２電圧（ＧＮＤ＝０Ｖ）とを基準電圧とし、第
２のＡ／Ｄ変換器９２は第１，第２電圧の間の第３電圧
（実値１．１Ｖ）と第２電圧（ＧＮＤ＝０Ｖ）とを基準
電圧とする。なお、抵抗値Ｒ１は理想値４０ｋΩに対し
て実値３９ｋΩ、抵抗値Ｒ２は理想値１０ｋΩに対して
実値１１ｋΩとなっており、こうした抵抗値Ｒ１，Ｒ２
のバラツキにより、第３電圧は理想値１Ｖに対して「実
値１．１Ｖ」となっている。

【００１０】第３電圧（実値１．１Ｖ）は第１のＡ／Ｄ
変換器９１にてＡ／Ｄ変換され、そのＡ／Ｄ変換値は、１．１Ｖ／５Ｖ×２^10＝２２５カウントとなる。また、第２のＡ／Ｄ変換器９２に対して入力さ
れるセンサ値（アナログ信号）が「０．３Ｖ」の時、同
センサ値のＡ／Ｄ変換値は、０．３Ｖ／１．１Ｖ×２^10＝２７９カウントとなる。

【００１１】この場合、第３電圧のＡ／Ｄ変換値を補正
値として使用することで、前記センサ値が、２７９カウント×２２５カウント／２^10×｛(10ｋ＋40ｋ)／10
ｋ｝＝３０７カウントとなり、この値は抵抗値Ｒ１，Ｒ２のバラツキが無い時
の値、「３０７カウント（＝０．３Ｖ／１Ｖ×２^10 ）」に
一致する。以上の通り本発明によれば、精度の良いＡ／
Ｄ変換値が得られる。また、補正に要するＡ／Ｄ変換
は、第３電圧をＡ／Ｄ変換する時の１回だけでよいこと
になる。

【００１２】また、請求項２に記載の発明では、アナロ
グ信号が前記第２のＡ／Ｄ変換器の基準電圧範囲内にあ
る場合、当該第２のＡ／Ｄ変換器によるＡ／Ｄ変換値を
前記補正値で補正した後使用し、それ以外の場合、前記
第１のＡ／Ｄ変換器によるＡ／Ｄ変換値をそのまま使用
する。上記の通り第１又は第２のＡ／Ｄ変換器でＡ／Ｄ
変換値を切り換えて使用することにより、第１電圧〜第
２電圧の全域で連続的なＡ／Ｄ変換値が得られる。

【００１３】一方、請求項３に記載のＡ／Ｄ変換装置
は、高電圧側の第１電圧と低電圧側の第２電圧とを基準
電圧として動作するＡ／Ｄ変換器を備えると共に、前記
Ａ／Ｄ変換器の少なくとも片側の基準電圧を第１電圧〜
第２電圧の間の第３電圧に切り替える切替手段を備え、
外部より入力されるアナログ信号をデジタル信号に変換
することを前提とする。そして、前記第１，第２電圧を
基準電圧とする時に、前記第３電圧を前記Ａ／Ｄ変換器
でＡ／Ｄ変換してそのＡ／Ｄ変換値を補正値とする一
方、前記切替手段の操作に伴い少なくとも前記第３電圧
を基準電圧とする時に、同じくＡ／Ｄ変換器でアナログ
信号をＡ／Ｄ変換し、さらにそのＡ／Ｄ変換の実測値を
前記補正値により補正する。

【００１４】請求項３の発明は、１つのＡ／Ｄ変換器を
用いてＡ／Ｄ変換装置を具体化するものであるが、かか
る場合にも、請求項１と同様に、Ａ／Ｄ変換の精度を向
上させつつその変換処理を効率良く実施することができ
る。

【００１５】請求項４に記載の発明では、前記第３電圧
を片側の基準電圧とする時の基準電圧範囲内にアナログ
信号がある場合、前記Ａ／Ｄ変換器によるＡ／Ｄ変換値
を前記補正値で補正した後使用し、それ以外の場合、同
じくＡ／Ｄ変換器によるＡ／Ｄ変換値をそのまま使用す
る。この場合、第１電圧〜第２電圧の全域で連続的なＡ
／Ｄ変換値が得られる。

【００１６】請求項５に記載の発明では、第１電圧〜第
２電圧の間に、前記第３電圧を含む複数の基準電圧が生
成されるＡ／Ｄ変換装置において、前記複数の基準電圧
を個々にＡ／Ｄ変換してそのＡ／Ｄ変換値を補正値と
し、それら基準電圧の少なくとも一つをＡ／Ｄ変換器の
基準電圧とする場合に、その時のＡ／Ｄ変換の実測値を
前記補正値により補正する。

【００１７】第１電圧〜第２電圧（例えば０〜５Ｖ）の
途中に高分解能の領域を設ける場合、例えば３．１２５
Ｖ（第３電圧），１．８７５Ｖ（第４電圧）を新たに基
準電圧とし、第２のＡ／Ｄ変換器を１．８７５〜３．１
２５Ｖ内で動作させる。かかる場合、複数の基準電圧の
Ａ／Ｄ変換値を補正値として用いることで、上記発明と
同様に、Ａ／Ｄ変換の精度を向上させつつその変換処理
を効率良く実施することができる。また、第１電圧〜第
２電圧の間の複数の基準電圧を必要に応じて選択できる
ことから、基準電圧範囲が多様に設定できる。

【００１８】請求項６に記載の発明では、前記補正値を
メモリに随時記憶し、同メモリの記憶データを読み出し
てその時々のＡ／Ｄ変換の実測値を補正する。この場
合、前記補正値をメモリに記憶することで、補正値を毎
回取り込まずに補正処理が実施でき、演算負荷を軽減す
ることが可能となる。またこの場合、書換え可能な不揮
発性メモリ（ＥＥＰＲＯＭ等）に前記補正値を記憶させ
るようにすれば、電源投入直後にもその補正値を使った
Ａ／Ｄ変換が実施できる。

【００１９】請求項７に記載の発明では、第１電圧〜第
２電圧の電圧範囲を「２^n」（ｎは自然数）で除算し、
その除算した値を、少なくとも前記第３電圧が片側の基
準電圧である時の基準電圧範囲とする。例えば第１電圧
＝５Ｖ、第２電圧＝０Ｖ、ｎ＝２の場合、第３電圧が片
側の基準電圧である時の基準電圧範囲は「１．２５Ｖ
（＝５／２^2）」とすればよい（０〜１．２５Ｖ、又は
３．７５〜５Ｖ等）。この場合、異なる基準電圧で各々
Ａ／Ｄ変換した実測値をＲＡＭに一時的に記憶する際、
ＲＡＭ内の格納ビットをｎビット分ずらすだけで何れの
実測値も簡単に記憶できる。

【００２０】請求項８に記載の発明では、内燃機関の振
動に応じたノック信号を逐次取り込んで該ノック信号を
デジタル信号に変換するＡ／Ｄ変換器を備えるＡ／Ｄ変
換装置において、前記ノック信号の基準電圧を、前記Ａ
／Ｄ変換器の処理範囲内の中心値からずらし、その基準
電圧を基に当該ノック信号の振幅を算出する。つまり、
ノック信号の基準電圧をＡ／Ｄ変換器の中心電圧からず
らすと、その基準電圧とノック信号との差、すなわちノ
ック信号のダイナミックレンジが拡大される。このと
き、増幅回路を必要とすることもなく、ノック信号の振
幅が精度良く検出できる。その結果、構成の簡素化を図
りつつ、高精度なノック信号処理が可能となる。

【００２１】またここで、請求項９に記載したように、
前記Ａ／Ｄ変換器の電源電圧付近に前記ノック信号の基
準電圧が設定されるとよい。この場合、Ａ／Ｄ変換器の
中心電圧（２．５Ｖ）をノック信号の基準電圧としてい
た既存の技術に比べて、約２倍のダイナミックレンジが
得られる。

【００２２】

【発明の実施の形態】（第１の実施の形態）以下、この
発明を車両用エンジンの制御装置に具体化した第１の実
施の形態を図面に従って説明する。図１は、本実施の形
態における電子制御装置（以下、ＥＣＵという）の構成
を示す電気的構成図である。

【００２３】図１において、ＥＣＵ１０はマルチプレク
サ（ＭＰＸ）を一体化した第１，第２のＡ／Ｄ変換器１
１，１２を備える。第１のＡ／Ｄ変換器１１には、エン
ジン冷却水の温度に対応する水温信号、吸入空気の温度
に対応する吸気温信号、スロットル弁の開度に対応する
スロットル開度信号、エンジンに発生する振動に応じた
ノック信号など、エンジン又は車両の運転状態を表す各
種アナログ信号が入力される。これら各検出信号のう
ち、スロットル開度信号とノック信号とは第２のＡ／Ｄ
変換器１２にも入力される。また、図示しない各種リニ
アソレノイドの動作信号は第２のＡ／Ｄ変換器１２に入
力される。

【００２４】ＥＣＵ１０はその他に、周知のＥＥＰＲＯ
Ｍ１３、ＲＡＭ１４、ＣＰＵ１５、ＲＯＭ１６、Ｉ／Ｏ
回路１７等を備え、これらは共通のバス１８を介して接
続される。ＣＰＵ１５は、スロットル開度信号（実スロ
ットル開度）がアクセル操作量に応じた目標スロットル
開度に一致するようスロットル弁の開度をフィードバッ
ク制御する。すなわち、スロットルアクチュエータを駆
動してスロットル弁の開度を調整する。また、ＣＰＵ１
５は、前記の如く入力される各種信号（水温、吸気温、
ノック信号等）に基づいて点火時期調節によりノックを
低減する等の点火制御を行う他、インジェクタへの通電
動作を制御して燃料噴射制御を行う。

【００２５】次に、前記第１，第２のＡ／Ｄ変換器１
１，１２を中心に構成されるＡ／Ｄ変換装置の概要につ
いて図２を用いて説明する。第１，第２のＡ／Ｄ変換器
１１，１２は共に１０ビットＡ／Ｄ変換器で構成され、
多数のチャンネルには外部から各種アナログ信号が入力
される。そして、Ａ／Ｄ変換器１１，１２は、アナログ
信号を随時デジタル信号に変換してＣＰＵ１５に対して
送信する。なお、前記スロットル開度信号は第１，第２
のＡ／Ｄ変換器１１，１２の各々のチャンネルｃｈ１に
入力される。

【００２６】本装置では、第１〜第３の３つの基準電圧
が設定されており、定電圧Ｖcc（５Ｖ）が第１の基準電
圧、ＧＮＤ電圧（０Ｖ）が第２の基準電圧となってい
る。また、第１，第２の基準電圧の間が抵抗２１，２２
により分圧され、その分圧された電圧が第３の基準電圧
となっている。本実施の形態では、抵抗２１，２２の抵
抗値Ｒ１，Ｒ２をそれぞれ７５ｋΩ，２５ｋΩとするこ
とから、第３の基準電圧は「１．２５Ｖ」となる（但
し、何れも理想値である）。

【００２７】第１のＡ／Ｄ変換器１１は、第１の基準電
圧（５Ｖ）、第２の基準電圧（０Ｖ）をそれぞれ正側及
び負側の基準電圧Ｖref1+，Ｖref1-とし、０〜５Ｖの間
のアナログ信号をＡ／Ｄ変換する。同Ａ／Ｄ変換器１１
のｃｈ５には第３の基準電圧（１．２５Ｖ）が入力され
る。

【００２８】一方、第２のＡ／Ｄ変換器１２は、第３の
基準電圧（１．２５Ｖ）、第２の基準電圧（０Ｖ）をそ
れぞれ正側及び負側の基準電圧Ｖref2+，Ｖref2-とし、
第２〜第３の基準電圧（０〜１．２５Ｖ）の間のアナロ
グ信号をＡ／Ｄ変換する。

【００２９】上記構成のＡ／Ｄ変換装置において、第１
のＡ／Ｄ変換器１１により第３の基準電圧（１．２５
Ｖ）をＡ／Ｄ変換した実測値を「ＡＤ１」とすると、同
第１のＡ／Ｄ変換器１１のｃｈ５の電圧Ｖch5 は、Ｖch5 ＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖcc ＝（Ｖcc／２^10）×ＡＤ１ …（１）として求められる。

【００３０】また、第２のＡ／Ｄ変換器１２により入力
電圧（スロットル開度信号）をＡ／Ｄ変換した実測値を
「ＡＤ２」とすると、同第２のＡ／Ｄ変換器１２のｃｈ
１の電圧Ｖch1 は、Ｖch1 ＝（Ｖch5／２^10）×ＡＤ２ …（２）として求められる。そして、上記（１）式を用いて
（２）式を変形すれば、Ｖch1 ＝（Ｖcc×ＡＤ１×ＡＤ２）／（２^10×２^10） …（３）となる。

【００３１】上記（３）式によれば、ＡＤ１値（第３の
基準電圧の実測値）を補正値とし、そのＡＤ１値により
ＡＤ２値（スロットル開度信号の実測値）が補正される
こととなる。この場合、第２のＡ／Ｄ変換器１２のｃｈ
１の電圧Ｖch1 が正確に且つ高分解能で求められる。そ
の詳細を、具体的数値を示しながら以下に説明する。

【００３２】Ｖcc＝5000ｍＶ、Ｒ１＝７５ｋΩ、Ｒ２＝
２５ｋΩ、スロットル開度信号＝625 ｍＶの場合、第１
のＡ／Ｄ変換器１１のｃｈ５の電圧Ｖch5 は、Ｖch5＝25ｋ／（25ｋ＋75ｋ）×5000ｍＶ＝1250ｍＶとなり、ＡＤ１値（第３の基準電圧の実測値）は２５６
カウント（＝1250ｍＶ×２^10 ／5000ｍＶ）となる。ま
た、第２のＡ／Ｄ変換器１２の基準電圧＝1250ｍＶに対
して入力電圧＝625 ｍＶのため、ＡＤ２値（スロットル
開度信号の実測値）は２^10 ／２＝５１２カウントとな
る。

【００３３】従って、上記（３）式によれば、第２のＡ
／Ｄ変換器１２のｃｈ１の電圧Ｖch1 は、Ｖch1 ＝（5000ｍＶ×256カウント×512カウント）／２^20＝625
ｍＶとなる。

【００３４】また、第２のＡ／Ｄ変換器１２で１カウン
トだけ変わった時の電圧変化量は、上記（３）式によ
り、 5000ｍＶ×256カウント×１カウント／２^20＝1.22ｍＶとなる。この場合、１０ビットＡ／Ｄ変換器での分解能
（5000ｍＶ／２^10 ＝4.88ｍＶ）と比較すれば、１／４
の分解能が得られる。すなわち、１２ビットＡ／Ｄ変換
器の分解能（5000ｍＶ／２^12 ＝1.22ｍＶ）と同等の分
解能が得られることとなる。

【００３５】なお、第３の基準電圧の実測値（前記
（３）式で使うＡＤ１値）は補正値としてＥＣＵ１０内
のＲＡＭ１４やＥＥＰＲＯＭ１３に記憶される。そし
て、スロットル開度信号のＡ／Ｄ変換に際し、前記補正
値がＲＡＭ１４からその都度読み出されて使用される。

【００３６】図３は、０〜５Ｖ範囲のスロットル開度信
号とＡ／Ｄ変換後のデジタル値との関係を示す特性図で
ある。縦軸のデジタル値は左詰１０ビットの値を示す
（最大値＝＄ＦＦＣ０）。

【００３７】電子スロットル制御を実施する装置では、
アイドル運転時にスロットル開度が比較的小開度で維持
され、アクセルペダルの踏込み操作に応じてスロットル
開度が増加する。ここで、前記第２のＡ／Ｄ変換器１２
の基準電圧範囲（０〜１．２５Ｖ）をＩＳＣ（アイドル
スピードコントロール）領域に一致させれば、このＩＳ
Ｃ領域では第２のＡ／Ｄ変換器１２により１．２２ｍＶ
／ＬＳＢの分解能でデジタル値が得られる。また、スロ
ットル開度信号が１．２５Ｖを超える領域では、第１の
Ａ／Ｄ変換器１１により４．８８ｍＶ／ＬＳＢの分解能
でデジタル値が得られる。

【００３８】ＩＳＣ領域にてスロットル開度が高分解能
で検出されるため、高精度なスロットルＦ／Ｂ制御が実
現できる。また、アイドル状態では目標スロットル開度
が一定であることから、Ａ／Ｄ変換の分解能が粗くセン
サ検出結果に基づく実スロットル開度がＬＳＢ分だけば
らつくと、スロットル制御量が過補正されてしまい、ハ
ンチングの原因となる。ハンチングが生じると、センサ
摩耗等の不具合を招く。これに対して、上記のようにＩ
ＳＣ領域でＡ／Ｄ変換の分解能が細かいと、上記不具合
が解消される。

【００３９】因みに、スロットル開度信号が１．２５Ｖ
を超える通常の制御領域では、アクセルペダルの踏込み
操作量に応じて目標スロットル開度が設定される。この
場合、目標スロットル開度が一定でないため、制御量の
過補正によりセンサ摩耗等の不具合を招くといった問題
は生じない。そのため、Ａ／Ｄ変換の分解能が粗くても
許容される。

【００４０】図４には、スロットル開度信号のＡ／Ｄ変
換値が一時的に記憶される１６ビットＲＡＭ１４の構造
を示す。第１のＡ／Ｄ変換器１１のＡ／Ｄ変換値（実測
値）は左詰１０ビット分の領域に格納される。また、第
２のＡ／Ｄ変換器１２のＡ／Ｄ変換値（補正後の値）は
１３番目〜４番目の領域に格納される。この場合、第２
のＡ／Ｄ変換器１２のデータ格納領域は、第１のＡ／Ｄ
変換器１１のデータ格納領域（標準の領域）に対して２
ビット分だけずらして設定されることになる。

【００４１】図５は、ＣＰＵ１５により実施されるＡ／
Ｄ変換手順を示すフローチャートであり、同処理は所定
のＡ／Ｄ変換周期で起動される。図５において、ＣＰＵ
１５は、先ずステップ１０１で第１及び第２のＡ／Ｄ変
換器１１，１２にてスロットル開度信号をＡ／Ｄ変換
し、各々のＡ／Ｄ変換値を「Ａ／ＤＳ１」，「Ａ／ＤＳ
２」とする。また、ＣＰＵ１５は、続くステップ１０２
で前記Ａ／ＤＳ１値が第２のＡ／Ｄ変換器１２によるＡ
／Ｄ変換範囲内にあるか否か、すなわち同Ａ／ＤＳ１値
が第２〜第３の基準電圧（０〜１．２５Ｖ）内にあるか
否かを判別する。なお、ステップ１０２の判別には、第
１のＡ／Ｄ変換器１１にてＡ／Ｄ変換した第３の基準電
圧の実測値（ｃｈ５の実測値）が用いられる。

【００４２】ステップ１０２がＮＯの場合、ＣＰＵ１５
はステップ１０３に進み、Ａ／ＤＳ１値をその時のＡ／
Ｄ変換値として使用する旨を決める。また、ステップ１
０２がＹＥＳの場合、ＣＰＵ１５はステップ１０４に進
み、Ａ／ＤＳ２値をその時のＡ／Ｄ変換値として使用す
る旨を決める。Ａ／ＤＳ２値の使用時には、ＲＡＭ１４
内の補正値（第３の基準電圧のＡ／Ｄ変換値）が読み出
され、その補正値により当該Ａ／ＤＳ２値が補正され
る。そしてその後、本ルーチンを一旦終了する。

【００４３】以上詳述した本実施の形態によれば、以下
に示す効果が得られる。（ａ）本実施の形態では、第１のＡ／Ｄ変換器１１で第
３の基準電圧をＡ／Ｄ変換してそのＡ／Ｄ変換値を補正
値とすると共に、第２のＡ／Ｄ変換器１２の基準電圧範
囲内のスロットル開度信号を当該第２のＡ／Ｄ変換器１
２でＡ／Ｄ変換し、さらにそのＡ／Ｄ変換の実測値を前
記補正値により補正するようにした。上記構成によれ
ば、第２のＡ／Ｄ変換器１２がＡ／Ｄ変換する際にその
分解能が向上する。このとき、低ビットのＡ／Ｄ変換器
でそれよりも高ビットのＡ／Ｄ変換器と同等の精度が実
現できる。また、第２のＡ／Ｄ変換器１２の動作範囲の
境界点（第３の基準電圧付近）においてＡ／Ｄ変換値が
不連続になることはない。さらに、補正に要するＡ／Ｄ
変換は１回のみ実施されればよい。その結果、Ａ／Ｄ変
換の精度を向上させつつその変換処理が効率良く実施で
きるようになる。

【００４４】また、個体差や温度変化が原因で抵抗値Ｒ
１，Ｒ２がばらつき、第３の基準電圧が変動しても、そ
れに影響されることなく常に正確なＡ／Ｄ変換値が得ら
れる。

【００４５】（ｂ）スロットル開度信号が第２のＡ／Ｄ
変換器１２の基準電圧範囲内にある場合、当該第２のＡ
／Ｄ変換器１２によるＡ／Ｄ変換値を補正値（第３の基
準電圧の実測値）で補正した後使用し、それ以外の場
合、第１のＡ／Ｄ変換器１１によるＡ／Ｄ変換値をその
まま使用するようにした。上記の通り第１又は第２のＡ
／Ｄ変換器１１，１２でＡ／Ｄ変換値を切り換えて使用
することにより、第１〜第２の基準電圧（０〜５Ｖ）の
全域で連続的なＡ／Ｄ変換値が得られる。

【００４６】（ｃ）電子スロットル制御に際し、ＩＳＣ
領域（前記図３の０〜１．２５Ｖの領域）では高分解能
でＡ／Ｄ変換を行うようにした。これにより、高精度な
ＩＳＣ処理が実現できる。また、アイドル状態でのスロ
ットル制御量の過補正が抑制され、センサ摩耗等の不具
合が解消される。

【００４７】（ｄ）前記補正値をＲＯＭ１４やＥＥＰＲ
ＯＭ１３に記憶し、前記ＲＯＭ１４の記憶データを読み
出してその時々のＡ／Ｄ変換の実測値を補正するように
した。この場合、補正値を毎回取り込まずに補正処理が
実施でき、演算負荷を軽減することが可能となる。ま
た、ＥＥＰＲＯＭ１３に前記補正値を記憶させること
で、電源投入直後にもその補正値を使ったＡ／Ｄ変換が
実施できる。

【００４８】（ｅ）第１〜第２の基準電圧（０〜５Ｖ）
を「４＝（２^2）」で除算し、その除算した値を、第２
のＡ／Ｄ変換器１２による基準電圧範囲（０〜１．２５
Ｖ）とした。従って、第１，第２のＡ／Ｄ変換器１１，
１２で各々Ａ／Ｄ変換した実測値をＲＡＭ１４に一時的
に記憶する際、ＲＡＭ１４内の格納ビットを２ビット分
ずらすだけで何れの実測値も簡単に記憶できる（前記図
４参照）。

【００４９】なお上記図５の処理は、以下の図６又は図
７のように変更することができる。図６では、ＣＰＵ１
５は、先ずステップ２０１で第１のＡ／Ｄ変換器１１に
てスロットル開度信号をＡ／Ｄ変換し、そのＡ／Ｄ変換
値を「Ａ／ＤＳ１」とする。また、ＣＰＵ１５は、続く
ステップ２０２で前記Ａ／ＤＳ１値が第２のＡ／Ｄ変換
器１２によるＡ／Ｄ変換範囲内にあるか否か、すなわち
同Ａ／ＤＳ１値が第２〜第３の基準電圧内にあるか否か
を判別する。

【００５０】ステップ２０２がＮＯの場合、ＣＰＵ１５
はステップ２０３に進んでＡ／ＤＳ１値をその時のＡ／
Ｄ変換値として使用する旨を決め、その後、本ルーチン
を一旦終了する。

【００５１】また、ステップ２０２がＹＥＳの場合、Ｃ
ＰＵ１５はステップ２０４に進み、第２のＡ／Ｄ変換器
１２でスロットル開度信号をＡ／Ｄ変換し、そのＡ／Ｄ
変換値を「Ａ／ＤＳ２」とする。続いて、ＣＰＵ１５
は、ステップ２０５でＡ／ＤＳ２値をその時のＡ／Ｄ変
換値として使用する旨を決め、その後、本ルーチンを一
旦終了する。このとき、ＲＡＭ１４やＥＥＰＲＯＭ１３
内の補正値（第３の基準電圧のＡ／Ｄ変換値）が読み出
され、その補正値により当該Ａ／ＤＳ２値が補正され
る。

【００５２】一方、図７では、ＣＰＵ１５は、先ずステ
ップ３０１で第２のＡ／Ｄ変換器１２にてスロットル開
度信号をＡ／Ｄ変換し、そのＡ／Ｄ変換値を「Ａ／ＤＳ
２」とする。また、ＣＰＵ１５は、続くステップ３０２
で前記Ａ／ＤＳ２値が第２のＡ／Ｄ変換器１２によるＡ
／Ｄ変換範囲を超え、オーバーフローしているか否かを
判別する。

【００５３】ステップ３０２がＮＯの場合、ＣＰＵ１５
はステップ３０３に進んでＡ／ＤＳ２値をその時のＡ／
Ｄ変換値として使用する旨を決め、その後、本ルーチン
を一旦終了する。このとき、ＲＡＭ１４やＥＥＰＲＯＭ
１３内の補正値（第３の基準電圧のＡ／Ｄ変換値）が読
み出され、その補正値により当該Ａ／ＤＳ２値が補正さ
れる。

【００５４】また、ステップ３０２がＹＥＳの場合、Ｃ
ＰＵ１５はステップ３０４に進み、第１のＡ／Ｄ変換器
１１でスロットル開度信号をＡ／Ｄ変換し、そのＡ／Ｄ
変換値を「Ａ／ＤＳ１」とする。続いて、ＣＰＵ１５
は、ステップ３０５でＡ／ＤＳ１値をその時のＡ／Ｄ変
換値として使用する旨を決め、その後、本ルーチンを一
旦終了する。

【００５５】以上、図６又は図７の処理によっても、最
適なるＡ／Ｄ変換処理が実施されて高精度なＡ／Ｄ変換
値が得られる。つまり、第１〜第２の基準電圧（０〜５
Ｖ）の全域で連続的なＡ／Ｄ変換値が得られる。

【００５６】上記第２の実施の形態では、第３の基準電
圧を「１．２５Ｖ（理想値）」とし、この第３の基準電
圧を境界として第１，第２のＡ／Ｄ変換器１１，１２を
切り換えたが、これを例えば「１．２０Ｖ」のように少
し下げても良い。この場合、Ａ／Ｄ変換器のフルスケー
ル誤差部分を使わせないようにすることができる。

【００５７】次に、本発明における第２〜第５の実施の
形態を説明する。但し、以下の各実施の形態の構成にお
いて、上述した第１の実施の形態と同等であるものにつ
いては図面に同一の記号を付すと共にその説明を簡略化
する。そして、以下には第１の実施の形態との相違点を
中心に説明する。

【００５８】（第２の実施の形態）上記第１の実施の形
態では、２つのＡ／Ｄ変換器１１，１２を用いたＡ／Ｄ
変換装置を具体化したが、本実施の形態では１つのＡ／
Ｄ変換器でＡ／Ｄ変換装置を具体化する。図８には、本
実施の形態におけるＡ／Ｄ変換装置の概要を示す。Ａ／
Ｄ変換器３１は１０ビットＡ／Ｄ変換器で構成され、ｃ
ｈ１にはスロットル開度信号が入力される。また、Ａ／
Ｄ変換器３１のｃｈ５には抵抗２１，２２にて分圧され
た第３の基準電圧が入力される（他の入力信号は図示の
通り）。

【００５９】Ａ／Ｄ変換器３１のＶref+端子には切替手
段としてのスイッチ３２が接続され、スイッチ３２は、
第１の基準電圧（Ｖcc＝５Ｖ）をＶref+電圧とする接点
Ａと、第３の基準電圧（１．２５Ｖ）をＶref+電圧とす
る接点Ｂとの何れか一つに接続される。同スイッチ３２
の切り替え動作はＣＰＵ１５により操作される。また、
Ａ／Ｄ変換器３１のＶref-端子には第２の基準電圧（Ｇ
ＮＤ＝０Ｖ）が接続される。

【００６０】上記構成のＡ／Ｄ変換装置では、仮にスイ
ッチ３２がＡ側に切り替えられた場合、Ａ／Ｄ変換器３
１は第１〜第２の基準電圧の範囲（０〜５Ｖ）にてＡ／
Ｄ変換を行う（前記図２の第１のＡ／Ｄ変換器１１と同
じ）。このとき、第３の基準電圧（１．２５Ｖ）がＡ／
Ｄ変換されて補正値としてＲＡＭ１４やＥＥＰＲＯＭ１
３に記憶される。また、スイッチ３２がＢ側に切り替え
られた場合、Ａ／Ｄ変換器３１は第２〜第３の基準電圧
の範囲（０〜１．２５Ｖ）にてＡ／Ｄ変換を行う（前記
図２の第２のＡ／Ｄ変換器１２と同じ）。第２〜第３の
基準電圧（０〜１．２５Ｖ）でＡ／Ｄ変換を行う時、Ａ
／Ｄ変換器３１でスロットル開度信号がＡ／Ｄ変換され
ると共に、そのＡ／Ｄ変換の実測値が前記補正値により
補正される。

【００６１】つまり、スロットル開度信号が第２〜第３
の基準電圧の範囲（０〜１．２５Ｖ）にある場合、ＣＰ
Ｕ１５は、スイッチ３２をＢ側に切り替え、Ａ／Ｄ変換
器３１によるＡ／Ｄ変換値を第３の基準電圧の実測値
（ＲＡＭ１４やＥＥＰＲＯＭ１３内の補正値）で補正し
た後使用する。また、それ以外の場合、ＣＰＵ１５は、
スイッチ３２をＡ側に切り替え、Ａ／Ｄ変換器３１によ
るＡ／Ｄ変換値をそのまま使用する。なお、一連のＡ／
Ｄ変換手順は、例えば前記図６の手順に従い実施され
る。

【００６２】以上第２の実施の形態によれば、上記第１
の実施の形態と同様に、Ａ／Ｄ変換の精度を向上させつ
つその変換処理が効率良く実施できる。この場合にも、
第１〜第２の基準電圧（０〜５Ｖ）の全域で連続的なＡ
／Ｄ変換値が得られる。

【００６３】（第３の実施の形態）第３の実施の形態に
おけるＡ／Ｄ変換装置では、０〜５Ｖ（第１〜第２の基
準電圧）の間に第３の基準電圧とは別の第４の基準電圧
が生成される。そして、第１〜第２の基準電圧の範囲で
通常精度のＡ／Ｄ変換が実施される他、第３〜第４の基
準電圧の範囲で高精度なＡ／Ｄ変換が実施される。

【００６４】特に本実施の形態では、「デジタルＫＣＳ
（ノックコントロールシステム）」に適用されるＡ／Ｄ
変換装置について記述する。すなわち、同ＫＣＳではエ
ンジンの振動に応じたノック信号が逐次Ａ／Ｄ変換さ
れ、そのＡ／Ｄ変換値を使ってデジタル的にピークホー
ルド（Ｐ／Ｈ）されると共にその時のピーク値から信号
振幅が求められる。なお、ノック信号は所定電圧（２．
５Ｖ）を中心に振幅する。以下に本実施の形態を図９を
用いて詳細に説明する。

【００６５】図９に示されるＡ／Ｄ変換装置では、前記
第１，第２，第３の基準電圧に加え、第４の基準電圧が
設定される。この場合、第１〜第２の基準電圧（０Ｖ〜
５Ｖ）の間が抵抗４１，４２，４３により分圧され、第
３の基準電圧及び第４の基準電圧が生成される。本実施
の形態では、抵抗４１〜４３の抵抗値（Ｒ11，Ｒ12，Ｒ
13）の調整により第３の基準電圧が「３．１２５Ｖ」、
第４の基準電圧が「１．８７５Ｖ」となっている。ま
た、第１，第２のＡ／Ｄ変換器１１，１２の各々のｃｈ
１には、前記図２のスロットル開度信号に代えてノック
信号が入力される。但し、ノック信号は周知のフィルタ
回路を介してＡ／Ｄ変換器１１，１２に入力されるもの
であるが、便宜上ここではその構成を省略する。

【００６６】第１のＡ／Ｄ変換器１１は、第１の基準電
圧（５Ｖ）、第２の基準電圧（０Ｖ）をそれぞれ正側及
び負側の基準電圧Ｖref1+，Ｖref1-とし、０〜５Ｖの間
のアナログ信号をＡ／Ｄ変換する。同Ａ／Ｄ変換器１１
のｃｈ５には第３の基準電圧（３．１２５Ｖ）が入力さ
れ、ｃｈ６には第４の基準電圧（１．８７５Ｖ）が入力
される。

【００６７】一方、第２のＡ／Ｄ変換器１２のＶref2+
端子にはスイッチ４４が接続されている。スイッチ４４
は、第１の基準電圧（Ｖcc＝５Ｖ）をＶref2+ 電圧とす
る接点Ａと、第３の基準電圧（３．１２５Ｖ）をＶref2
+ 電圧とする接点Ｂと、第４の基準電圧（１．８７５
Ｖ）をＶref2+ 電圧とする接点Ｃとの何れか一つに接続
される。

【００６８】また、第２のＡ／Ｄ変換器１２のＶref2-
端子にはスイッチ４５が接続されている。スイッチ４５
は、第２の基準電圧（ＧＮＤ＝０Ｖ）をＶref2- 電圧と
する接点Ｄと、第４の基準電圧（１．８７５Ｖ）をＶre
f2- 電圧とする接点Ｅとの何れか一つに接続される。ス
イッチ４４，４５の切り替え動作はＣＰＵ１５により操
作される。

【００６９】従って、スイッチ４４，４５が切り替えら
れると、第２のＡ／Ｄ変換器１２の基準電圧が以下の通
り設定され、同Ａ／Ｄ変換器１２はその基準電圧の範囲
内でＡ／Ｄ変換を行う。すなわち、（イ）Ａ側，Ｅ側に接続される場合、１，８７５〜５
Ｖ。（ロ）Ｂ側，Ｄ側に接続される場合、０〜３．１２５
Ｖ。（ハ）Ｂ側，Ｅ側に接続される場合、１．８７５〜３．
１２５Ｖ。（ニ）Ｃ側，Ｄ側に接続される場合、０〜１．８７５
Ｖ。のような態様で、第２のＡ／Ｄ変換器１２の基準電圧範
囲が設定される。

【００７０】本実施の形態では、２．５Ｖ中心で振幅す
るノック信号をＡ／Ｄ変換することとしており、上記
（ハ）に示す「１．８７５〜３．１２５Ｖ」の範囲で第
２のＡ／Ｄ変換器１２がノック信号をＡ／Ｄ変換するこ
とで、ノック検出処理の高精度要求に応えるようにして
いる。

【００７１】上記図９のＡ／Ｄ変換装置において、第１
のＡ／Ｄ変換器１１により第３の基準電圧（３．１２５
Ｖ）をＡ／Ｄ変換した実測値を「ＡＤ１Ａ」とすると、
同第１のＡ／Ｄ変換器１１のｃｈ５の電圧Ｖch5 は、Ｖch5 ＝｛（Ｒ12＋Ｒ13）／（Ｒ11＋Ｒ12＋Ｒ13）｝×Ｖcc ＝（Ｖcc／２^10）×ＡＤ１Ａ …（４）として求められる。

【００７２】また、第１のＡ／Ｄ変換器１１により第４
の基準電圧（１．８７５Ｖ）をＡ／Ｄ変換した実測値を
「ＡＤ１Ｂ」とすると、第１のＡ／Ｄ変換器１１のｃｈ
６の電圧Ｖch6 は、Ｖch6 ＝｛Ｒ13／（Ｒ11＋Ｒ12＋Ｒ13）｝×Ｖcc ＝（Ｖcc／２^10）×ＡＤ１Ｂ …（５）として求められる。

【００７３】さらに、第２のＡ／Ｄ変換器１２により入
力電圧（ノック信号）をＡ／Ｄ変換した実測値を「ＡＤ
２」とすると、同第２のＡ／Ｄ変換器１２のｃｈ１の電
圧Ｖch1 は、Ｖch1 ＝｛（Ｖch5−Ｖch6）／２^10）×ＡＤ２＋Ｖch6 …（６）として求められる。そして、上記（４），（５）式を用
いて（６）式を変形すれば、Ｖch1 ＝(Ｖcc／２^10) ×{(ＡＤ１Ａ−ＡＤ１Ｂ)／２^10×ＡＤ２＋ＡＤ１Ｂ} …（７）となる。

【００７４】上記（７）式によれば、ＡＤ１Ａ値（第３
の基準電圧の実測値）及びＡＤ１Ｂ値（第４の基準電圧
の実測値）を補正値とし、それらＡＤ１Ａ値，ＡＤ１Ｂ
値によりＡＤ２値（ノック信号の実測値）が補正される
こととなる。この場合、第２のＡ／Ｄ変換器１２のｃｈ
１の電圧Ｖch1 が正確に且つ高分解能で求められる。そ
の詳細を具体的数値を示しながら以下に説明する。但
し、説明の簡略化のため、Ａ／Ｄ変換器の微分直線性誤
差などを「０」とする。

【００７５】Ｖcc＝５Ｖ、センサ入力信号（ノック信
号）＝２．２５Ｖの場合、第３の基準電圧＝３．１２５
Ｖ、第４の基準電圧＝１．８７５Ｖであれば、ＡＤ１Ａ
値（第３の基準電圧の実測値）及びＡＤ１Ｂ値（第４の
基準電圧の実測値）はそれぞれ、左詰１０ビットで、ＡＤ１Ａ＝＄A000 ＡＤ１Ｂ＝＄6000 となる。また、ＡＤ２値（センサ入力信号の実測値）
は、ＡＤ２＝＄10000／（3.125−1.875）×（2.25−1.875）＝＄4CCC→＄4CC0（左詰１０ビットＡ／Ｄ）となる。因みに、第１のＡ／Ｄ変換器１１でセンサ入力
信号をＡ／Ｄ変換すると、＄10000／５×2.25＝＄7333→＄7300（左詰１０ビット
Ａ／Ｄ）となる。

【００７６】そして、第２のＡ／Ｄ変換器１２によるＡ
／Ｄ変換値を上記（７）式を用いて補正すると、（ＡＤ１Ａ−ＡＤ１Ｂ）×ＡＤ２／２^16＋ＡＤ１Ｂ＝
（＄A000−＄6000）×＄4CC0／＄10000＋＄6000＝＄733
0 となる。「＄7330」は１２ビット精度の値であって、第
１のＡ／Ｄ変換器１１による１０ビット精度に比べてＡ
／Ｄ変換精度が向上することが分かる。

【００７７】図１０は、０〜５Ｖ範囲のセンサ入力信号
（ノック信号）とＡ／Ｄ変換後のデジタル値との関係を
示す特性図である。縦軸のデジタル値は左詰１０ビット
の値を示す（最大値＝＄ＦＦＣ０）。

【００７８】図１０において、「１．８７５〜３．１２
５Ｖ」の領域では、第２のＡ／Ｄ変換器１２により１．
２２ｍＶ／ＬＳＢの分解能でデジタル値が得られる。ま
た、それ以外の領域では、第１のＡ／Ｄ変換器１１によ
り４．８８ｍＶ／ＬＳＢの分解能でデジタル値が得られ
る。

【００７９】この場合、図１１に示されるように、ノッ
ク信号が小さい時には「１．８７５〜３．１２５Ｖ」の
範囲で同ノック信号がピークホールドされ、その時のピ
ーク値を基にノック判定される。また、ノック信号が大
きい時には「０〜５Ｖ」の範囲で同ノック信号がピーク
ホールドされ、その時のピーク値を基にノック判定され
る。

【００８０】以上第３の実施の形態によれば、上記第
１，第２の各実施の形態と同様に、Ａ／Ｄ変換の精度を
向上させつつその変換処理が効率良く実施できる。ま
た、好適なノック検出処理が実現できる。加えて本実施
の形態では、入力信号の種類等に応じて、例えば上記
（イ）〜（ニ）のような基準電圧範囲が多様に設定でき
るようになる。

【００８１】（第４の実施の形態）第４の実施の形態
は、上記第３の実施の形態（前記図９）の一部を変更し
たものであり、２つあったＡ／Ｄ変換器を１つにしてい
る。図１２には、本実施の形態におけるＡ／Ｄ変換装置
の概要を示す。Ａ／Ｄ変換器５１は１０ビットＡ／Ｄ変
換器で構成され、ｃｈ１にはノック信号が入力される。
また、Ａ／Ｄ変換器５１のｃｈ５には第３の基準電圧が
入力され、同ｃｈ８には第４の基準電圧が入力される
（他の入力信号は図示の通り）。

【００８２】Ａ／Ｄ変換器５１のＶref+端子にはスイッ
チ５２が接続されている。スイッチ５２は、第１の基準
電圧（Ｖcc）をＶref+電圧とする接点Ａと、第３の基準
電圧をＶref+電圧とする接点Ｂと、第４の基準電圧をＶ
ref+電圧とする接点Ｃとの何れか一つに接続される。ま
た、Ａ／Ｄ変換器５１のＶref-端子にはスイッチ５３が
接続されている。スイッチ５３は、第２の基準電圧（Ｇ
ＮＤ）をＶref-電圧とする接点Ｄと、第４の基準電圧を
Ｖref-電圧とする接点Ｅとの何れか一つに接続される。
スイッチ５２，５３の切り替え動作はＣＰＵ１５により
操作される。

【００８３】従って、スイッチ５２，５３が切り替えら
れると、Ａ／Ｄ変換器５１の基準電圧は例えば上記
（イ）〜（ニ）の何れかに設定され、同Ａ／Ｄ変換器５
１はその基準電圧の範囲内でＡ／Ｄ変換を行う。本実施
の形態では、スイッチ５２，５３が切替手段に相当す
る。

【００８４】上記構成のＡ／Ｄ変換装置では、仮にスイ
ッチ５２，５３がそれぞれＡ側，Ｄ側に切り替えられた
場合、Ａ／Ｄ変換器５１は第１〜第２の基準電圧の範囲
（０〜５Ｖ）にてＡ／Ｄ変換を行う（前記図９の第１の
Ａ／Ｄ変換器１１と同じ）。このとき、第３の基準電圧
（３．１２５Ｖ）と第４の基準電圧（１．８７５Ｖ）と
が各々Ａ／Ｄ変換されて補正値としてＲＡＭ１４やＥＥ
ＰＲＯＭ１３に記憶される。また、スイッチ５２，５３
がそれぞれＢ側，Ｅ側に切り替えられた場合、Ａ／Ｄ変
換器５１は第３〜第４の基準電圧の範囲（１．８７５〜
３．１２５Ｖ）にてＡ／Ｄ変換を行う。第３〜第４の基
準電圧の範囲（１．８７５〜３．１２５Ｖ）でＡ／Ｄ変
換を行う時、Ａ／Ｄ変換器５１でノック信号がＡ／Ｄ変
換されると共に、そのＡ／Ｄ変換の実測値が前記補正値
により補正される。

【００８５】以上第４の実施の形態によれば、上記各実
施の形態と同様に、Ａ／Ｄ変換の精度を向上させつつそ
の変換処理が効率良く実施できる。この場合にも、第１
〜第２の基準電圧（０〜５Ｖ）の全域で連続的なＡ／Ｄ
変換値が得られる。

【００８６】（第５の実施の形態）第５の実施の形態で
は、ノック信号のダイナミックレンジを拡大すべく、同
ノック信号の振幅の中心（基準電圧）をＡ／Ｄ変換器の
処理範囲の中心値からずらし、そのノック信号と基準電
圧とを基に当該ノック信号の振幅を求めることとしてい
る。図１３には、本実施の形態におけるＥＣＵ１０の構
成を示す。

【００８７】図１３に示されるように、ノック信号はフ
ィルタ回路６１に入力される。フィルタ回路６１は、抵
抗６２ａ及びコンデンサ６２ｂからなる入力保護回路６
２と、抵抗６３ａ，６３ｂからなるゲイン調整回路６３
と、カップリングコンデンサ６４と、抵抗６５と、コン
デンサ６６とを備える。ここで、抵抗６５及びコンデン
サ６６で入力波形がなまされない程度にコンデンサ６６
の容量を小さくしておく。カップリングコンデンサ６４
と抵抗６５との間のＡ点には抵抗６７を介して基準電圧
生成回路６８が接続される。

【００８８】基準電圧生成回路６８は、定電圧Ｖcc（５
Ｖ）を分圧するための抵抗６８ａ，６８ｂとバッファ６
８ｃとを有し、抵抗６８ａ，６８ｂにより「４．９Ｖ」
の基準電圧を生成し出力する。これにより、ノック信号
の振幅がない時、Ａ点の電圧は「４．９Ｖ」となる。つ
まり、ノック信号のうち、交流信号成分のみが基準電圧
（４．９Ｖ）を中心に振幅する。そしてこの信号が保護
回路７０を介して第１，第２のＡ／Ｄ変換器１１，１２
に取り込まれる。

【００８９】保護回路７０は２つのダイオード７０ａ，
７０ｂを有し、一方のダイオード７０ａはカソードが定
電圧Ｖcc（５Ｖ）に接続され、他方のダイオード７０ｂ
はアノードが接地される。この場合、図のＢ点の電圧は
最大で「５．７Ｖ」程度に制限される。また、基準電圧
生成回路６８による基準電圧（４．９Ｖ）は保護回路７
１に入力される。保護回路７１は、前記保護回路７０と
同様の構成を有するため、ここではその説明を省略す
る。

【００９０】図のＡ点の電圧が５Ｖ以上となり、保護ダ
イオード７０ａに電流が流れる時、それが抵抗６５によ
り所定の定格電流以下に抑えられる。例えばＡ点の電圧
の最大値（入力信号の最大値）が「９．８Ｖ」、Ｂ点で
クランプされる電圧が「５．７Ｖ」、定格電流が「１０
ｍＡ」の場合、（９．８Ｖ−５．７Ｖ）／１０ｍＡ＝４１０Ω という演算結果から、抵抗６５の抵抗値は「４１０Ω」
以上とされる。なお、抵抗６５の前段にバッファを設け
て構成することも可能である。

【００９１】保護回路７０，７１を通過したノック信号
と基準電圧信号は、第１，第２のＡ／Ｄ変換器１１，１
２のそれぞれ異なる入力チャンネルに入力される。因み
に、Ａ／Ｄ変換器１１，１２内のＭＰＸを切り替えた
際、ノイズが発生しうるが、その発生ノイズは前記コン
デンサ６６により吸収される。

【００９２】図１４はノック信号波形を示すタイムチャ
ートである。同図において（ａ）は前記図１３のＡ点の
電圧波形を、（ｂ）は前記図１３のＢ点の電圧波形を、
（ｃ）はＡ／Ｄ変換後の波形を示す。（ａ）のＡ点波形
は４．９Ｖを基準電圧（中心電圧）として振幅し、Ａ点
波形に対して５．７Ｖ以上の信号成分がカットされたも
のが（ｂ）のＢ点波形となる。そして、Ｂ点波形をＡ／
Ｄ変換することで、（ｃ）のようなデジタル信号が得ら
れる。（ｃ）によれば、Ａ／Ｄ変換値の最大値は５Ｖと
なるが、基準電圧（４．９Ｖ）より下側で０〜４．９Ｖ
のダイナミックレンジが得られる。

【００９３】所定のノック判定区間（ゲートオープン区
間）内では、燃焼気筒に対応するノック信号が前記図１
４（ｃ）の如く例えば２μｓ毎にＡ／Ｄ変換され、その
時々のＡ／Ｄ変換値ＮＥＷＡＤの最小値が求められる。
また、基準電圧（４．９Ｖ）のＡ／Ｄ変換値がオフセッ
ト補正値ＯＦＳＥＴとしてＣＰＵ１５に読み込まれる。
そして、ノック判定区間の終了時に、前記ＯＦＳＥＴ値
とＮＥＷＡＤ値の最小値との差から最終的にノック信号
のピーク値Ｖｐｋが算出される。

【００９４】既述のようにノック信号が電源電圧付近の
「４．９Ｖ」を中心に振幅する場合、その中心値を基準
にＡ／Ｄ変換特性が設定される。例えば図１５に示され
るように、第１〜第２の基準電圧（０〜５Ｖ）を「０〜
３．７５Ｖ」と「３．７５〜５Ｖ」との２つの領域に分
け、前者の領域では通常精度のＡ／Ｄ変換を行うと共
に、後者の領域では高精度なＡ／Ｄ変換を行うこととす
る。

【００９５】具体的なＡ／Ｄ変換装置の構成としては、
前記図２の一部を変更した図１７の構成を採用する。図
１７では、第３の基準電圧を「３．７５Ｖ」とする。従
って、第２のＡ／Ｄ変換器１２は、第１の基準電圧（５
Ｖ）、第３の基準電圧（３．７５Ｖ）をそれぞれ正側及
び負側の基準電圧Ｖref2+，Ｖref2-とし、第１〜第３の
基準電圧（３．７５〜５Ｖ）の間のアナログ信号をＡ／
Ｄ変換する。

【００９６】この場合、前記図１５に示されるように、
「３．７５〜５Ｖ」の領域では、第２のＡ／Ｄ変換器１
２により１．２２ｍＶ／ＬＳＢの分解能でデジタル値が
得られる。また、それ以外の「０〜３．７５Ｖ」の領域
では、第１のＡ／Ｄ変換器１１により４．８８ｍＶ／Ｌ
ＳＢの分解能でデジタル値が得られる。なお、入力信号
＝５Ｖでは、１２ビット相当の分解能が得られるため、
そのデジタル値は左詰「＄ＦＦＦ０」となる。

【００９７】ここで、図１９に示されるように、ノック
信号が小さい時には「３．７５〜４．９Ｖ（５Ｖ）」の
範囲で同ノック信号がピークホールドされ、その時のピ
ーク値を基にノック判定される。また、ノック信号が大
きい時には「０〜４．９Ｖ（５Ｖ）」の範囲で同ノック
信号がピークホールドされ、その時のピーク値を基にノ
ック判定される。

【００９８】一方、第１〜第２の基準電圧（０〜５Ｖ）
を３つ以上の領域に分け、各領域毎に３段階以上の分解
能を設定することも可能である。例えば図１６に示され
るように、入力信号をＡ／Ｄ変換する領域を、（１）０
〜２．５Ｖ、（２）２．５〜３．７５Ｖ、（３）３．７
５〜４．３７５Ｖ、（４）４．３７５〜５Ｖ、といった
４領域に区分する。そして、上記（１）領域では分解能
を４．８８ｍＶ／ＬＳＢ（＝5000ｍＶ／２^10 ）とし、
上記（２）領域では分解能を１．２２ｍＶ／ＬＳＢ（＝
5000ｍＶ／２^12 ）とし、上記（３），（４）領域では
分解能を０．６１ｍＶ／ＬＳＢ（＝5000ｍＶ／２^13 ）
とする。なお、入力信号＝５Ｖでは、１３ビット相当の
分解能が得られるため、そのデジタル値は左詰「＄ＦＦ
Ｆ８」となる。この場合、Ａ／Ｄ変換装置は図１８のよ
うに構成される。

【００９９】図１８では、第１の基準電圧（Ｖcc＝５
Ｖ）と第２の基準電圧（ＧＮＤ＝０Ｖ）との間に、第３
の基準電圧＝４．３７５Ｖ、第４の基準電圧＝３．７５
Ｖ、第５の基準電圧＝２．５Ｖが設定される。これら第
３，第４，第５の基準電圧は抵抗８１，８２，８３，８
４を分圧して生成される。そして、第３〜第５の各基準
電圧が第１のＡ／Ｄ変換器１１のｃｈ５，ｃｈ６，ｃｈ
７にそれぞれ入力される。

【０１００】第２のＡ／Ｄ変換器１２のＶref2+ 端子に
はスイッチ８５が接続されている。スイッチ８５は、第
１の基準電圧（Ｖcc＝５Ｖ）をＶref2+ 電圧とする接点
Ａと、第３の基準電圧（４．３７５Ｖ）をＶref2+ 電圧
とする接点Ｂと、第４の基準電圧（３．７５Ｖ）をＶre
f2+ 電圧とする接点Ｃとの何れか一つに接続される。

【０１０１】また、第２のＡ／Ｄ変換器１２のＶref2-
端子にはスイッチ８６が接続されている。スイッチ８６
は、第３の基準電圧（４．３７５Ｖ）をＶref2- 電圧と
する接点Ｄと、第４の基準電圧（３．７５Ｖ）をＶref2
- 電圧とする接点Ｅと、第５の基準電圧（２．５Ｖ）を
Ｖref2- 電圧とする接点Ｆとの何れか一つに接続され
る。スイッチ８５，８６の切り替え動作はＣＰＵ１５に
より操作される。

【０１０２】従って、スイッチ８５，８６が切り替えら
れると、第２のＡ／Ｄ変換器１２の基準電圧が以下の通
り設定され、同Ａ／Ｄ変換器１２はその基準電圧の範囲
内でＡ／Ｄ変換を行う。ここで、第２のＡ／Ｄ変換器１
２にて「４．３７５〜５Ｖ」の範囲でＡ／Ｄ変換する場
合、スイッチ８５，８６がＡ側，Ｄ側に切り替えられ、
「３．７５〜４．３７５Ｖ」の範囲でＡ／Ｄ変換する場
合、スイッチ８５，８６がＢ側，Ｅ側に切り替えられ、
「２．５〜３．７５Ｖ」の範囲でＡ／Ｄ変換する場合、
スイッチ８５，８６がＣ側，Ｆ側に切り替えられる。

【０１０３】以上図１８の構成により、前記図１６に示
す特性が得られる。また、第３〜第５の各基準電圧は第
１のＡ／Ｄ変換器１１に入力され、各々のＡ／Ｄ変換値
が補正値としてＥＣＵ１０内のＲＡＭ１４やＥＥＰＲＯ
Ｍ１３に逐次記憶される。そして、この補正値によりノ
ック信号のＡ／Ｄ変換値が補正される。これにより、第
３〜第５の基準電圧のバラツキが解消され、０〜５Ｖの
全域で連続的なＡ／Ｄ変換値が得られる。

【０１０４】以上第５の実施の形態によれば、既述の効
果に加え、新たに以下に示す効果が得られる。（ａ）デジタルＫＣＳを構成するＥＣＵ１０において、
ノック信号の基準電圧を、Ａ／Ｄ変換器１１，１２の処
理範囲内の中心値（２．５Ｖ）からずらし、その基準電
圧を基に当該ノック信号の振幅（ピーク値Ｖｐｋ）を算
出するようにした。かかる場合、ノック信号と基準電圧
との差、すなわちノック信号のダイナミックレンジが拡
大される。このとき、既存の装置のように増幅回路を必
要とすることもなく、ノック信号の振幅が精度良く検出
できる。また、ノイズが不用意に増幅されるといった不
都合が回避される。その結果、構成の簡素化を図りつ
つ、高精度なノック検出処理が実施できる。

【０１０５】（ｂ）デジタルＫＣＳを構成する上で、ノ
ック信号を逐次Ａ／Ｄ変換した後、そのＡ／Ｄ変換値
（デジタル値）のピーク値から信号振幅を求めることと
した。従って、上記の如く高精度なノック検出処理が可
能になる他、ノック信号のピーク値を検出するためのピ
ークホールド回路が不要になるといった効果が得られ
る。

【０１０６】（ｃ）Ａ／Ｄ変換器１１，１２の電源電圧
付近（４．９Ｖ）にノック信号の基準電圧を設定した。
この場合、Ａ／Ｄ変換器の中心電圧（２．５Ｖ）をノッ
ク信号の基準電圧とする既存の技術に比べて、約２倍の
ダイナミックレンジが得られる。また、Ａ／Ｄ変換器１
１，１２の電源電圧（Ｖcc＝５Ｖ）に対して内側に少し
ずらした「４．９Ｖ」を基準電圧としたため、フルスケ
ール誤差と呼ばれる不具合が生じることはなく、基準電
圧の誤認識が抑制される。具体的には、入力４．９８Ｖ
→５Ｖと誤認識したり、逆に入力５Ｖ→４．９９Ｖと誤
認識したりすることはない。従って、ノック検出の信頼
性が向上する。

【０１０７】（ｄ）ノック信号の基準電圧をＡ／Ｄ変換
器１１，１２で読み込み、その読み込み値でオフセット
補正を行ってノック信号の振幅を求めることとした。こ
の場合、基準電圧のＡ／Ｄ変換値によりオフセット補正
を行うことで、個体差や温度変化などが原因でノック信
号の基準電圧がばらついても、そのバラツキによるＡ／
Ｄ変換誤差が解消される。

【０１０８】なお、本発明の実施の形態は、上記以外に
次の形態にて具体化できる。上記第１，第２の実施の形
態では第３の基準電圧を「１．２５Ｖ」とした具体例を
示したが、１．５Ｖや２Ｖなど、Ａ／Ｄ変換範囲（第１
〜第２の基準電圧）内の任意の電圧としてもよい。この
場合、第１〜第２の基準電圧の電圧範囲を「２^n」（ｎ
は自然数）で除算し、その除算した値を高精度要求時に
おけるＡ／Ｄ変換の基準電圧範囲とするものであれば、
ＲＡＭへの記憶が簡単に行える。つまり、前記（２）式
で示されるように（Ｖch1 ＝（Ｖch5 ／２^10 ）×ＡＤ
２）、「２^10 」で除算して入力電圧（Ａ／Ｄ変換器１
２のｃｈ１の電圧）が求められる場合に、「２^10 」で
除算せずともシフト処理でＲＡＭへの記憶を行うことが
できる。例えば第３の基準電圧を「２．５Ｖ（＝５／
２）」又は「０．６２５Ｖ（＝５／２^3）」とすると、
前者の場合、１０ビットＡ／Ｄ変換器で１１ビット相当
の分解能が得られ、後者の場合、１３ビット相当の分解
能が得られることとなる。

【０１０９】第３，第４の基準電圧等をＡ／Ｄ変換しそ
の実測値を補正値としてＲＡＭ１４やＥＥＰＲＯＭ１３
に記憶する場合、数回分の前記実測値について平均値を
求め、その平均値を補正値として記憶する。実測値の平
均値を補正値とすることで、ノイズによる誤差が解消さ
れる。また、補正値として取り込んだ値が予め決まった
ある値以外（例えば理想値に対して±０．１Ｖ以外）の
場合、その値をノイズと判定し、使用せずに再度取り込
みを行うようにしてもよい。

【０１１０】第３，第４の基準電圧等をＡ／Ｄ変換して
その値を補正値とする場合、所定の演算回数又は所定時
間の周期で前記補正値を更新する。つまり、前記第３，
第４の基準電圧等は急激な温度変化等の要因がなければ
大きく変動しないことから、前記補正値を得るためのＡ
／Ｄ変換回数を減らし、演算負荷の軽減を図る。

【０１１１】上記第３〜第５の実施の形態では、いわゆ
るデジタルＫＳＣの構成を採用し、ノック信号のＡ／Ｄ
変換値を用いてデジタル的にピークホールドを行った
が、アナログのピークホールド回路を設けて構成しても
よい。

【０１１２】上記第５の実施の形態では、Ｖcc＝５Ｖ付
近の「４．９Ｖ」を中心電圧としてノック信号をずらし
たが、ＧＮＤ＝０Ｖ付近の「０．１Ｖ」を中心電圧とし
て同ノック信号をずらすように構成してもよい。かかる
場合にも同様に、ノック信号のダイナミックレンジが拡
大され、ノック検出精度が向上する。

【０１１３】上記第１，第３の実施の形態のように複数
のＡ／Ｄ変換器を用いる場合、互いのビット数が異なる
複数のＡ／Ｄ変換器を用いる。例えば第１のＡ／Ｄ変換
器を１２ビット構成とし、第２のＡ／Ｄ変換器を１０ビ
ット構成とする。この場合、第２のＡ／Ｄ変換器は低ビ
ットで構成されるが、本発明を適用することで、両Ａ／
Ｄ変換器とも、高ビット（１２ビット）でのＡ／Ｄ変換
が可能となる。

【図面の簡単な説明】

【図１】発明の実施の形態におけるＥＣＵの概要を示す
構成図。

【図２】第１の実施の形態におけるＡ／Ｄ変換装置の概
要を示す構成図。

【図３】スロットル開度信号とＡ／Ｄ変換後のデジタル
値との関係を示す特性図。

【図４】Ａ／Ｄ変換値が一時的に記憶されるＲＡＭの構
造を示す図。

【図５】Ａ／Ｄ変換手順を示すフローチャート。

【図６】Ａ／Ｄ変換手順を示すフローチャート。

【図７】Ａ／Ｄ変換手順を示すフローチャート。

【図８】第２の実施の形態におけるＡ／Ｄ変換装置の概
要を示す構成図。

【図９】第３の実施の形態におけるＡ／Ｄ変換装置の概
要を示す構成図。

【図１０】入力信号とＡ／Ｄ変換後のデジタル値との関
係を示す特性図。

【図１１】ノック信号の形態を示すタイムチャート。

【図１２】第４の実施の形態におけるＡ／Ｄ変換装置の
概要を示す構成図。

【図１３】第５の実施の形態におけるＥＣＵの概要を示
す構成図。

【図１４】各種の信号波形を示すタイムチャート。

【図１５】入力信号とＡ／Ｄ変換後のデジタル値との関
係を示す特性図。

【図１６】入力信号とＡ／Ｄ変換後のデジタル値との関
係を示す特性図。

【図１７】第５の実施の形態におけるＡ／Ｄ変換装置の
概要を示す構成図。

【図１８】第５の実施の形態におけるＡ／Ｄ変換装置の
概要を示す構成図。

【図１９】ノック信号の形態を示すタイムチャート。

【図２０】Ａ／Ｄ変換器の基準電圧によりＡ／Ｄ変換値
が補正される様子を示す説明図。

【符号の説明】

１０…ＥＣＵ（電子制御装置）、１１…第１のＡ／Ｄ変
換器、１２…第２のＡ／Ｄ変換器、１３…メモリとして
のＥＥＰＲＯＭ、１５…ＣＰＵ、３１…Ａ／Ｄ変換器、
３２…切替手段としてのスイッチ、５１…Ａ／Ｄ変換
器、５２，５３…切替手段としてのスイッチ。

Claims

【特許請求の範囲】

【請求項１】高電圧側の第１電圧と低電圧側の第２電圧
とを基準電圧として動作する第１のＡ／Ｄ変換器と、前
記第１電圧〜第２電圧の間の第３電圧を少なくとも片側
の基準電圧として動作する第２のＡ／Ｄ変換器とを備
え、外部より入力されるアナログ信号をデジタル信号に
変換するＡ／Ｄ変換装置において、前記第１のＡ／Ｄ変換器で前記第３電圧をＡ／Ｄ変換し
てそのＡ／Ｄ変換値を補正値とすると共に、前記第２の
Ａ／Ｄ変換器の基準電圧範囲内のアナログ信号を当該第
２のＡ／Ｄ変換器でＡ／Ｄ変換し、さらにそのＡ／Ｄ変
換の実測値を前記補正値により補正することを特徴とす
るＡ／Ｄ変換装置。
【請求項２】アナログ信号が前記第２のＡ／Ｄ変換器の
基準電圧範囲内にある場合、当該第２のＡ／Ｄ変換器に
よるＡ／Ｄ変換値を前記補正値で補正した後使用し、そ
れ以外の場合、前記第１のＡ／Ｄ変換器によるＡ／Ｄ変
換値をそのまま使用する請求項１に記載のＡ／Ｄ変換装
置。
【請求項３】高電圧側の第１電圧と低電圧側の第２電圧
とを基準電圧として動作するＡ／Ｄ変換器を備えると共
に、前記Ａ／Ｄ変換器の少なくとも片側の基準電圧を第
１電圧〜第２電圧の間の第３電圧に切り替える切替手段
を備え、外部より入力されるアナログ信号をデジタル信
号に変換するＡ／Ｄ変換装置において、前記第１，第２電圧を基準電圧とする時に、前記第３電
圧を前記Ａ／Ｄ変換器でＡ／Ｄ変換してそのＡ／Ｄ変換
値を補正値とする一方、前記切替手段の操作に伴い少な
くとも前記第３電圧を基準電圧とする時に、同じくＡ／
Ｄ変換器でアナログ信号をＡ／Ｄ変換し、さらにそのＡ
／Ｄ変換の実測値を前記補正値により補正することを特
徴とするＡ／Ｄ変換装置。
【請求項４】前記第３電圧を片側の基準電圧とする時の
基準電圧範囲内にアナログ信号がある場合、前記Ａ／Ｄ
変換器によるＡ／Ｄ変換値を前記補正値で補正した後使
用し、それ以外の場合、同じくＡ／Ｄ変換器によるＡ／
Ｄ変換値をそのまま使用する請求項３に記載のＡ／Ｄ変
換装置。
【請求項５】第１電圧〜第２電圧の間に、前記第３電圧
を含む複数の基準電圧が生成されるＡ／Ｄ変換装置にお
いて、前記複数の基準電圧を個々にＡ／Ｄ変換してそのＡ／Ｄ
変換値を補正値とし、それら基準電圧の少なくとも一つ
をＡ／Ｄ変換器の基準電圧とする場合に、その時のＡ／
Ｄ変換の実測値を前記補正値により補正する請求項１〜
請求項４のいずれかに記載のＡ／Ｄ変換装置。
【請求項６】前記補正値をメモリに随時記憶し、同メモ
リの記憶データを読み出してその時々のＡ／Ｄ変換の実
測値を補正する請求項１〜請求項５のいずれかに記載の
Ａ／Ｄ変換装置。
【請求項７】第１電圧〜第２電圧の電圧範囲を「２^n」
（ｎは自然数、＾はべき乗を表す）で除算し、その除算
した値を、少なくとも前記第３電圧が片側の基準電圧で
ある時の基準電圧範囲とする請求項１〜請求項６のいず
れかに記載のＡ／Ｄ変換装置。
【請求項８】内燃機関の振動に応じたノック信号を逐次
取り込んで該ノック信号をデジタル信号に変換するＡ／
Ｄ変換器を備えるＡ／Ｄ変換装置において、前記ノック信号の基準電圧を、前記Ａ／Ｄ変換器の処理
範囲内の中心値からずらし、その基準電圧を基に当該ノ
ック信号の振幅を算出する請求項１〜請求項７のいずれ
かに記載のＡ／Ｄ変換装置。
【請求項９】前記Ａ／Ｄ変換器の電源電圧付近に前記ノ
ック信号の基準電圧が設定される請求項８に記載のＡ／
Ｄ変換装置。