JP2005204080A - 車載電子制御装置 - Google Patents

車載電子制御装置 Download PDF

Info

Publication number
JP2005204080A
JP2005204080A JP2004008439A JP2004008439A JP2005204080A JP 2005204080 A JP2005204080 A JP 2005204080A JP 2004008439 A JP2004008439 A JP 2004008439A JP 2004008439 A JP2004008439 A JP 2004008439A JP 2005204080 A JP2005204080 A JP 2005204080A
Authority
JP
Japan
Prior art keywords
voltage
magnification
correction
input
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004008439A
Other languages
English (en)
Other versions
JP4012153B2 (ja
Inventor
Koji Hashimoto
光司 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004008439A priority Critical patent/JP4012153B2/ja
Priority to US10/891,525 priority patent/US7149609B2/en
Priority to DE102004042030A priority patent/DE102004042030A1/de
Priority to CNB2004100797871A priority patent/CN100550648C/zh
Publication of JP2005204080A publication Critical patent/JP2005204080A/ja
Application granted granted Critical
Publication of JP4012153B2 publication Critical patent/JP4012153B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/188—Multi-path, i.e. having a separate analogue/digital converter for each possible range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

【課題】 マイクロプロセッサの制御精度に比べて分解能が低い多チャンネルＡ／Ｄ変換器を使用して，低いアナログ信号電圧レベルにおけるデジタル変換精度を向上する。
【解決手段】 可変アナログ信号源101aの発生電圧はアナログスイッチ111aと多チャンネルＡ／Ｄ変換器102の第一の入力端子CH1と第二の入力端子CH2を介してマイクロプロセッサ103aに入力され，データメモリ105に格納される。
アナログスイッチ111aを開路したときの各入力端子CH1・CH2の電圧は第一・第二の誤差電圧として記憶されて修正信号として使用される。
入力電圧が低いときには第二の増幅器120aによる拡大入力である第二の入力端子CH2を選択して補正倍率で割った値を使用し，高電圧領域では全領域入力である第一の入力端子CH1を選択使用する。
【選択図】図１

Description

この発明は自動車用等の車載電子制御装置、特に多数のアナログ信号に対し，一般的な分解能の多チャンネルＡ／Ｄ変換器を用いて，一部のアナログ信号の低電圧領域又は特定中間帯域の精度を向上するように改良された車載電子制御装置に関するものである。
車載電子制御装置では多数のアナログ信号が取扱われていて，このアナログ信号は例えば16チャンネル・10ビット分解能の多チャンネルＡ／Ｄ変換器を２個使用して車載電子装置内の16ビット又は32ビット演算処理用のマイクロプロセッサに入力されるようになっている。
しかし，一部のアナログ信号に関しては10ビット分解能では充分な精度が得られない問題点があり，そのために高精度な分解能を持つ多チャンネルＡ／Ｄ変換器を使用することは，高精度を要求しない一般のアナログ信号に対しては贅沢な仕様であって，割高となる問題がある。
この問題に対応するものとして，特許文献１によれば，同一アナログ信号に対して全電圧領域を扱う第一のＡ／Ｄ変換器と，低電圧領域を扱う第二のＡ／Ｄ変換器を併用して効率よくＡ／Ｄ変換の精度を向上する技術が開示されていて，上記第一のＡ／Ｄ変換器には例えば基準電圧５Ｖが印加されることによって０〜５Ｖの入力信号電圧を０〜1023のデジタル値に変換し，第二のＡ／Ｄ変換器には基準電圧1.25Ｖが印加されることによって０〜1.25Ｖの低電圧領域の入力電圧を０〜1023のデジタル値に変換するようになっている。
上記特許文献１のものでは，低電圧領域0〜1.25Ｖのデジタル変換値と高電圧領域1.25〜５Ｖのデジタル変換値の連続性を維持するために，第二のＡ／Ｄ変換器に印加される基準電圧1.25Ｖを第一のＡ／Ｄ変換器の入力信号として取込んで，そのデジタル変換値（1024×1.25/５＝256）を求めるようになっていて，低電圧領域と高電圧領域との中継用の中間電圧である基準電圧1.25Ｖに変動があると，そのデジタル変換値を監視することによって補正が行えるようになっている。
しかし，低電圧領域において問題となる零調整の問題には論及されていない。
一方，特許文献２によれば，プリアンプと従属接続されたメインアンプの各出力を多チャンネルＡ／Ｄ変換器を介してマイクロプロセッサに入力し，プリアンプの入力回路には零調整用のアナログスイッチSW1とゲイン調整用のアナログスイッチSW2とゲイン調整用の基準電源が設けられている。
マイクロプロセッサは各アナログスイッチをＯＮ／ＯＦＦ制御して，その時点における各Ａ／Ｄ変換値を読み取ることによって零調整用データとゲイン調整用データを得るようになっている。
その他，この発明に関連して，特許文献３によれば，酸素ポンプ素子と酸素濃淡電池素子とを有する排気ガスセンサであって，ポンプ電流供給回路に設けられた電流検出抵抗の両端電圧を差動増幅して得られる信号電圧によって空燃比を検出するものにおいて，大気環境が得られる燃料カット状態において検出出力の校正を行って，センサの特性バラツキを補正する技術が開示されている。
特開２０００−１３２２７号公報（段落０００６〜００１１及び図１〜７） 特開平１１−２１４９９６号公報（段落０００５及び図１） 特開平１０−１６９５００号公報（段落０００９〜００１０及び図１）
以上で説明した従来技術によれば，引例１の場合には，第二のＡ／Ｄ変換器が低電圧領域の信号電圧を取扱うＡ／Ｄ変換器として専有されると共に，一つのアナログ信号に対して合計３チャンネルの入力を占有すると言う問題点がある。
引例２の場合は，低電圧領域でのデジタル変換精度の向上を目的としたものではなく，プリアンプやメインアンプの出力に対するデジタル変換値は適用された多チャンネルＡ／Ｄ変換器の分解能によって固定されてしまうものである。
引例３の場合は，デジタル変換精度の向上を目的としたものではなく，空燃比を検出するための排気ガスセンサのバラツキ補正を目的としたものである。
この発明の第一の目的は，自動車用の車載電子制御装置で取扱われる多数のアナログ信号に対し，同一のフルスケール入力電圧を持つ一般的な分解能の多チャンネルＡＤ変換器を用いて，一部のアナログ信号の低電圧領域又は特定中間帯域でのデジタル変換精度を向上するためのものであって，低電圧領域と高電圧領域との間の連続性や特定中間帯域と該中間帯域外との間のデジタル変換値の連続性を維持するために，所定の基準倍率を適用する簡易な手段を提供することである。
この発明の第二の目的は，上記低電圧領域と高電圧領域との間の連続性又は特定中間帯域と該中間帯域外との連続性を維持するために，所定の中間電圧を確保する手段を付加することによって，随時高精度な補正倍率を学習算出することができる手段を提供することである。
この発明の第三の目的は，上記低電圧領域と高電圧領域との間の連続性又は特定中間帯域と該中間帯域外との連続性を維持するために，所定の中間電圧を確保する手段を持たなくても，高精度な補正倍率を学習算出することができる手段を提供することである。
この発明によれば，可変アナログ信号源の発生電圧をアナログ信号入力回路を介して多チャンネルＡ／Ｄ変換器に入力してデジタル値に変換すると共に、該デジタル値をマイクロプロセッサを介してデータメモリに書込むようにした車載電子制御装置において、
上記アナログ信号入力回路は、
（１）上記可変アナログ信号源と上記多チャンネルＡ／Ｄ変換器の第一の入力端子間に接続されて第一の入力電圧を供給する入力回路であって，該第一の入力電圧は上記可変アナログ信号源の発生電圧が最大値であるときに，上記多チャンネルＡ／Ｄ変換器のフルスケール入力電圧に略等しくなるような関係に設けられた全領域入力回路と，
（２）上記可変アナログ信号源と上記多チャンネルＡ／Ｄ変換器の第二の入力端子間に接続されて第二の入力電圧を供給する入力回路であって，該第二の入力電圧は上記第一の入力電圧が最大値よりも小さな所定の中間電圧であるときに，上記多チャンネルＡ／Ｄ変換器のフルスケール入力電圧に略等しくなるような関係に設けられた拡大領域入力回路とを備えると共に，
上記マイクロプロセッサは上記多チャンネルＡ／Ｄ変換器の分解能に比べて，より高精度
なビット長のデジタルデータが扱える能力を有し、
該マイクロプロセッサと協働する不揮発プログラムメモリは、
（１）上記可変アナログ信号源の発生電圧が零であるときに作用して，上記第一の入力電圧のデジタル変換値を第一の誤差電圧として上記データメモリの第一番地に書込みすると共に，上記第二の入力電圧のデジタル変換値を第二の誤差電圧として上記データメモリの第二番地に書込み記憶する誤差信号記憶手段と，
（２）上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じた第二の修正電圧を算出し，該第二の修正電圧を補正倍率で割るか，又は逆倍率を掛けることによって第二の補正電圧を得る手段であって，該第二の補正電圧は上記第一の入力電圧のデジタル変換値である第一の現在電圧から上記第一の誤差電圧を減じた第一の修正電圧の低電圧領域の値に，略等しくなる関係に上記補正倍率が適用される倍率補正手段と，
（３）上記第一の入力電圧が上記中間電圧未満の低電圧領域にあるときは上記第二の補正電圧を選択使用すると共に，上記第一の入力電圧が上記中間電圧以上の高電圧領域にあるときは上記第一の修正電圧を選択使用して，選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する選択切換手段を包含している。
また、この発明によれば、可変アナログ信号源の発生電圧をアナログ信号入力回路を介して多チャンネルＡ／Ｄ変換器に入力してデジタル値に変換すると共に、該デジタル値をマイクロプロセッサを介してデータメモリに書込むようにした車載電子制御装置において、上記可変アナログ信号源の一部として酸素ポンプ素子と酸素濃淡電池素子とを有する排気ガスセンサが使用され、
上記アナログ信号入力回路として、上記酸素ポンプ素子に正負のポンプ電流を供給するポンプ電流供給回路と，該ポンプ電流供給回路に設けられた電流検出抵抗と，該電流検出抵抗の両端電圧を差動増幅した正負の信号電圧にバイアス電圧を加算するバイアス電源とを備えた可変アナログ信号回路を構成しているものにおいて，
上記可変アナログ信号回路は，
（１）上記可変アナログ信号源と上記多チャンネルＡＤ変換器の第一の入力端子間に接続されて第一の入力電圧を供給する入力回路であって，該第一の入力電圧は上記可変アナログ信号源の出力電圧が最大値であるときに，上記多チャンネルＡＤ変換器のフルスケール入力電圧に略等しくなるような関係に設けられた全領域入力回路と，
（２）第一の増幅器を包含すると多チャンネルＡＤ変換器の第二の入力端子間に接続されて第二の入力電圧を供給する入力回路であって，該第二の入力電圧は上記第一の入力電圧が最大値よりも小さな所定の中間電圧であるときに，上記多チャンネルＡＤ変換器のフルスケール入力電圧に略等しくなるような関係に設けられた拡大領域入力回路とを備えると共に，
上記マイクロプロセッサは上記多チャンネルＡ／Ｄ変換器の分解能に比べて，より高精度
なビット長のデジタルデータが扱える能力を有し、
該マイクロプロセッサと協働する不揮発プログラムメモリは、
（１）上記電流検出抵抗の両端電圧が零となって，上記第一・第二の入力電圧が共に所定のバイアス電圧であるときに作用して，規格に合致した正常なバイアス電圧に対応した本来のデジタル変換値である基準バイアス電圧からの誤差電圧を求める手段であって，上記第一の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第一の誤差電圧として上記データメモリの第一番地に書込みすると共に，上記第二の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第二の誤差電圧として上記データメモリの第二番地に書込み記憶する誤差信号記憶手段と，
（２）上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じて第二の修正電圧を算出し，該第二の修正電圧から上記基準バイアス電圧を減じた第二の増分電圧を補正倍率で割るか，又は逆倍率を掛けたうえで上記基準バイアス電圧を加算することによって第二の補正電圧を得る手段であって，該第二の補正電圧は上記第一の入力電圧のデジタル変換値である第一の現在電圧から上記第一の誤差電圧を減じて得られる第一の修正電圧の中間帯域の値に略等しくなる関係に上記補正倍率が適用される倍率補正手段と，
（３）上記第一の入力電圧が上記中間電圧未満の中間帯域にあるときは上記第二の補正電圧を選択使用すると共に，上記第一の入力電圧が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧を選択使用して，選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する選択切換手段となるプログラムを包含している。
この発明の車載電子制御装置によれば，分解能が低い安価なＡ／Ｄ変換器であっても，低電圧入力状態におけるデジタル変換値の階段状の変化量が抑制され，小刻みな出力特性が得られるように改善されると共に，運転状態で適時に行える誤差調整機能が付加されているので，製品の出荷調整が不要であって，実製品の実使用環境に応じた自動補正を行ってデジタル変換精度の向上を図ることができる効果がある。
また，この発明によれば，分解能が低い安価なＡ／Ｄ変換器であっても，理論空燃比近傍で最も多く使用される中間電圧帯域におけるデジタル変換値の分解能が改善されると共に，運転状態で適時に行える誤差調整機能が付加されているので，製品の出荷調整が不要であって，実製品の実使用環境に応じた自動補正を行ってデジタル変換精度の向上を図ることができる効果がある。
実施の形態１．
以下この発明の第一実施例装置の全体回路ブロックを示す図１について説明する。
図１において，100aは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり，該電子制御装置には多数のアナログセンサの中の一つである可変アナログ信号源101aが接続されている。
また，上記電子制御装置100aの内部構成の一部として，102は電源端子Ｖccと基準電圧
端子ＶrefにＤＣ５Ｖの安定化電圧が接続された分解能が10ビットの多チャンネルＡＤ変
換器であり，該多チャンネルＡ／Ｄ変換器の第一の入力端子ＣＨ1には0〜5Ｖの第一の入力電圧Ｖ10が印加されると共に，第二の入力端子ＣＨ2には0〜5Ｖの第二の入力電圧Ｖ20が印加されている。
従って，デジタル変換される入力電圧の最小単位はＤＣ５/1023Ｖ≒５ｍＶとなっているが，この値は入力電圧の最大値の約0.1％の値に相当していることになる。
上記多チャンネルＡ／Ｄ変換器102には図示しないその他多数のアナログ信号入力が接続されていて，各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて多チャンネルＡ／Ｄ変換器102内に設けられたバッファメモリに格納されるようになっている。
103aは例えば32ビットデータを同時処理することができるマイクロプロセッサ，104a
は該マイクロプロセッサとバス接続された不揮発プログラムメモリであり，該プログラムメモリには車載電子制御装置としての各種制御プログラムと制御定数が格納されると共に，この実施例で適用される様々な制御手段となるプログラムや制御データが格納されている。
105は上記マイクロプロセッサ103aとバス接続された演算処理用のＲＡＭメモリであり，該ＲＡＭメモリはデータメモリとしての役割も持っていて，上記多チャンネルＡＤ変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103aによって適時に読み出されて上記ＲＡＭメモリ105に書込みすることができるよう構成さている。
110aは入力抵抗Ｒ10とプルダウン抵抗Ｒ11の直列回路で構成された分圧接続回路，111aは上記入力抵抗Ｒ10と直列接続されて，上記可変アナログ信号源101aと第一の入力端子ＣＨ1との間に接続された第一のアナログスイッチであり，該アナログスイッチは上記マイクロプロセッサ103aが発生する第一の指令信号ＳＷ1によって開閉制御されると共に，上記第一の入力電圧Ｖ10の値は上記可変アナログ信号源101aの出力電圧を上記直列抵抗Ｒ10とプルダウン抵抗Ｒ11によって分圧した値となっている。
120aは上記第二の入力電圧Ｖ20を供給すると共にプルダウン抵抗Ｒ19に接続された第二の増幅器であり，該第二の増幅器の正側入力端子は入力抵抗Ｒ16を介して上記第一の入力端子ＣＨ1に接続されると共に，負側入力端子は分圧抵抗Ｒ17と帰還抵抗Ｒ18との接続点に接続され，上記帰還抵抗Ｒ18は上記第二の増幅器120aの出力端子に接続されている。
従って上記第一の入力電圧Ｖ10と第二の入力電圧Ｖ20の比率に関する理論倍率Ｇは次式で算出されるものである。
Ｇ＝Ｖ20/Ｖ10＝（Ｒ17+Ｒ18）/Ｒ17・・・・・・・・（１）
図１のものの入力電圧の特性線図を示す図２（A)において，横軸は上記多チャンネルＡ／Ｄ変換器102の第一の入力電圧Ｖ10を基準にしたアナログ入力電圧，縦軸は第一の入力
電圧Ｖ10と第二の入力電圧Ｖ20に対応したデジタル変換値を示している。
アナログ入力電圧の最大値であるフルスケール電圧Ｖfは，多チャンネルＡ／Ｄ変換器
102の基準電圧端子Ｖrefに印加された電圧に相当するものであって，この実施例ではＤＣ５Ｖとなっている。
また，デジタル変換値の最大値である最大出力電圧Ｖbは，この実施例ではデジタル指
標値1023となっている。
200は上記第一の入力電圧Ｖ10に対応したデジタル変換値である第一の現在電圧であり，該第一の現在電圧は上記第一の入力電圧Ｖ10が零であるときに第一の誤差電圧RAM11を含んでいる。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られる第一の修正電圧であり，その低電圧領域は図２（B）の201aで示されている。
210は上記第二の入力電圧Ｖ20に対応したデジタル変換値である第二の現在電圧であり，上記第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10に比べて理論倍率でＧ倍に増幅されているので，例えば第一の入力電圧Ｖ10がＶ10＝1.25Ｖ程度の中間電圧になったときにそのデジタル変換値は最大出力電圧Ｖb＝1023に到達するようになっている。
また，上記第二の現在電圧210は上記第一の入力電圧Ｖ10が零であるときに第二の誤差
電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧である。
212aは上記第二の修正電圧211を理論倍率Ｇで割って得られる第二の補正電圧であり，上記第二の増幅器120aの増幅率が正しく理論倍率Ｇに等しくなっておれば，上記第二の補正電圧212aは上記第一の修正電圧201の低電圧領域201aと重なり合うことになる。
しかし，図１における分圧抵抗Ｒ17と帰還抵抗Ｒ18の抵抗値のバラツキがあって，例えば0.1％誤差の高精度抵抗を用いても僅かながらズレが発生し，その誤差レベルは上記多チャンネルＡ／Ｄ変換器102の分解能と同レベルのものとなる問題を含んでいるので，上記第二の補正電圧212aが上記第一の修正電圧201の低電圧領域201aと完全に重なり合うことは困難である。
但し，実際には上記理論倍率Ｇに代わって，多数の製品サンプルに基づく実測平均値である基準倍率Ｒが適用されて，その誤差は軽減されるようになっている。
入力電圧の低電圧領域を拡大表示した図２（B)において，201aは上記第一の修正電圧201の低電圧領域，212aは上記第二の補正電圧，214aは第二の平均化電圧であり，該第二の平均化電圧は次式によって算出されるものである。
Ｖ214＝[Ｖ201×α+Ｖ212（１−α）]/２・・・・・（２）
α＝Ｖ211/（Ｖb−RAM21）・・・・・・・・・・・・（３）
但し Ｖ201＝第一の修正電圧
Ｖ212＝第二の補正電圧
Ｖ214＝第二の平均化電圧
α＝荷重係数 Ｖb＝最大出力電圧 RAM21＝第二の誤差電圧
図１のとおり構成されたこの発明の第一実施例装置において，その作用・動作を示す動作説明用フローチャートである図３について説明する。
図３において，300はマイクロプロセッサ103aによる校正動作の開始工程であり，該開
始工程は後述の動作終了工程315を経て繰返し活性化するよう構成されている。
301は上記工程300に続いて作用し，次工程302aで初回動作フラグがセットされたかど
うかを監視することによって初回動作であるかどうかを判定する工程，302aは該工程301
の判定がYESであって初回動作であったときに作用し，前記RAMメモリ105の所定番地であるRAM00に初期値を書き込むと共に，図示しない初回動作フラグをセットする工程であ
り，該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また，上記RAM00は可変アナログ信号源101aの発生電圧に比例したデジタル変換値が書
き込まれるデータメモリであって，マイクロプロセッサ103aは可変アナログ信号源101a
の発生電圧に比例したデジタル変換値が必要なときには該ＲＡＭメモリRAM00の内容を随
時読み出して使用するようになっている。
302bは上記工程302aに続いて作用し，ＲＡＭメモリRAM00の内容が変化しないように書込み禁止する工程，303aは該工程302bに続いて作用し，第一の指令信号SW1を停止して第一のアナログスイッチ111aを遮断する工程，303bは該工程303aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の誤差電圧RAM11としてRAMメモリ105の第一番地に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の誤差電圧RAM21としてRAMメモリ105の第二番地に書き込む工程，304は該工程303bに続いて作用し，第一の指令信号SW1を発生して第一のアナログスイッチ111aを導通化する工程，306は該工程304に続いて作用し，基準倍率Ｒを読み出す工程であり，該工程306で読み出される基準倍率Ｒは，第一の入力電圧Ｖ10が中間電圧Ｖsに等しいときにおける第二の修正電圧211の実測値Ｖ2と，第一の入力電圧Ｖ10が中間電圧Ｖsに等しいときにおける第一の修正電圧201の実測値Ｖ1との比率Ｖ2/Ｖ1に関して，多数の製品サンプルに対する実測平均比率を測定して，これを基準倍率Ｒとして予め不揮発プログラムメモリ104aに格納していたデータである。
308は上記工程301の判定がNOであって初回動作ではないときに作用し，再度校正を実
行するかどうかを判定する工程であり，該工程308では制御回路部の周辺温度の変化が生
じる経過時間に見合った周期であるか，又は可変アナログ信号源101aが不使用状態になる都度に繰返してYESの判定を行って上記工程302bへ移行するようになっている。
310は上記工程308の判定がＮＯであって既に定期校正が行われていたとき，又は上記工程306に続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の現在電
圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
311は上記工程310に続いて作用し，上記第二の現在電圧RAM20が最大出力電圧Ｖb未満
であるかどうかを判定する工程，312は該工程311の判定がYESであった低電圧領域において作用し，上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧を上記工程306で読み出した基準倍率Ｒで割って，その商をＲＡＭメモリ105の所定番地RAM00に格納する工程，313は上記工程311の判定がNOであった高電圧領域において作用し，上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧をそのままＲＡＭメモリ105の所定番地RAM00に格納する工程，314は上記工程312又は工程313に続いて作用し，ＲＡＭメモリRAM00の値に固定倍率Ｎを掛けたうえで，その積をＲＡＭメモリRAM00に上書きする工程，315は該工程314に続いて移行する動作終了工程である。
なお，上記工程312では前述の（２）（３）式で示した可変荷重平均を行って所定番地RAM00に格納するようにしても良い。
また，上記工程306において基準倍率Ｒの逆数を記憶するようにしておけば，工程312
における除算を積算に置き換えることができ，除算よりも積算のほうがマイクロプロセッサ103aの演算速度が速くなる利点がある。
上記工程306において，拡大倍率Ｘ＝固定倍率Ｎ/基準倍率Ｒの値を記憶するようにしておいて，工程312では基準倍率Ｒで割るかわりに上記拡大倍率Ｘを掛け，工程313では固定倍率Ｎを掛けておくようにしたほうが工程312に対する演算回数が削減できる利点がある。
なお，上記基準倍率Ｒや固定倍率Ｎとしては例えばＲ＝4.05，Ｎ＝32の値が使用され，この場合には上記記憶値Ｘ＝7.9となるが，工程312の演算結果からは小数点を取り除くようにしても，予め32倍された数値のもとで小数点を除去しているので，大きな誤差となることはない。
以上のように，実施形態１はＡ／Ｄ変換される入力電圧を低電圧領域と高電圧領域に分割し，基準倍率を用いて合成するものであって，100番台符号で示した図１と200番台符号で示した図２と300番台符号で示した図３によって説明されている。
この発明の第一実施例装置である車載電子制御装置100aによれば，可変アナログ信号源101aの発生電圧を多チャンネルＡ／Ｄ変換器102とマイクロプロセッサ103aを介してデジタル値としてＲＡＭメモリ105に書込むアナログ信号入力回路において，上記アナログ信号入力回路の一部は下記の全領域入力回路と拡大領域入力回路とを備えると共に，上記
マイクロプロセッサ103aは上記多チャンネルＡ／Ｄ変換器102の分解能に比べて，より高精度なビット長のデジタルデータが扱えるものが使用されていて，該マイクロプロセッサ
103aと協働する不揮発プログラムメモリ104aは下記の誤差信号記憶手段303bと倍率補正手段312と選択切換手段311となるプログラムを包含している。
上記全領域入力回路は上記可変アナログ信号源101aと多チャンネルＡ／Ｄ変換器102の第一の入力端子ＣＨ1間に接続されて第一の入力電圧Ｖ10を供給する入力回路であって，該第一の入力電圧Ｖ10は上記可変アナログ信号源101aの発生電圧が最大値であるときに，
上記多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された分圧接続回路110aとなっている。
上記拡大領域入力回路は上記可変アナログ信号源101aと多チャンネルＡ／Ｄ変換器102の第二の入力端子ＣＨ2間に接続されて第二の入力電圧Ｖ20を供給する入力回路であって，該第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10が最大値Ｖfよりも小さな所定の中間電圧Ｖsであるときに，上記多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第二の増幅器120aを包含する入力回路である。
上記誤差信号記憶手段303bは上記可変アナログ信号源101aの発生電圧が零であるとき
に作用して，上記第一の入力電圧Ｖ10のデジタル変換値を第一の誤差電圧RAM11として上
記ＲＡＭメモリ105の第一番地に書込みすると共に，上記第二の入力電圧Ｖ20のデジタル
変換値を第二の誤差電圧RAM21として上記ＲＡＭメモリ105の第二番地に書込み記憶する
手段となっている。
上記倍率補正手段312は上記第二の入力電圧Ｖ20のデジタル変換値である第二の現在電
圧210から上記第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し，該第二の修正電圧211を補正倍率で割るか，又は逆倍率を掛けることによって第二の補正電圧212aを得る手段であり，該第二の補正電圧212aは上記第一の入力電圧Ｖ10のデジタル変換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じた第一の修正電圧201の低電圧領域201aの値に略等しくなる関係に上記補正倍率が適用されるものである。
上記選択切換手段311は上記第一の入力電圧Ｖ10が上記中間電圧Ｖs未満の低電圧領域
にあるときは上記第二の補正電圧212aを選択使用すると共に，上記第一の入力電圧Ｖ10が上記中間電圧Ｖs以上の高電圧領域にあるときは上記第一の修正電圧201を選択使用して，選択結果に比例したデジタル値を上記ＲＡＭメモリ105の所定番地RAM00に格納指示する手段となっている。
なお，可変アナログ信号源101aの発生電圧が多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに比べて十分大きな値である場合には，全領域入力回路と拡大領域入力回路のそれぞれに増幅器を持たない分圧接続回路を設けて，その分圧率を変えておくことによって第一の入力電圧Ｖ10と第二の入力電圧Ｖ20との比率を所定の倍率にすることが可能である。
また，この発明の第一実施例装置である車載電子制御装置100aによれば，上記入力回路は第一のアナログスイッチ111aを備えると共に，上記不揮発プログラムメモリ104aは誤差信号入力手段303aと現状保持手段302bとなるプログラムを包含し，上記第一のアナログスイッチ111aは上記全領域入力回路と拡大領域入力回路に設けられ，上記可変アナログ信号源101aと多チャンネルＡ／Ｄ変換器102間の接続を遮断して上記可変アナログ信号源101aの発生電圧が零となっている状態と同じ状態に強制する開閉素子であり，上記誤差信号入力手段303aは上記マイクロプロセッサ103aの第一の指令信号ＳＷ1によって上記第一のアナログスイッチ101aを開閉制御して，上記誤差信号記憶手段303bを作動させる手段であり，上記現状保持手段302bは上記選択切換手段311によって選択格納されたデータメモリの内容が上記誤差信号入力手段303aの作動中に変化しないようにして，上記誤差信号入力手段303aの作動直前の値に保持しておく手段となっている。
従って，実際の入力信号が零電圧状態ではなくても，マイクロプロセッサは随時誤差調整を行うことができると共に，誤差調整処理中には前回のデジタル変換値を記憶保持しておくことによって，誤ったデジタル変換値が発生しない特徴がある。
また，この発明の第一実施例装置である車載電子制御装置100aによれば，上記不揮発プログラムメモリ104aは基準倍率データを包含し，該基準倍率データは上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいときにおける上記第二の修正電圧211の実測値Ｖ2と，上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいときにおける上記第一の修正電圧201の実測値Ｖ1との比率を多数のサンプルで測定し，複数サンプルの平均値又は中央値等による統計値を基準倍率Ｒ＝Ｖ2/Ｖ1，又はその逆数である逆基準倍率として，予め格納しておくデータであり，上記倍率補正手段312において適用される補正倍率は，上記基準倍率Ｒとなっている。
従って，多数の製品サンプルによって部品バラツキの中心値に対応した基準倍率を算出しておくことができるので，実製品において入力電圧の低電圧領域と高電圧領域のデジタル変換値の連続性に大きな段差変動が生じない特徴がある。
なお，上記中間電圧Ｖsの値は第二の入力電圧Ｖ20のデジタル変換値が最大出力電圧Ｖ
bとなる理想中間電圧に等しいか，該理想中間電圧よりも若干小さい目の値であればよい
ものであって，中間電圧Ｖsがいくらか変動しても相互の比率によって算出される基準倍
率Ｒには誤差が発生することはない。
また，この発明の第一実施例装置である車載電子制御装置100aによれば，上記不揮発プログラムメモリ104aは可変荷重平均化手段312となるプログラムを包含し，該可変荷重平均化手段は上記第二の補正電圧212aと上記第一の修正電圧201との重複部分（低電圧領域201a）での荷重平均電圧を算出する手段であって，該荷重平均演算における荷重係数は上記第二の補正電圧212aと第一の修正電圧201との差の絶対値が大きくなるほど第二の補正電圧212aに掛ける荷重係数（１〜０）の値を減じると共に，上記絶対値が大きくなるほど上記第一の修正電圧201に掛ける荷重係数（０〜１）の値を増加させて荷重平均値を求め，該荷重平均値を第二の平均化電圧214aとする手段であり，上記選択切換手段311は上記第二の補正電圧212aに代わって上記第二の平均化電圧214aを選択使用するようになっている。
従って，実製品において第二の補正電圧212aと第一の修正電圧201のデジタル変換値の
連続性が不十分であっても，デジタル変換値が急変化するのを抑制して，なだらかな移行を行うことができる特徴がある。
また，この発明の第一実施例装置である車載電子制御装置100aによれば，上記誤差信号記憶手段303bは制御装置100aの動作開始時点で実行されるものであると共に，上記不揮発プログラムメモリ104aは校正時期判定手段308となるプログラムを包含し，該校正時期判定手段308は再校正するのが望ましい周辺温度の変化が生じる経過時間に見合った周期であるか，又は当該可変アナログ信号源101aが不使用状態になる都度に，繰り返し上記誤差信号記憶手段を実行指令する手段となっている。
従って，誤差調整の頻度を高めておくことにより，使用環境の変化に対応して適時に校正処理が行われる特徴がある。
また，この発明の第一実施例装置である車載電子制御装置100aによれば，上記不揮発プログラムメモリ104aは整数化手段314となるプログラムを包含し，該整数化手段314は上記アナログ信号のデジタル変換値に対して所定の固定倍率Ｎを掛けたうえで上記ＲＡＭメモリ105に格納する手段であり，上記固定倍率Ｎは上記ＲＡＭメモリ105に格納された数値が最大値であったときでも，上記マイクロプロセッサ103aで扱えるデータビット長以下に制限されていると共に，上記第二の補正電圧212a又は第二の平均化電圧214a等の倍率補正データに上記固定倍率Ｎを掛けた後に残された小数点以下の数値を切捨てするようになっている。
従って，最終的に得られたデジタル変換値に小数点が含まれないので，その後の利用段階においてマイクロプロセッサ103aの演算処理速度が速くなる特徴がある。
なお，上記固定倍率Ｎを掛け合わせる時期としては，Ａ／Ｄ変換値をＲＡＭメモリ105に取込む時期から最終結論を得るまでの任意の時期であってよい。
実施の形態２．
以下この発明の第二実施例装置の全体回路ブロックを示す図４について説明する。
図４において，100bは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり，該電子制御装置には多数のアナログセンサの中の一つである可変アナログ信号源101bが接続されている。
また，上記電子制御装置100bの内部構成の一部として，102は電源端子Ｖccと基準電圧
端子ＶrefにＤＣ５Ｖの安定化電圧が接続された分解能が10ビットの多チャンネルＡＤ変
換器であり，該多チャンネルＡ／Ｄ変換器の第一の入力端子ＣＨ1には0〜5Ｖの第一の入力電圧Ｖ10が印加されると共に，第二の入力端子ＣＨ2には0〜5Ｖの第二の入力電圧Ｖ20が印加されている。
従って，デジタル変換される入力電圧の最小単位はＤＣ５/1023Ｖ≒５ｍＶとなっているが，この値は入力電圧の最大値の約0.1％の値に相当していることになる。
上記多チャンネルＡ／Ｄ変換器102には図示しないその他多数のアナログ信号入力が接続されていて，各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて
多チャンネルＡ／Ｄ変換器102内に設けられたバッファメモリに格納されるようになっている。
103bは例えば32ビットデータを同時処理することができるマイクロプロセッサ，104b
は該マイクロプロセッサとバス接続された不揮発プログラムメモリであり，該プログラムメモリには車載電子制御装置としての各種制御プログラムと制御定数が格納されると共に，この実施例で適用される様々な制御手段となるプログラムや制御データが格納されている。
105は上記マイクロプロセッサ103bとバス接続された演算処理用のＲＡＭメモリであり，該ＲＡＭメモリはデータメモリとしての役割も持っていて，上記多チャンネルＡＤ変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103bによって適時に読み出されて上記ＲＡＭメモリ105に書込みすることができるよう構成されている。
110bは上記第一の入力電圧Ｖ10を供給すると共に，プルダウン抵抗Ｒ15に接続された第一の増幅器であり，該第一の増幅器の正側入力端子は入力抵抗Ｒ12と後述の第一のアナログスイッチ111bを介して上記可変アナログ信号源101bに接続されると共に，負側入力端子は分圧抵抗Ｒ13と帰還抵抗Ｒ14との接続点に接続され，上記帰還抵抗Ｒ14は上記第一の増幅器110bの出力端子に接続されている。
111bは上記可変アナログ信号源101bとプルダウン抵抗Ｒ11間に接続されると共に，上記入力抵抗Ｒ12に接続された第一のアナログスイッチであり，該アナログスイッチは上記マイクロプロセッサ103bが発生する第一の指令信号ＳＷ1によって開閉制御されるようになっている。
112bは第二のアナログスイッチ，113は中間電圧発生回路であり，上記マイクロプロセッサ103bは上記第一の指令信号ＳＷ1を停止してから第二の指令信号ＳＷ2を発生することによって，上記第一のアナログスイッチ111bを遮断したうえで第二のアナログスイッチ112bを導通させ，上記可変アナログ信号源101bに代わって上記中間電圧発生回路113の出力電圧を上記入力抵抗Ｒ12に供給することができるようになっている。
120bは上記第二の入力電圧Ｖ20を供給すると共に，プルダウン抵抗Ｒ19に接続された第二の増幅器であり，該第二の増幅器の正側入力端子は入力抵抗Ｒ16を介して上記第一の入力端子ＣＨ1に接続されると共に，負側入力端子は分圧抵抗Ｒ17と帰還抵抗Ｒ18との接続点に接続され，上記帰還抵抗Ｒ18は上記第二の増幅器120bの出力端子に接続されている。
従って上記第一の入力電圧Ｖ10と第二の入力電圧Ｖ20の比率に関する理論倍率Ｇは前述の（１）式で算出されるものである。
図４のものの入力電圧の特性線図を示す図５において，横軸は上記多チャンネルＡＤ変換器102の第一の入力電圧Ｖ10を基準にしたアナログ入力電圧，縦軸は第一の入力電圧Ｖ10と第二の入力電圧Ｖ20に対応したデジタル変換値を示している。 アナログ入力電圧の最大値であるフルスケール電圧Ｖfは，多チャンネルＡ／Ｄ変換器102の基準電圧端子Ｖrefに印加された電圧に相当するものであって，この実施例ではＤＣ５Ｖとなっている。
また，デジタル変換値の最大値である最大出力電圧Ｖbは，この実施例ではデジタル指標値1023となっている。
200は上記第一の入力電圧Ｖ10に対応したデジタル変換値である第一の現在電圧であり，該第一の現在電圧は上記第一の入力電圧Ｖ10が零であるときに第一の誤差電圧RAM11を含んでいる。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られる第一の修正電圧である。
210は上記第二の入力電圧Ｖ20に対応したデジタル変換値である第二の現在電圧であり，上記第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10に比べて理論倍率でＧ倍に増幅されているので，例えば第一の入力電圧Ｖ10がＶ10＝1.25Ｖ程度の中間電圧になったときにそのデジタル変換値は最大出力電圧Ｖb＝1023に到達するようになっている。
また，上記第二の現在電圧210は上記第一の入力電圧Ｖ10が零であるときに第二の誤差電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧である。
図４における第一のアナログスイッチ111bが開路して，第二のアナログスイッチ112bが閉路すると中間電圧発生回路113による一定電圧が第一の増幅器110bの正側入力端子に印加され，その結果として図５に示す中間電圧Ｖsが第一の入力電圧Ｖ10として多チャン
ネルＡ／Ｄ変換器102に供給される。
この時点における第二の入力電圧Ｖ20は多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧に略等しくなるように（１）式の理論倍率Ｇが設定されている。
212bは上記第二の修正電圧211を次式で示される補正倍率Ｋで割るか，補正逆倍率Ｈを掛けることによって得られる第二の補正電圧であり，該第二の補正電圧は上記第一の修正電圧201の下方延長位置に連結されるようになっている。
補正倍率Ｋ＝（RAM22−RAM21）/（RAM12−RAM11）・・・・・（４）
補正逆倍率Ｈ＝（RAM12−RAM11）/（RAM22−RAM21）・・・・（５）
但し，RAM12は第一の入力電圧Ｖ10が上記中間電圧Ｖsであるときの第一の入力電圧Ｖ10に対するデジタル変換値である第一の中間電圧，RAM22は第一の入力電圧Ｖ10が上記中間電圧Ｖsであるときの第二の入力電圧Ｖ20に対するデジタル変換値である第二の中間電
圧，RAM11は第一の誤差電圧，RAM21は第二の誤差電圧である。
図４のとおり構成されたこの発明の第二実施例装置において，その作用・動作を示す動作説明用フローチャートである図６について説明する。
図６において，400はマイクロプロセッサ103bによる校正動作の開始工程であり，該開始工程は後述の動作終了工程415を経て繰返し活性化するよう構成されている。
401は上記工程400に続いて作用し，次工程402aで初回動作フラグがセットされたかどうかを監視することによって初回動作であるかどうかを判定する工程，402aは該工程401
の判定がYESであって初回動作であったときに作用し，前記RAMメモリ105の所定番地でるRAM00に初期値を書き込むと共に，図示しない初回動作フラグをセットする工程であり，該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また，上記RAM00は可変アナログ信号源101bの発生電圧に比例したデジタル変換値が書き込まれるデータメモリであって，マイクロプロセッサ103bは可変アナログ信号源101b
の発生電圧に比例したデジタル変換値が必要なときには該ＲＡＭメモリRAM00の内容を随時読み出して使用するようになっている。
402bは上記工程402aに続いて作用し，ＲＡＭメモリRAM00の内容が変化しないように書込み禁止する工程，403aは該工程402bに続いて作用し，第一の指令信号SW1を停止して第一のアナログスイッチ111bを遮断すると共に，第二の指令信号SW2も停止して第二のアナログスイッチ112bを遮断しておく工程，403bは該工程403aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の誤差電圧RAM11としてRAMメモリ105の第一番地に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の誤差電圧RAM21としてRAMメモリ105の第二番地に書き込む工程，404aは該工程403bに続いて作用し，第一の指令信号SW1を停止して第一のアナログスイッチ111bを遮断すると共に，第二の指令信号SW2を発生して第二のアナログスイッチ112bを閉路する工程，404bは該工程404aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の中間電圧RAM12としてRAMメモリ105の第三番地に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の中間電圧RAM22としてRAMメモリ105の第四番地に書き込む工程，406は該工程404bに続いて作用し，補正倍率Ｋを前述の（４）式に基づいて算出・記憶する工程，407は該工程406に続いて作用し，第一の指令信号SW1を発生して第一のアナログスイッチ111bを閉路すると共に，第二の指令信号SW2を停止して第二のアナログスイッチ112bを遮断しておく工程である。
408は上記工程401の判定がNOであって初回動作ではないときに作用し，再度校正を実
行するかどうかを判定する工程であり，該工程408では制御回路部の周辺温度の変化が生
じる経過時間に見合った周期であるか，又は可変アナログ信号源101bが不使用状態になる都度に繰返してYESの判定を行って上記工程402bへ移行するようになっている。
410は上記工程408の判定がＮＯであって既に定期校正が行われていたとき，又は上記工程407に続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の現在電
圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
411は上記工程410に続いて作用し，上記第二の現在電圧RAM20が最大出力電圧Ｖb未満
であるかどうかを判定する工程，412は該工程411の判定がYESであった低電圧領域において作用し，上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧を上記工程406で算出記憶した補正倍率Ｋで割って，その商をＲＡＭメモリ105の所定番地RAM00に格納する工程，413は上記工程411の判定がNOであった高電圧領域において作用し，上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧をそのままＲＡＭメモリ105の所定番地RAM00に格納する工程，414は上記工程412又は工程413に続いて作用し，ＲＡＭメモリRAM00の値に固定倍率Ｎを掛けたうえで，その積をＲＡＭメモリRAM00に上書きする工程，415は該工程414に続いて移行する動作終了工程である。
なお，上記工程406において補正倍率Ｋの逆数を記憶するようにしておけば，工程412
における除算を積算に置き換えることができ，除算よりも積算のほうがマイクロプロセッサ103bの演算速度が速くなる利点がある。
また，上記工程406において，Ｘ＝固定倍率Ｎ/補正倍率Ｋの値を記憶するようにしておいて，工程412では補正倍率Ｋで割るかわりに上記記憶値Ｘを掛け，工程413では固定倍率Ｎを掛けておくようにしたほうが工程412に対する演算回数が削減できる利点がある。
なお，上記補正倍率Ｋや固定倍率Ｎとしては例えばＫ＝4.05，Ｎ＝32の値が使用され，この場合には上記記憶値Ｘ＝7.9となるが，工程412の演算結果からは小数点を取り除くようにしても，予め32倍された数値のもとで小数点を除去しているので，大きな誤差となることはない。
以上のように、実施形態２はＡ／Ｄ変換される入力電圧を低電圧領域と高電圧領域に分割し，中間電圧発生回路113を使って算出された補正倍率を用いて合成するものであって，100番台符号で示した図４と200番台符号で示した図５と400番台符号で示した図６によって説明されている。
この発明の第二実施例装置である車載電子制御装置100bによれば，可変アナログ信号源101bの発生電圧を多チャンネルＡ／Ｄ変換器102とマイクロプロセッサ103bを介してデジタル値としてＲＡＭメモリ105に書込むアナログ信号入力回路において，上記アナログ信号入力回路の一部は下記の全領域入力回路と拡大領域入力回路とを備えると共に，上記マイクロプロセッサ103bは上記多チャンネルＡ／Ｄ変換器102の分解能に比べて，より高精度なビット長のデジタルデータが扱えるものが使用されていて，該マイクロプロセッサと協働する不揮発プログラムメモリ104bは下記の誤差信号記憶手段403bと倍率補正手段412と選択切換手段411となるプログラムを包含している。
上記全領域入力回路は上記可変アナログ信号源101bと多チャンネルＡ／Ｄ変換器102の第一の入力端子ＣＨ1間に接続されて第一の入力電圧Ｖ10を供給する入力回路であって，該第一の入力電圧Ｖ10は上記可変アナログ信号源101bの発生電圧が最大値であるときに，
上記多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第一の増幅器110bを包含している。
上記拡大領域入力回路は上記可変アナログ信号源101bと多チャンネルＡ／Ｄ変換器102の第二の入力端子ＣＨ2間に接続されて第二の入力電圧Ｖ20を供給する入力回路であって，該第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10が最大値よりも小さな所定の中間電圧Ｖsであるときに，上記多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第二の増幅器120bを包含している。
上記誤差信号記憶手段403bは上記可変アナログ信号源101bの発生電圧が零であるときに作用して，上記第一の入力電圧Ｖ10のデジタル変換値を第一の誤差電圧RAM11として上記ＲＡＭメモリ105の第一番地に書込みすると共に，上記第二の入力電圧Ｖ20のデジタル変換値を第二の誤差電圧RAM21として上記ＲＡＭメモリ105の第二番地に書込み記憶する手段である。
上記倍率補正手段412は上記第二の入力電圧Ｖ20のデジタル変換値である第二の現在電
圧210から上記第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し，該第二の修正電圧211を補正倍率Ｋで割るとによって第二の補正電圧212bを得る手段であり，該第二の補正電圧212bは上記第一の入力電圧Ｖ10のデジタル変換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じた第一の修正電圧201の低電圧領域201aの値に略等しくなる関係に上記補正倍率Ｋが適用されるものである。
上記選択切換手段411は上記第一の入力電圧Ｖ10が上記中間電圧Ｖs未満の低電圧領域
にあるときは上記第二の補正電圧212bを選択使用すると共に，上記第一の入力電圧Ｖ10が上記中間電圧Ｖs以上の高電圧領域にあるときは上記第一の修正電圧201を選択使用して，選択結果に比例したデジタル値を上記ＲＡＭメモリ105の所定番地RAM00に格納指示する手段となっている。
また，この発明の第二実施例装置である車載電子制御装置100bによれば，上記入力回路は第一のアナログスイッチ111bを備えると共に，上記不揮発プログラムメモリ104bは誤差信号入力手段403aと現状保持手段402bとなるプログラムを包含し，上記第一のアナログスイッチ111bは上記全領域入力回路と拡大領域入力回路に設けられ，上記可変アナログ信号源101bと多チャンネルＡ／Ｄ変換器102間の接続を遮断して上記可変アナログ信号源101bの発生電圧が零となっている状態と同じ状態に強制する開閉素子であり，上記誤差信号入力手段403aは上記マイクロプロセッサ103bの第一の指令信号ＳＷ1によって上記第一のアナログスイッチ111bを開閉制御して，上記誤差信号記憶手段403bを作動させる手段であり，上記現状保持手段402bは上記選択切換手段411によって選択格納されたＲＡＭメモリ105の内容が上記誤差信号入力手段403aの作動中に変化しないようにして，上記誤差信号入力手段403aの作動直前の値に保持しておく手段となっている。
従って，実際の入力信号が零電圧状態ではなくても，マイクロプロセッサ103bは随時誤差調整を行うことができると共に，誤差調整処理中には前回のデジタル変換値を記憶保持しておくことによって，誤ったデジタル変換値が発生しない特徴がある。
また，この発明の第二実施例装置である車載電子制御装置100bによれば，上記不揮発プログラムメモリ104bは中間信号記憶手段404bと倍率演算手段406となるプログラムを包含している。
上記中間信号記憶手段404bは上記第一の入力電圧Ｖ10を上記中間電圧Ｖsに略等しい値
に強制設定したときに作用して，上記第一の入力電圧Ｖ10のデジタル変換値を第一の中間電圧RAM12として上記ＲＡＭメモリ105の第三番地に書込みすると共に，上記第二の入力電圧Ｖ20のデジタル変換値を第二の中間電圧RAM22として上記ＲＡＭメモリ105の第四番地に書込み記憶する手段である。
上記倍率演算手段406は上記第一の中間電圧RAM12と第一の誤差電圧RAM11との差である第一の偏差電圧と，上記第二の中間電圧RAM22と第二の誤差電圧RAM21との差である第二の偏差電圧との比率として，補正倍率Ｋ＝（第二の偏差電圧/第一の偏差電圧）を算出記
憶する手段であり，上記倍率補正手段412において適用される補正倍率は，上記倍率演算
手段によって算出された補正倍率Ｋとなっている。
従って，製品サンプルデータによる基準倍率，又はその逆倍率を適用するものに比べて，実物現品による学習機能によって補正倍率が算出されているので，回路抵抗のバラツキが大きくても入力電圧の低電圧領域と高電圧領域のデジタル変換値の連続性に段差変動が生じない特徴がある。
また，この発明の第二実施例装置である車載電子制御装置100bによれば，上記入力回路は下記の中間電圧発生回路113と第二のアナログスイッチ112bとを備えると共に，上記不揮発プログラムメモリ104bは下記の中間信号入力手段404aと現状保持手段402bとなるプログラムを包含している。
上記中間電圧発生回路113は上記可変アナログ信号源101bの発生電圧の最大値よりも低い所定の中間信号電圧を発生する基準電圧発生回路であり，上記第二のアナログスイッチ112bは上記全領域入力回路と拡大領域入力回路に設けられ，上記可変アナログ信号源101bに代わって上記中間電圧発生回路113による中間信号電圧を，上記全領域入力回路と拡大領域入力回路を介して上記多チャンネルＡ／Ｄ変換器102の第一・第二の入力端子ＶＨ1・ＣＨ2に印加する開閉素子である。 上記中間信号入力手段404aは上記マイクロプロセッサ103bの第二の指令信号ＳＷ2によって上記第二のアナログスイッチ112bを開閉制御して，上記中間信号記憶手段404bを作動させる手段であり，上記現状保持手段402bは上記選択切換手段411によって選択格納されたＲＡＭメモリ105の内容が上記中間信号入力手段404aの作動中に変化しないようにして，上記中間信号入力手段404aの作動直前の値に保持しておく手段となっている。
従って，実際の入力信号が中間信号電圧状態ではなくても，マイクロプロセッサ103bは随時補正倍率の学習演算を行うことができると共に，演算処理中には前回のデジタル変換値を記憶保持しておくことによって，誤ったデジタル変換値が発生しない特徴がある。
また，この発明の第二実施例装置である車載電子制御装置100ｂによれば，上記誤差信号記憶手段403bと中間信号記憶手段404bと倍率演算手段412とは制御装置100bの動作開始時点で実行されるものであると共に，上記不揮発プログラムメモリ104bは更に校正時期判定手段408となるプログラムを包含し，該校正時期判定手段408は再校正するのが望ましい周辺温度の変化が生じる経過時間に見合った周期であるか，又は当該可変アナログ信号源が不使用状態になる都度に繰り返し上記誤差信号記憶手段403bと中間信号記憶手段404bと倍率演算手段412を実行指令する手段となっている。
従って，誤差調整と倍率演算の頻度を高めておくことにより，使用環境の変化に対応して適時に校正処理が行われる特徴がある。
また，この発明の第二実施例装置である車載電子制御装置100ｂによれば，上記不揮発プログラムメモリ104bは整数化手段414となるプログラムを包含し，該整数化手段414は上記アナログ信号電圧のデジタル変換値に対して所定の固定倍率Ｎを掛けたうえで上記ＲＡＭメモリ105に格納する手段であり，上記固定倍率Ｎは上記ＲＡＭメモリ105に格納された数値が最大値であったときでも，上記マイクロプロセッサ103bで扱えるデータビット長以下に制限されていると共に，上記第二の補正電圧212bの倍率補正データに上記固定倍率Ｎを掛けた後に残された小数点以下の数値を切捨てするようになっている。
従って，最終的に得られたデジタル変換値に小数点が含まれないので，その後の利用段階においてマイクロプロセッサの演算処理速度が速くなる特徴がある。
実施の形態３．
以下この発明の第三実施例装置の全体回路ブロックを示す図７について説明する。
図７において，100cは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり，該電子制御装置には多数のアナログセンサの中の一つである可変アナログ信号源101cが接続されている。
また，上記電子制御装置100cの内部構成の一部として，102は電源端子Ｖccと基準電圧端子ＶrefにＤＣ５Ｖの安定化電圧が接続された分解能が10ビットの多チャンネルＡＤ変換器であり，該多チャンネルＡ／Ｄ変換器の第一の入力端子ＣＨ1には0〜5Ｖの第一の入力電圧Ｖ10が印加されると共に，第二の入力端子ＣＨ2には0〜5Ｖの第二の入力電圧Ｖ20が印加されている。
従って，デジタル変換される入力電圧の最小単位はＤＣ５/1023Ｖ≒５ｍＶとなっているが，この値は入力電圧の最大値の約0.1％の値に相当していることになる。
上記多チャンネルＡ／Ｄ変換器102には図示しないその他多数のアナログ信号入力が接続されていて，各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて
多チャンネルＡ／Ｄ変換器102内に設けられたバッファメモリに格納されるようになっている。
103cは例えば32ビットデータを同時処理することができるマイクロプロセッサ，104cは該マイクロプロセッサとバス接続された不揮発プログラムメモリであり，該プログラムメモリには車載電子制御装置としての各種制御プログラムと制御定数が格納されると共に，この実施例で適用される様々な制御手段となるプログラムや制御データが格納されている。
105は上記マイクロプロセッサ103cとバス接続された演算処理用のＲＡＭメモリであり，該ＲＡＭメモリはデータメモリとしての役割も持っていて，上記多チャンネルＡＤ変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103cによって適時に読み出されて上記ＲＡＭメモリ105に書込みすることができるよう構成されている。
110cは上記第一の入力電圧Ｖ10を供給すると共に，プルダウン抵抗Ｒ25に接続された第一の増幅器であり，該第一の増幅器の正側入力端子は入力抵抗Ｒ22と限流抵抗Ｒ20とを介して上記可変アナログ信号源101cに接続されると共に，負側入力端子は分圧抵抗Ｒ23と帰還抵抗Ｒ24との接続点に接続され，上記帰還抵抗Ｒ24は上記第一の増幅器110cの出力端子に接続されている。
111cは上記可変アナログ信号源101cと限流抵抗Ｒ20との直列回路に対して並列接続された第一のアナログスイッチであり，該アナログスイッチは上記マイクロプロセッサ103cが発生する第一の指令信号ＳＷ1によって開閉制御されるようになっている。
120cは上記第二の入力電圧Ｖ20を供給すると共に，プルダウン抵抗Ｒ29に接続された第二の増幅器であり，該第二の増幅器の正側入力端子は入力抵抗Ｒ26と上記限流抵抗Ｒ20を介して上記可変アナログ信号源101cに接続されると共に，負側入力端子は分圧抵抗Ｒ27と帰還抵抗Ｒ28との接続点に接続され，上記帰還抵抗Ｒ28は上記第二の増幅器120cの出力端子に接続されている。
従って上記第一の入力電圧Ｖ10と第二の入力電圧Ｖ20の比率に関する理論倍率Ｇは次式で算出されるものである。
理論倍率Ｇ＝Ｖ20/Ｖ10＝[(Ｒ27＋Ｒ28)/Ｒ27]/[(Ｒ23＋Ｒ24)/Ｒ23]・・・（６）
図７のものの入力電圧の特性線図を示す図８（Ａ）において，横軸は上記多チャンネルＡ／Ｄ変換器102の第一の入力電圧Ｖ10を基準にしたアナログ入力電圧，縦軸は第一の入力電圧Ｖ10と第二の入力電圧Ｖ20に対応したデジタル変換値を示している。
アナログ入力電圧の最大値であるフルスケール電圧Ｖfは，多チャンネルＡ／Ｄ変換器102の基準電圧端子Ｖrefに印加された電圧に相当するものであって，この実施例ではＤＣ５Ｖとなっている。
また，デジタル変換値の最大値である最大出力電圧Ｖbは，この実施例ではデジタル指標値1023となっている。
200は上記第一の入力電圧Ｖ10に対応したデジタル変換値である第一の現在電圧であり，該第一の現在電圧は上記第一の入力電圧Ｖ10が零であるときに第一の誤差電圧RAM11を含んでいる。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られる第一の修正電圧である。
210は上記第二の入力電圧Ｖ20に対応したデジタル変換値である第二の現在電圧であり，上記第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10に比べて理論倍率でＧ倍に増幅されているので，例えば第一の入力電圧Ｖ10がＶ10＝1.25Ｖ程度の中間電圧になったときにそのデジタル変換値は最大出力電圧Ｖb＝1023に到達するようになっている。
また，上記第二の現在電圧210は上記第一の入力電圧Ｖ10が零であるときに第二の誤差電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧である。
212cは上記第二の修正電圧211を前述の算式（４）又は（５）によって算出される補正
倍率Ｋで割るか，逆補正倍率Ｈを掛けることによって得られる第二の補正電圧であり，該第二の補正電圧は上記第一の修正電圧201の下方延長位置に連結されるようになっている。
但し，RAM12は第一の入力電圧Ｖ10が上記中間電圧Ｖsであるときの第一の入力電圧Ｖ10に対するデジタル変換値である第一の中間電圧，RAM22は第一の入力電圧Ｖ10が上記中
間電圧Ｖsであるときの第二の入力電圧Ｖ20に対するデジタル変換値である第二の中間電
圧，RAM11は第一の誤差電圧，RAM21は第二の誤差電圧である。
また，上記中間電圧Ｖsは可変アナログ信号源101cの発生電圧によって，偶々得られた
中間電圧であって，前述の算式（４），（５）の精度を維持するためには上記第二の中間電圧RAM22の値は最大出力電圧Ｖb以下で，しかも最大出力電圧Ｖbよりも若干小さい目の値である認定出力電圧Ｖa以上の値であったときに算式（４）,（５）による補正倍率Ｋ又は補正逆倍率Ｈの演算が実行されるようになっている。
213cは上記第二の修正電圧211を（６）式によって算出される理論倍率Ｇで割って得られる第二の推定電圧であり，上記第一・第二の増幅器110c・120cの増幅率が正しく理論倍率に等しくなっておれば，上記第二の推定電圧213cは上記第一の修正電圧201の低電圧領域201aと重なり合うことになる。
しかし，図７における分圧抵抗Ｒ23・Ｒ27と帰還抵抗Ｒ24・Ｒ28の抵抗値のバラツキがあって，例えば0.1％誤差の高精度抵抗を用いても僅かながらズレが発生し，その誤差レベルは上記多チャンネルＡ／Ｄ変換器102の分解能と同レベルのものとなる問題を含んでいるので，上記第二の推定電圧213cが上記第一の修正電圧201の低電圧領域201aと完全に重なり合うことは困難である。
但し，実際には上記理論倍率Ｇに代わって，多数の製品サンプルに基づく実測平均値である基準倍率Ｒが適用されて，その誤差は軽減されるようになっている。
入力電圧の低電圧領域を拡大表示した図８（B)において，201aは上記第一の修正電圧201の低電圧領域，213cは上記第二の推定電圧，214cは第二の平均化電圧であり，該第二の平均化電圧は次式によって算出されるものである。
Ｖ214＝[Ｖ201×α+Ｖ213（１−α）]/２・・・・・（７）
α＝Ｖ211/（Ｖb−RAM21）・・・・・・・・・・・・（８）
但し Ｖ201＝第一の修正電圧
Ｖ213＝第二の推定電圧
Ｖ214＝第二の平均化電圧
α＝荷重係数
Ｖb＝最大出力電圧
RAM21＝第二の誤差電圧
図７のとおり構成されたこの発明の第三実施例装置において，その作用・動作を示す動作説明用フローチャートである図９について説明する。
図９において，500はマイクロプロセッサ103cによる校正動作の開始工程であり，該開始工程は後述の動作終了工程515を経て繰返し活性化するよう構成されている。
501は上記工程500に続いて作用し，次工程502aで初回動作フラグがセットされたかど
うかを監視することによって初回動作であるかどうかを判定する工程，502aは該工程501
の判定がYESであって初回動作であったときに作用し，前記RAMメモリ105の所定番地であるRAM00に初期値を書き込むと共に，図示しない初回動作フラグをセットする工程であ
り，該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また，上記RAM00は可変アナログ信号源101cの発生電圧に比例したデジタル変換値が書き込まれるデータメモリであって，マイクロプロセッサ103cは可変アナログ信号源101c
の発生電圧に比例したデジタル変換値が必要なときには該ＲＡＭメモリRAM00の内容を随
時読み出して使用するようになっている。
502bは上記工程502aに続いて作用し，ＲＡＭメモリRAM00の内容が変化しないように書込み禁止する工程，503aは該工程502bに続いて作用し，第一の指令信号SW1を発生して第一のアナログスイッチ111cを閉路することによって入力信号を零電圧状態にする工程，503bは該工程503aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の誤差電圧RAM11としてRAMメモリ105の第一番地に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の誤差電圧RAM21としてRAMメモリ105の第二番地に書き込む工程，504aは該工程503bに続いて作用し，第一の指令信号SW1を停止して第一のアナログスイッチ111cを遮断することによって入力信号を有効にする工程，504bは該工程504aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の中間電圧RAM12としてRAMメモリ105の第三番地に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の中間電圧RAM22としてRAMメモリ105の第四番地に書き込む工程である。
505は上記工程504bに続いて作用し，工程504bで記憶された第二の中間電圧RAM22の値が多チャンネルＡ／Ｄ変換器102の最大出力電圧Ｖb以下であって，しかも該最大出力電圧Ｖbよりも若干小さな値である認定出力電圧Ｖa以上の範囲である認定帯域内にあるかどうかを判定する工程，506aは該工程505の判定がYESであって認定帯域内であったときに作用し，補正逆倍率Ｈを前述の（５）式に基づいて算出・記憶すると共に，補正逆倍率Ｈの算出が行われたことを示すために図示しない更新フラグをセットする工程，514aは該工程506aに続いて作用し，上記補正逆倍率Ｈと固定倍率Ｎとの積である拡大倍率Ｘを算出・記憶する工程である。
508は上記工程501の判定がNOであって初回動作ではないときに作用し，再度校正を実
行するかどうかを判定する工程であり，該工程508では制御回路部の周辺温度の変化が生
じる経過時間に見合った周期でであるか，又は可変アナログ信号源101cが不使用状態になる都度に繰返してYESの判定を行って上記工程502bへ移行するようになっている。
509aは上記工程508の判定がＮＯであって校正時期ではないとの判定であったときに作用し，上記工程506aによって補正逆倍率Ｈが演算記憶されて，工程514aが拡大倍率Ｘを算出記憶しているかどうかを判定する工程である。
なお，上記工程509aの判定がＮＯであって拡大倍率Ｘが記憶されていないときには，上記工程508の判定が校正時期ではない判定であるにも関わらず上記工程504bへ移行するようになっているが，その移行先は図の点線で示す工程502bであっても差し支えないものである。
510aは工程509aの判定がYESであって拡大倍率Ｘが記憶されているとき，又は上記工程514aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の現在電圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
511aは上記工程510aに続いて作用し，上記第二の現在電圧RAM20が最大出力電圧Ｖb未満であるかどうかを判定する工程，512aは該工程511aの判定がYESであった低電圧領域において作用し，上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211に対して上記工程514aで算出記憶した拡大倍率Ｘを掛けて，その積をＲＡＭメモリ105の所定番地RAM00に格納する工程，513aは上記工程511aの判定がNOであった高電圧領域において作用し，上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201に対して固定倍率Ｎを掛けて，その積をＲＡＭメモリ105の所定番地RAM00に格納する工程である。
506bは上記工程505の判定がＮＯであって上記工程504bで記憶された第二の中間電圧RAM22が所定の認定帯域内の値ではなかったときに作用し，上記工程506aでセットされて
いた更新フラグをリセットする工程，509bは該工程506bに続いて作用し，上記工程514a
が拡大倍率Ｘを演算記憶しているかどうかを判定する工程であり，該工程509bの判定がYESであって拡大倍率Ｘが記憶されているときには上記工程510aへ移行するようになって
いる。
510bは上記工程509bの判定がＮＯであって，上記工程514aがまだ拡大倍率Ｘを演算記
憶していないときに作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の現在電圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程，514bは固定倍率Ｎを基準倍率Ｒで割って得られる拡大倍率Ｙを演算記憶する工程である。
なお，上記基準倍率Ｒは上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第二の修正電圧の実測値Ｖ2と，上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第一の修正電圧の実測値Ｖ1との比率を多数のサンプルで測定し，複数サンプルの平均値又は中央値等による統計値を基準倍率Ｒ＝Ｖ2/Ｖ1，又はその逆数である逆基準倍率として，予め不揮発プログラムメモリ104cに格納しておいたデータであり，固定倍率Ｎは例えばＮ＝32の固定値が使用され，取り扱い数値を整数化するための倍率である。
511bは上記工程514bに続いて作用し，上記工程510bで記憶された第二の現在電圧RAM20
が最大出力電圧Ｖb未満であるかどうかを判定する工程，512bは該工程511bの判定がYES
であった低電圧領域において作用し，上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211に対して上記工程514bで算出記憶した拡大倍率Ｙを掛けて，その積をＲＡＭメモリ105の所定番地RAM00に格納する工程，513bは上記工程511bの判定がNOであった高電圧領域において作用し，上記工程510bで記憶された第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201に対して固定倍率Ｎを掛けて，その積をＲＡＭメモリ105の所定番地RAM00に格納する工程，515は上記工程512a又は工程513a又は工程512b又は工程513bに続いて移行する動作終了工程である。
以上のように、実施形態３はＡ／Ｄ変換される入力電圧を低電圧領域と高電圧領域に分割し，中間電圧発生回路を持たないで算出された補正倍率を用いて合成するものであって，100番台符号で示した図７と200番台符号で示した図８と500番台符号で示した図９によって説明されている。
この発明の第三実施例装置である車載電子制御装置100cによれば，可変アナログ信号源101cの発生電圧を多チャンネルＡ／Ｄ変換器102とマイクロプロセッサ103cを介してデジタル値としてＲＡＭメモリ105に書込むアナログ信号入力回路において，上記アナログ信号入力回路の一部は下記の全領域入力回路と拡大領域入力回路とを備えると共に，上記
マイクロプロセッサ103cは上記多チャンネルＡ／Ｄ変換器102の分解能に比べて，より高
度なビット長のデジタルデータが扱えるものが使用されていて，該マイクロプロセッサ103cと協働する不揮発プログラムメモリ104cは下記の誤差信号記憶手段503bと倍率補正手段512aと選択切換手段511aとなるプログラムを包含している。
上記全領域入力回路は上記可変アナログ信号源101cと多チャンネルＡ／Ｄ変換器102の第一の入力端子ＣＨ1間に接続されて第一の入力電圧Ｖ10を供給する入力回路であって，該第一の入力電圧Ｖ10は上記可変アナログ信号源101cの発生電圧が最大値であるときに，
上記多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第一の増幅器110cを包含している。
上記拡大領域入力回路は上記可変アナログ信号源101cと多チャンネルＡ／Ｄ変換器102の第二の入力端子ＣＨ2間に接続されて第二の入力電圧Ｖ20を供給する入力回路であって，該第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10が最大値よりも小さな所定の中間電圧Ｖsであるときに，上記多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第二の増幅器120cを包含している。
上記誤差信号記憶手段503bは上記可変アナログ信号源101cの発生電圧が零であるとき
に作用して，上記第一の入力電圧Ｖ10のデジタル変換値を第一の誤差電圧RAM11として上
記ＲＡＭメモリ105の第一番地に書込みすると共に，上記第二の入力電圧Ｖ20のデジタル
変換値を第二の誤差電圧RAM21として上記ＲＡＭメモリ105の第二番地に書込み記憶する
手段である。
上記倍率補正手段512aは上記第二の入力電圧Ｖ20のデジタル変換値である第二の現在電圧210から上記第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し，該第二の修正電圧を補正倍率Ｋで割るか，又は補正逆倍率Ｈを掛けることによって第二の補正電圧
212cを得る手段であり，該第二の補正電圧212cは上記第一の入力電圧Ｖ10のデジタル変
換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じた第一の修正電圧201の低電圧領域201aの値に略等しくなる関係に上記補正倍率Ｋが適用されるものである。
上記選択切換手段511aは上記第一の入力電圧Ｖ10が上記中間電圧Ｖs未満の低電圧領域
にあるときは上記第二の補正電圧212cを選択使用すると共に，上記第一の入力電圧Ｖ10が上記中間電圧Ｖs以上の高電圧領域にあるときは上記第一の修正電圧201を選択使用して，選択結果に比例したデジタル値を上記ＲＡＭメモリ105の所定番地RAM00に格納指示
する手段となっている。
また，この発明の第三実施例装置である電子制御装置100cによれば，上記入力回路は第一のアナログスイッチ111cを備えると共に，上記不揮発プログラムメモリ104cは誤差信号入力手段503aと現状保持手段502bとなるプログラムを包含し，上記第一のアナログスイッチ111cは上記全領域入力回路と拡大領域入力回路に設けられ，上記可変アナログ信号源101cと多チャンネルＡ／Ｄ変換器102間の入力回路を短絡して上記可変アナログ信号源101cの発生電圧が零となっている状態と同じ状態に強制する開閉素子であり，上記誤差信号入力手段503aは上記マイクロプロセッサ103cの第一の指令信号ＳＷ1によって上記第一のアナログスイッチ111cを開閉制御して，上記誤差信号記憶手段503bを作動させる手段であり，上記現状保持手段502bは上記選択切換手段511aによって選択格納されたＲＡＭメモリ105の内容が上記誤差信号入力手段503aの作動中に変化しないようにして，上記誤差信号入力手段503aの作動直前の値に保持しておく手段となっている。
従って，実際の入力信号が零電圧状態ではなくても，マイクロプロセッサ103cは随時誤差調整を行うことができると共に，誤差調整処理中には前回のデジタル変換値を記憶保持しておくことによって，誤ったデジタル変換値が発生しない特徴がある。
また，入力信号回路を遮断するものに比べて，入力回路を短絡して零電圧状態にするもののほうが，ノイズが混入し難くなる特徴がある。
また，この発明の第三実施例装置である車載電子制御装置100cによれば，上記不揮発プログラムメモリ104cは下記の中間信号記憶手段504bと倍率演算手段506aと中間信号検定手段505となるプログラムを包含している。
上記中間信号記憶手段504bは上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいと
きに作用して，上記第一の入力電圧Ｖ10のデジタル変換値を第一の中間電圧RAM12として
上記ＲＡＭメモリ105の第三番地に書込みすると共に，上記第二の入力電圧Ｖ20のデジタ
ル変換値を第二の中間電圧RAM22として上記ＲＡＭメモリ105の第四番地に書込み記憶す
る手段である。
上記倍率演算手段506aは上記第一の中間電圧RAM12と第一の誤差電圧RAM11との差であ
る第一の偏差電圧と，上記第二の中間電圧RAM22と第二の誤差電圧RAM21との差である第
二の偏差電圧との比率として，補正倍率Ｋ＝（第二の偏差電圧/第一の偏差電圧），又は補正逆倍率Ｈ＝第一の偏差電圧/第二の偏差電圧）を算出して記憶する手段である。
上記中間信号検定手段505は上記中間信号記憶手段504bによって記憶された第二の中間
電圧RAM22が，上記多チャンネルＡ／Ｄ変換器102の最大出力電圧Ｖb以下であって，しかも該最大電圧よりも若干小さい値である認定出力電圧Ｖa以上である認定帯域内に含まれるかどうかを判定し，上記第二の中間電圧RAM22が上記認定帯域内にあるときには上記中間信号記憶手段504bによって記憶された第一・第二の中間電圧RAM12・RAM22を有効として，上記倍率演算手段506aによる倍率演算を実行する手段であり，上記倍率補正手段512aにおいて適用される補正倍率は，上記倍率演算手段506aによって算出された補正倍率Ｋ，又は補正逆倍率Ｈとなっている。
従って，製品サンプルデータによる基準倍率，又はその逆倍率を適用するものに比べて，実物現品による学習機能によって補正倍率又は逆補正倍率が算出されているので，回路抵抗のバラツキが大きくても入力電圧の低電圧領域と高電圧領域のデジタル変換値の連続性に変動が生じない効果がある。
しかも，第二の中間電圧を得るために，特別な基準電圧源を準備する必要がないので安価・小型な入力回路を構成することができるものである。
また，測定された第二の中間電圧RAM22が小さいことによって，倍率演算の誤差が大き
くなることを防止することができる特徴がある。
また，この発明の第三実施例装置である車載電子制御装置100cによれば，上記不揮発プログラムメモリ104cは下記の基準倍率データＲと補正記憶判定手段509bと仮倍率補正手段512bと仮選択切換手段511bとなるプログラムを包含している。
上記基準倍率データは上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいときにお
ける上記第二の修正電圧211の実測値Ｖ2と，上記第一の入力電圧Ｖ10が上記中間電圧Ｖs
に略等しいときにおける上記第一の修正電圧201の実測値Ｖ1との比率を多数のサンプルで測定し，複数サンプルの平均値又は中央値等による統計値を基準倍率Ｒ＝Ｖ2/Ｖ1，又はその逆数である逆基準倍率として，予め格納しておくデータである。
上記補正記憶判定手段509bは上記倍率演算手段506aが補正倍率Ｋ又は補正逆倍率Ｈを
演算記憶しているかどうかを判定する手段である。
上記仮倍率補正手段512bは上記補正記憶判定手段509bの判定が未記憶であるときに，上記倍率補正手段512aに代わって実行されるものであって，該仮倍率補正手段512bは上
記第二の入力電圧Ｖ20のデジタル変換値である第二の現在電圧210から上記第二の誤差電
圧RAM21を減じた第二の修正電圧211を上記基準倍率Ｒで割るか，又は基準倍率Ｒの逆数
を掛けて第二の推定電圧213cを算出する手段である。
上記仮選択切換手段511bは上記補正記憶判定手段509bの判定が未記憶であるときに，上記選択切換手段511aに代わって実行されるものであって，該仮選択切換手段511bは上記第一の入力電圧Ｖ10が上記中間電圧Ｖs未満の低電圧領域にあるときは上記第二の推定電圧213cを選択使用すると共に，上記第一の入力電圧Ｖ10が上記中間電圧Ｖs以上の高電圧領域にあるときは上記第一の入力電圧Ｖ10のデジタル変換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じた第一の修正電圧201を選択使用して，選択結果に比例したデジタル値を上記ＲＡＭメモリ105の所定番地RAM00に格納指示する手段となっている。
従って，入力信号電圧が偶々第二の中間電圧に適した値となるまでの間で，倍率演算に基づく補正倍率が得られない状態であるときには，サンプルデータに基づく基準倍率を適用して，入力電圧の低電圧領域と高電圧領域のデジタル変換値の連続性に大きな段差変動が生じないようにする特徴があると共に，認定帯域内の第二の中間電圧が測定されて補正倍率が演算記憶された後には，入力電圧の低電圧領域と高電圧領域のデジタル変換値の連続性が改善されて全体としてのデジタル変換精度が一層向上する特徴がある。
しかも，第二の中間電圧を得るために，特別な基準電圧源を準備する必要がないので安価・小型な入力回路を構成することができるものである。
また，この発明の第三実施例装置である車載電子制御装置100cによれば，上記不揮発プログラムメモリ104cは可変荷重平均化手段512bとなるプログラムを包含し，該可変荷重平均化手段512bは上記第二の推定電圧213cと上記第一の修正電圧201との重複部分での荷重平均電圧を算出する手段であって，該荷重平均演算における荷重係数は上記第二の推定電圧213cと第一の修正電圧201との差の絶対値が大きくなるほど第二の推定電圧213cに掛ける荷重係数（１〜０）の値を減じると共に，上記絶対値が大きくなるほど上記第一の修正電圧201に掛ける荷重係数（０〜１）の値を増加させて荷重平均値を求め，該荷重平均値を第二の平均化電圧214cとする手段であり，上記仮選択切換手段511bは上記第二の推定電圧213cに代わって上記第二の平均化電圧214cを選択使用するようになっている。
従って，実製品において第二の推定電圧213cと第一の修正電圧201のデジタル変換値の
連続性が不十分であっても，デジタル変換値が急変化するのを抑制して，なだらかな移行を行うことができる特徴がある。
また，この発明の第三実施例装置である車載電子制御装置100cによれば，上記誤差信号記憶手段503bと中間信号記憶手段504bと中間信号検定手段505と倍率演算手段506aとは制御装置100cの動作開始時点で実行されるものであると共に，上記不揮発プログラムメモリ104cは下記の定期校正時期判定手段508と不定期校正時期判定手段509aとなるプログラムを包含している。
上記定期校正時期判定手段508は再校正するのが望ましい周辺温度の変化が生じる経過
時間に見合った周期であるか，又は当該可変アナログ信号源101cが不使用状態になる都度に繰り返し上記誤差信号記憶手段503bと中間信号記憶手段504bと中間信号検定手段505と倍率演算手段506aとを実行指令する手段である。
上記不定期校正時期判定手段509aは上記動作開始時点と定期校正時期において上記中間信号検定手段505の検定結果が認定帯域外であったときに作用して，引き続く演算サイ
クルにおいて繰返して上記中間信号記憶手段504bと中間信号検定手段505を実行指令して，該中間信号検定手段505の判定が認定帯域内であったときに上記倍率演算手段506aを実行する手段となっている。
従って，入力信号電圧が偶々中間電圧に適した値となる機会を速やかに発見し，中間信号検定手段505の判定が認定帯域内であれば直ちに倍率演算を行うことによって，倍率補正手段で適用される補正倍率を基準倍率Ｒから倍率演算に基づく補正倍率Ｋに置き換えて，全帯域入力電圧において精度のよいデジタル変換を行うことができる特徴がある。
また，この発明の第三実施例装置である車載電子制御装置100cによれば，上記不揮発プログラムメモリ104cは整数化手段514a・514bとなるプログラムを包含し，該整数化手段514a・514bは上記アナログ信号電圧のデジタル変換値に対して所定の固定倍率Ｎを掛けたうえで上記ＲＡＭメモリ105に格納する手段であり，上記固定倍率Ｎは上記ＲＡＭメモリ105に格納された数値が最大値であったときでも，上記マイクロプロセッサ103cで扱えるデータビット長以下に制限されていると共に，上記第二の補正電圧212c又は第二の推定電圧213c又は第二の平均化電圧214c等の倍率補正データに上記固定倍率Ｎを掛けた後に残された小数点以下の数値を切捨てするようになっている。
従って，最終的に得られたデジタル変換値に小数点が含まれないので，その後の利用段階においてマイクロプロセッサ103cの演算処理速度が速くなる特徴がある。
実施の形態４．
以下この発明の第四実施例装置の全体回路ブロックを示す図10について説明する。
図10において，100dは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり，該電子制御装置には多数のアナログセンサの中の一つである排気ガスセンサ106が接続されている。
また，上記電子制御装置100dの内部構成の一部として，102は電源端子Ｖccと基準電圧
端子ＶrefにＤＣ５Ｖの安定化電圧が接続された分解能が10ビットの多チャンネルＡＤ変
換器であり，該多チャンネルＡ／Ｄ変換器の第一の入力端子ＣＨ1には0〜5Ｖの第一の入力電圧Ｖ10が印加されると共に，第二の入力端子ＣＨ2には0〜5Ｖの第二の入力電圧Ｖ20が印加されている。
上記多チャンネルＡ／Ｄ変換器102には図示しないその他多数のアナログ信号入力が接続されていて，各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて
多チャンネルＡ／Ｄ変換器102内に設けられたバッファメモリに格納されるようになっている。
103dは例えば32ビットデータを同時処理することができるマイクロプロセッサ，104dは該マイクロプロセッサとバス接続された不揮発プログラムメモリであり，該プログラムメモリには車載電子制御装置としての各種制御プログラムと制御定数が格納されると共に，この実施例で適用される様々な制御手段となるプログラムや制御データが格納されている。
105は上記マイクロプロセッサ103dとバス接続された演算処理用のＲＡＭメモリであり，該ＲＡＭメモリはデータメモリとしての役割も持っていて，上記多チャンネルＡＤ変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103dによって適時に読み出されて上記ＲＡＭメモリ105に書込みすることができるよう構成されている。
なお，上記排気ガスセンサ106はジルコニア固体電解質材からなる酸素ポンプ素子106aと，ジルコニア固体電解質材からなる酸素濃淡電池素子106bとを有し，上記酸素ポンプ素子106aと酸素濃淡電池素子106bとは図示しないガス拡散多孔質材からなるガス通路壁によって構成されたガス検出室に収納されていて，図示しないセラミックス製の電熱ヒータによって一定温度環境となるよう制御されている。
114は比較制御回路によって構成されたポンプ電流供給回路，115は例えば450ｍＶの一
定電圧である基準電圧発生回路であり，上記比較回路の負側入力端子には上記酸素濃淡電池素子106bが発生する酸素濃度検出電圧が印加されると共に，上記比較回路の正側入力端子には上記基準電圧発生回路115による基準電圧が印加されていて，上記酸素濃度検出電圧が基準電圧450mVに等しくなるようにポンプ電流の供給を行うようになっている。
なお，ポンプ電流供給回路114によって供給されたポンプ電流Ipの大小・正負によって，上記ガス検出室内の酸素濃度が増減するようになっていて，エンジンに供給された混合気の空気重量Ａ対燃料重量Ｆの比率である空燃比Ａ／Ｆに対するポンプ電流Ipの関係は，例えばＡ／Ｆ＝10，14.57，40に対してＩp＝−4.4，０，3.8ｍＡの値となり，特にＡ／Ｆが無限大である大気環境においてはＩp＝6.0ｍＡとなっている。
116は上記ポンプ素子106aに対して負の電流を供給するためのバイアス電源，111dはポンプ電流供給回路114と酸素ポンプ素子106aとの間に接続された給電遮断用アナログスイッチ，101dは上記ポンプ電流供給回路114の出力端子と上記酸素ポンプ素子106a間に接続された電流検出抵抗Ｒ31の両端電圧をアナログ信号源とした可変アナログ信号源であり，正のポンプ電流Ｉpは上記ポンプ電流供給回路114から給電遮断用アナログスイッチ111d，電流検出抵抗Ｒ31，酸素ポンプ素子106a，バイアス電源116を通って酸素ポンプ素子106aに給電される。
また，負のポンプ電流Ipは上記バイアス電源116から酸素ポンプ素子106a，電流検出抵抗Ｒ31，給電遮断用アナログスイッチ111d，ポンプ電流供給回路114を通って酸素ポンプ素子106aに給電される。
Ｒ32とＲ33は互いに直列接続された分圧抵抗であり，該分圧抵抗は上記給電遮断用アナログスイッチ111dと電流検出抵抗Ｒ31との接続点に接続されると共に，上記分圧抵抗Ｒ33には並列抵抗Ｒ37が並列接続されている。
Ｒ34とＲ35は互いに直列接続された分圧抵抗であり，該分圧抵抗は上記電流検出抵抗Ｒ31と酸素ポンプ素子106aの接続点の電圧が印加されるようになっている。
110dは上記多チャンネルＡ／Ｄ変換器102の第一の入力端子ＣＨ1に対して第一の入力電圧Ｖ10を供給すると共に，プルダウン抵抗Ｒ30に接続された第一の増幅器であり，該第一の増幅器の正側入力端子は分圧抵抗Ｒ32とＲ33の接続点に接続されると共に，負側入力
端子は分圧抵抗Ｒ34とＲ35の接続点に接続され，帰還抵抗Ｒ36を介して上記第一の増幅
器110dの出力端子にも接続されている。
117aは上記分圧抵抗Ｒ32・Ｒ33，Ｒ34・Ｒ35，並列抵抗Ｒ37によって構成された第一の分圧回路，Ｒ38は上記バイアス電源116と並列接続された低抵抗であり，上記分圧抵抗Ｒ33と並列抵抗Ｒ37の負側は上記バイアス電源116に接続されている。
なお，上記各抵抗の値は設計値としてはＲ32＝Ｒ34，Ｒ33＝Ｒ35，Ｒ36＝Ｒ37となるような対称設計となっていて，上記第一の増幅器110dは可変アナログ信号源101dとしての電流検出抵抗Ｒ31の両端電圧とバイアス電源116の電圧が加算されることによって，第一の入力電圧Ｖ10が負の値にはならないように構成されている。
120dは上記多チャンネルＡ／Ｄ変換器102の第二の入力端子ＣＨ2に対して第二の入力電圧Ｖ20を供給すると共に，プルダウン抵抗Ｒ40に接続された第二の増幅器，117bは上記第一の分圧回路117aと同等の回路で構成され上記電流検出抵抗Ｒ31の両端に接続される第二の分圧回路であり，上記第二の増幅器120dの負側入力端子は帰還抵抗Ｒ46を介して上記第二の増幅器120dの出力端子に接続されている。
その結果，上記第一の入力電圧Ｖ10と第二の入力電圧Ｖ20の比率は上記第一の分圧回路117aと第二の分圧回路117bで選択された回路定数に基づいて算出され，所定の理論倍率Ｇが得られるものである。
図10のものの入力電圧の特性線図を示す図11（A)において，横軸は上記多チャンネルＡ／Ｄ変換器102の第一の入力電圧Ｖ10を基準にしたアナログ入力電圧，縦軸は第一の入力電圧Ｖ10と第二の入力電圧Ｖ20に対応したデジタル変換値を示している。
アナログ入力電圧の最大値であるフルスケール電圧Ｖfは，多チャンネルＡ／Ｄ変換器102の基準電圧端子Ｖrefに印加された電圧に相当するものであって，この実施例ではＤＣ５Ｖとなっている。
また，デジタル変換値の最大値である最大出力電圧Ｖbは，この実施例ではデジタル指標値1023となっている。
200は上記第一の入力電圧Ｖ10に対応したデジタル変換値である第一の現在電圧であり，該第一の現在電圧は上記第一の入力電圧Ｖ10がバイアス電圧Ｖdであるときに，該バイアス電圧Ｖdのデジタル変換値である基準バイアス電圧Ｖ0との間で第一の誤差電圧RAM11を含んでいる。
なお，上記バイアス電圧Ｖdは電流検出抵抗R31の両端電圧が零であって，バイアス電源116によって供給された電圧である。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られる第一の修正電圧であり，その中間帯域は図11（B)の201bで示されている。
210は上記第二の入力電圧Ｖ20に対応したデジタル変換値である第二の現在電圧であり，上記第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10に比べて理論倍率でＧ倍に増幅されているので，例えば第一の入力電圧Ｖ10がＶ10＝３Ｖ程度の中間電圧になったときにそのデジタル変換値は最大出力電圧Ｖb＝1023に到達するようになっている。
また，上記第二の現在電圧210は上記第一の入力電圧Ｖ10がバイアス電圧Ｖdであるときに上記基準バイアス電圧Ｖ0に対して第二の誤差電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧である。
入力電圧の中間帯域を拡大表示した図11（B)において，201bは上記第一の修正電圧201の中間帯域，212dは上記第二の修正電圧211から基準バイアス電圧Ｖ0を減じた第二の増分値を理論倍率Ｇで割って，その商に基準バイアス電圧Ｖ0を加算して得られる第二の補正電圧であり，上記第一・第二の増幅器110d・120dの増幅率が正しくて，電流検出抵抗Ｒ31の両端電圧に対する増幅率の比率が上記理論倍率Ｇに等しくなっておれば，上記第二の補正電圧212dは上記第一の修正電圧201の中間帯域201bと重なり合うことになる。
しかし，図10における第一の分圧回路117aと第二の分圧回路117bと帰還抵抗Ｒ36・Ｒ
46の抵抗値のバラツキがあって，例えば0.1％誤差の高精度抵抗を用いても僅かながらズ
レが発生し，その誤差レベルは上記多チャンネルＡ／Ｄ変換器102の分解能と同レベルのものとなる問題を含んでいるので，上記第二の補正電圧212dが上記第一の修正電圧201の中間帯域201bと完全に重なり合うことは困難である。
但し，実際には上記理論倍率Ｇに代わって，多数の製品サンプルに基づく実測平均値である基準倍率Ｒが適用されて，その誤差は軽減されるようになっている。
214dは第二の平均化電圧であり，該第二の平均化電圧は上記第二の補正電圧212dと上記第一の修正電圧201の中間領域201bとの荷重平均電圧を算出する手段であって，該荷重平均演算における荷重係数は上記第二の補正電圧212dと第一の修正電圧201の中間帯域201bとの差の絶対値が大きくなるほど第二の補正電圧212dに掛ける荷重係数（１〜０）の値を減じると共に，上記絶対値が大きくなるほど上記第一の修正電圧201の中間領域201bに掛ける荷重係数（０〜１）の値を増加させて荷重平均値を求め，該荷重平均値を第二の平均化電圧とするものである。
従って，第一の入力電圧Ｖ10と第二の入力電圧が共にバイアス電圧Ｖdとなる基準点の近傍では上記第二の補正電圧212dが重視され，該基準点から遠ざかるほど第一の修正電圧が重視されるようになり，上記中間帯域から外側領域へ移行するときには突然の変化が発生しないようになっている。
なお，上記中間帯域は上記第二の現在値210が最大出力電圧Ｖbに略等しくなる中間電圧Ｖsの下方領域にあって，第二の現在電圧210が０になって，上記第二の補正電圧212dの値が下限出力電圧Ｖcとなるまでの領域のことである。
図10のとおり構成されたこの発明の第四実施例装置において，その作用・動作を示す動作説明用フローチャートである図12について説明する。
図12において，600はマイクロプロセッサ103dによる校正動作の開始工程であり，該開始工程は後述の動作終了工程615を経て繰返し活性化するよう構成されている。
601は上記工程600に続いて作用し，次工程602aで初回動作フラグがセットされたかど
うかを監視することによって初回動作であるかどうかを判定する工程，602aは該工程601
の判定がYESであって初回動作であったときに作用し，前記RAMメモリ105の所定番地であるRAM00に初期値を書き込むと共に，図示しない初回動作フラグをセットする工程であ
り，該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また，上記RAM00は可変アナログ信号源101dの発生電圧にバイアス電圧を加算して得ら
れる合算電圧に比例したデジタル変換値が書き込まれるデータメモリであって，マイクロプロセッサ103dは上記合算電圧に比例したデジタル変換値が必要なときには該ＲＡＭメモリRAM00の内容を随時読み出して使用するようになっている。
602bは上記工程602aに続いて作用し，ＲＡＭメモリRAM00の内容が変化しないように書込み禁止する工程，603aは該工程602bに続いて作用し，第一の指令信号SW1を停止して第一のアナログスイッチ111dを遮断する工程，603bは該工程603aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値から基準バイアス電圧Ｖ0の値を減じた値を第一の誤差電圧RAM11としてRAMメモリ105の第一番地に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値から基準バイアス電圧Ｖ0の値を減じた値を第二の誤差電圧RAM21としてRAMメモリ105の第二番地に書き込む工程，604は該工程603bに続いて作用し，第一の指令信号SW1を発生して第一のアナログスイッチ111dを導通化する工程，606は該工程604に続いて作用し，基準倍率Ｒを読み出す工程であり，該工程606で読み出される基準倍率Ｒは，第一の入力電圧Ｖ10が中間電圧Ｖsに等しいときにおける第二の修正電圧211の実測値Ｖ2と，第一の入力電圧Ｖ10が中間電圧Ｖsに等しいときにおける第一の修正電圧201の実測値Ｖ1との比率Ｖ2/Ｖ1に関して，多数の製品サンプルに対する実測平均比率を測定して，これを基準倍率Ｒとして予め不揮発プログラムメモリ104dに格納していたデータである。
なお，上記基準バイアス電圧Ｖ0は正常なバイアス電圧Ｖdが印加されたときの本来のデジタル変換値であって，実際のバイアス電圧Ｖdに誤差があると，上記第一・第二の誤差電圧RAM11・RAM21が発生するものである。
608は上記工程601の判定がNOであって初回動作ではないときに作用し，再度校正を実
行するかどうかを判定する工程であり，該工程608では制御回路部の周辺温度の変化が生
じる経過時間に見合った周期であるか，又は燃料カット状態にあって排気ガスセンサ106が不使用状態になる都度に繰返してYESの判定を行って上記工程602bへ移行するようになっている。
610は上記工程608の判定がＮＯであって既に定期校正が行われていたとき，又は上記工程606に続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の現在電
圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
611は上記工程610に続いて作用し，上記第二の現在電圧RAM20が０を越え最大出力電圧Ｖb未満であるかどうかを判定する工程，612は該工程611の判定がYESであった中間帯域において作用し，上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し，該第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じた第二の増分値を上記工程606で読み出した基準倍率Ｒで割って，その商に基準バイアス電圧Ｖ0を加算して得られる第二の補正電圧212dをＲＡＭメモリ105の所定番地RAM00に格納する工程，613は上記工程611の判定がNOであった外側領域において作用し，上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201をそのままＲＡＭメモリ105の所定番地RAM00に格納する工程，614は上記工程612又は工程613に続いて作用し，ＲＡＭメモリRAM00の値に固定倍率Ｎを掛けたうえで，その積をＲＡＭメモリRAM00に上書きする工程，615は該工程614に続いて移行する動作終了工程である。
なお，上記工程612では前述の可変荷重平均を行って所定番地RAM00に格納するようにしても良い。
また，上記工程606において基準倍率Ｒの逆数を記憶するようにしておけば，工程612における除算を積算に置き換えることができ，除算よりも積算のほうがマイクロプロセッサ103dの演算速度が速くなる利点がある。
上記工程606において，拡大倍率Ｘ＝固定倍率Ｎ/基準倍率Ｒの値を記憶するようにしておいて，工程612では基準倍率Ｒで割るかわりに上記拡大倍率Ｘを掛け，工程613では固定倍率Ｎを掛けておくようにしたほうが工程612に対する演算回数が削減できる利点がある。
なお，上記基準倍率Ｒや固定倍率Ｎとしては例えばＲ＝3.05，Ｎ＝32の値が使用され，この場合には上記拡大倍率Ｘ＝10.49となるが，工程612の演算結果からは小数点を取り除くようにしても，予め３２倍された数値のもとで小数点を除去しているので，大きな誤差となることはない。
以上のように、実施形態４はＡ／Ｄ変換される入力電圧を中間帯域と外側領域に分割し，基準倍率Ｒを用いて合成するものであって，100番台符号で示した図10と200番台符号で示した図11と600番台符号で示した図12によって説明されている。
この発明の第四実施例装置である車載電子制御装置100dによれば，可変アナログ信号源の発生電圧を多チャンネルＡ／Ｄ変換器102とマイクロプロセッサ103dを介してデジタル値としてＲＡＭメモリ105に書込むアナログ信号入力回路において，上記可変アナログ信号源の一部は酸素ポンプ素子106aと酸素濃淡電池素子106bとを有する排気ガスセンサ106が使用され，上記酸素ポンプ素子106aに正負のポンプ電流を供給するポンプ電流供給回路114と，該ポンプ電流供給回路に設けられた電流検出抵抗Ｒ31と，該電流検出抵抗の両端電圧を差動増幅した正負の信号電圧にバイアス電圧を加算するバイアス電源116とを備え可変アナログ回路を構成しているものにおいて，該可変アナログ信号回路は下記の全領域入力回路と拡大領域入力回路とを備えると共に，上記マイクロプロセッサ103dは上記多チャンネルＡ／Ｄ変換器102の分解能に比べて，より高精度なビット長のデジタルデータが扱えるものが使用されていて，該マイクロプロセッサと協働する不揮発プログラムメモリ104dは下記の誤差信号記憶手段603bと倍率補正手段612と選択切換手段611となるプログラムを包含している。
上記全領域入力回路は上記可変アナログ信号回路と多チャンネルＡ／Ｄ変換器102の第一の入力端子ＣＨ1間に接続されて第一の入力電圧Ｖ10を供給する入力回路であって，該第一の入力電圧Ｖ10は上記可変アナログ信号回路の出力電圧が最大値であるときに，上記
多チャンネルＡ／Ｄ変換器のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第一の増幅器110dを包含する入力回路である。
上記拡大領域入力回路は上記可変アナログ信号回路と多チャンネルＡ／Ｄ変換器102の第二の入力端子ＣＨ2間に接続されて第二の入力電圧Ｖ20を供給する入力回路であって，該第二の入力電圧Ｖ20は上記第一の入力電圧が最大値よりも小さな所定の中間電圧Ｖsであるときに，上記多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第二の増幅器120dを包含する入力回路である。
上記誤差信号記憶手段603bは上記電流検出抵抗Ｒ31の両端電圧が零となって，上記第一・第二の入力電圧Ｖ10・Ｖ20が共に所定のバイアス電圧Ｖdであるときに作用して，規
格に合致した正常なバイアス電圧に対応した本来のデジタル変換値である基準バイアス電圧Ｖ0からの誤差電圧を求める手段であって，上記第一の入力電圧Ｖ10のデジタル変換値から上記基準バイアス電圧Ｖ0を減じた値を第一の誤差電圧RAM11として上記ＲＡＭメモリ105の第一番地に書込みすると共に，上記第二の入力電圧Ｖ20のデジタル変換値から上記基準バイアス電圧Ｖ0を減じた値を第二の誤差電圧RAM21として上記ＲＡＭメモリの第二番地に書込み記憶する手段である。
上記倍率補正手段612は上記第二の入力電圧Ｖ20のデジタル変換値である第二の現在電
圧210から上記第二の誤差電圧RAM21を減じて第二の修正電圧211を算出し，該第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じた第二の増分電圧を補正倍率で割るか，又は逆倍率を掛けたうえで上記基準バイアス電圧Ｖ0を加算することによって第二の補正電圧212dを得る手段であり，該第二の補正電圧212dは上記第一の入力電圧Ｖ10のデジタル変換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じて得られる第一の修正電圧201の中間帯域201bの値に略等しくなる関係に上記補正倍率が適用されるものである。
上記選択切換手段611は上記第一の入力電圧Ｖ10が上記中間電圧Ｖs未満の中間帯域201bにあるときは上記第二の補正電圧212dを選択使用すると共に，上記第一の入力電圧Ｖ10が上記中間帯域201b以外の外側領域にあるときは上記第一の修正電圧201を選択使用して，選択結果に比例したデジタル値を上記ＲＡＭメモリ105の所定番地RAM00に格納指示する手段である。
また，この発明の第四実施例装置である車載電子制御装置100dによれば，上記ポンプ電流供給回路114は給電遮断用アナログスイッチ111dを備えると共に，上記不揮発プログラムメモリ104dは誤差信号入力手段603aと燃料カット検出手段608又は現状保持手段602bの少なくとも一方の手段となるプログラムを包含し，上記給電遮断用アナログスイッチ111dは上記電流検出抵抗Ｒ31に対する通電電流を遮断することによって上記全領域入力回路と拡大領域入力回路の入力信号電圧を強制的に上記バイアス電圧Ｖdに等しくする開閉素子であり，上記誤差信号入力手段603aは上記マイクロプロセッサ103dが発生する第一の指令信号ＳＷ1によって上記給電遮断用アナログスイッチ111dを開閉制御して上記誤差信号記憶手段603bを作動させる手段である。
上記燃料カット検出手段608は運転開始直前又は降坂惰行運転時又は減速惰行運転時に
おいて，制御電源は投入されていても燃料供給が行われていない状態において燃料カット状態であることを判定する手段であり，上記現状保持手段602bは上記選択切換手段611によって選択格納されたＲＡＭメモリ105の内容が上記誤差信号入力手段603aの作動中に変化しないようにして，上記誤差信号入力手段603aの作動直前の値に保持しておく手段であり，上記誤差信号入力手段603aは上記燃料カット検出手段608の作動中であるか，又は上記現状保持手段602bの作動中において上記誤差信号記憶手段603bを作動させるものである。
従って，実際の電流検出抵抗Ｒ31の両端電圧が零電圧状態ではなくても，マイクロプロセッサ103dは随時バイアス電圧に対する誤差調整を行うことができると共に，誤差調整処理中には前回のデジタル変換値を記憶保持しておくことによって，誤ったデジタル変換値が発生しない特徴がある。
特に，誤差調整を燃料カット中に行えば，この状態では排気ガスセンサの出力が利用されていないので，空燃比の制御に影響を与えることがない特徴がある。
また，この発明の第四実施例装置である車載電子制御装置100dによれば，上記不揮発プログラムメモリ104dは基準倍率データを包含し，該基準倍率データは上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいときにおける上記第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じて得られる第二の増分電圧の実測値Ｖ2と，上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいときにおける上記第一の修正電圧201から上記基準バイアス電圧Ｖ0を減じて得られる第一の増分電圧の実測値Ｖ1との比率を多数のサンプルで測定し，複数サンプルの平均値又は中央値等による統計値を基準倍率Ｒ＝Ｖ2/Ｖ1，又はその逆数である逆基準倍率として，予め格納しておくデータであり，上記倍率補正手段612において適用される補正倍率は，上記基準倍率Ｒとなっている。
従って，多数の製品サンプルによって部品バラツキの中心値に対応した基準倍率Ｒを算出しておくことができるので，実製品において第二の補正電圧212dと第一の修正電圧201との連続性に大きな段差変動が生じない特徴がある。
また，この発明の第四実施例装置である車載電子制御装置100dによれば，上記不揮発プログラムメモリ104dは可変荷重平均化手段612となるプログラムを包含し，該可変荷重平均化手段612は上記第二の補正電圧212dと上記第一の修正電圧201との重複部分での荷重平均電圧を算出する手段であって，該荷重平均演算における荷重係数は上記第二の補正電圧212dと第一の修正電圧201との差の絶対値が大きくなるほど第二の補正電圧212dに掛ける荷重係数（１〜０）の値を減じると共に，上記絶対値が大きくなるほど上記第一の修正電圧201に掛ける荷重係数（０〜１）の値を増加させて荷重平均値を求め，該荷重平均値を第二の平均化電圧214dとする手段であり，上記選択切換手段611は上記第二の補正電圧212dに代わって上記第二の平均化電圧214dを選択使用するようになっている。
従って，実製品において第二の補正電圧212dと第一の修正電圧201のデジタル変換値の
連続性が不十分であっても，デジタル変換値が急変化するのを抑制して，なだらかな移行を行うことができる特徴がある。
また，この発明の第四実施例装置である車載電子制御装置100dによれば，上記誤差信号記憶手段603bは制御装置100dの動作開始時点で実行されるものであると共に，上記不揮発プログラムメモリ104dは校正時期判定手段608となるプログラムを包含し，該校正時期判定手段608は燃料カット状態であって排気ガスセンサ106がが不使用状態になる都度に，繰り返し上記誤差信号記憶手段603bを実行指令する手段となっている。
従って，降坂運転や減速惰行運転が行われる都度に誤差調整が行われているので，使用環境の変化に対応して適時に校正処理が行われる特徴がある。
また，この発明の第四実施例装置である車載電子制御装置100dによれば，上記不揮発プログラムメモリ104dは整数化手段614となるプログラムを包含し，該整数化手段614は上記アナログ信号電圧のデジタル変換値に対して所定の固定倍率Ｎを掛けたうえで上記ＲＡＭメモリ105に格納する手段であり，上記固定倍率Ｎは上記ＲＡＭメモリ105に格納された数値が最大値であったときでも，上記マイクロプロセッサ103dで扱えるデータビット長以下に制限されていると共に，上記第二の補正電圧212d又は第二の平均化電圧214d等の倍率補正データに上記固定倍率Ｎを掛けた後に残された小数点以下の数値を切捨てするものである。
従って，最終的に得られたデジタル変換値に小数点が含まれないので，その後の利用段階においてマイクロプロセッサ103dの演算処理速度が速くなる特徴がある。
実施の形態５．
以下この発明の第五実施例装置の全体回路ブロックを示す図13について説明する。
図13において，100eは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり，該電子制御装置には多数のアナログセンサの中の一つである排気ガスセンサ106が接続されている。
また，上記電子制御装置100eの内部構成の一部として，102は電源端子Ｖccと基準電圧
端子ＶrefにＤＣ５Ｖの安定化電圧が接続された分解能が10ビットの多チャンネルＡＤ変
換器であり，該多チャンネルＡ／Ｄ変換器の第一の入力端子ＣＨ1には0〜5Ｖの第一の入力電圧Ｖ10が印加されると共に，第二の入力端子ＣＨ2には0〜5Ｖの第二の入力電圧Ｖ20が印加されている。
上記多チャンネルＡ／Ｄ変換器102には図示しないその他多数のアナログ信号入力が接続されていて，各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて
多チャンネルＡ／Ｄ変換器102内に設けられたバッファメモリに格納されるようになっている。
103eは例えば32ビットデータを同時処理することができるマイクロプロセッサ，104eは該マイクロプロセッサとバス接続された不揮発プログラムメモリであり，該プログラムメモリには車載電子制御装置としての各種制御プログラムと制御定数が格納されると共に，この実施例で適用される様々な制御手段となるプログラムや制御データが格納されている。
105は上記マイクロプロセッサ103eとバス接続された演算処理用のＲＡＭメモリであり，該ＲＡＭメモリはデータメモリとしての役割も持っていて，上記多チャンネルＡＤ変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103eによって適時に読み出されて上記ＲＡＭメモリ105に書込みすることができるよう構成されている。
なお，上記排気ガスセンサ106は図10のものと同様に酸素ポンプ素子106aと酸素濃淡電池素子106bとを有し，ポンプ電流供給回路114によって給電されるようになっている。
116は上記ポンプ素子106aに対して負の電流を供給するためのバイアス電源，111eはポ
ンプ電流供給回路114と酸素ポンプ素子106aとの間に接続された給電遮断用アナログスイッチ，101eは上記ポンプ電流供給回路114の出力端子と上記酸素ポンプ素子106a間に接続された電流検出抵抗Ｒ31の両端電圧をアナログ信号源とした可変アナログ信号源であり，正のポンプ電流Ｉpは上記ポンプ電流供給回路114から給電遮断用アナログスイッチ111e，電流検出抵抗Ｒ31，酸素ポンプ素子106a，バイアス電源116を通って酸素ポンプ素子106aに給電される。
また，負のポンプ電流Ipは上記バイアス電源116から酸素ポンプ素子106a，電流検出抵抗Ｒ31，給電遮断用アナログスイッチ111e，ポンプ電流供給回路114を通って酸素ポンプ素子106aに給電される。
Ｒ32とＲ33は互いに直列接続された分圧抵抗であり，該分圧抵抗は上記給電遮断用アナログスイッチ111eと電流検出抵抗Ｒ31との接続点に接続されると共に，上記分圧抵抗Ｒ33には並列抵抗Ｒ37が並列接続されている。
Ｒ34とＲ35は互いに直列接続された分圧抵抗であり，該分圧抵抗は上記電流検出抵抗Ｒ31と酸素ポンプ素子106aの接続点の電圧が印加されるようになっている。
110eは上記多チャンネルＡ／Ｄ変換器102の第一の入力端子ＣＨ1に対して第一の入力電圧Ｖ10を供給すると共に，プルダウン抵抗Ｒ30に接続された第一の増幅器であり，該第一の増幅器の正側入力端子は分圧抵抗Ｒ32とＲ33の接続点に接続されると共に，負側入力
端子は分圧抵抗Ｒ34とＲ35の接続点に接続され，帰還抵抗Ｒ36を介して上記第一の増幅
器110eの出力端子にも接続されている。
117aは上記分圧抵抗Ｒ32・Ｒ33，Ｒ34・Ｒ35，並列抵抗Ｒ37によって構成された第一の分圧回路，Ｒ38は上記バイアス電源116と並列接続された低抵抗であり，上記分圧抵抗Ｒ33と並列抵抗Ｒ37の負側は上記バイアス電源116に接続されている。
なお，上記各抵抗の値は設計値としてはＲ32＝Ｒ34，Ｒ33＝Ｒ35，Ｒ36＝Ｒ37となるような対称設計となっていて，上記第一の増幅器110eは可変アナログ信号源101eとしての電流検出抵抗Ｒ31の両端電圧とバイアス電源116の電圧が加算されることによって，第一の入力電圧Ｖ10が負の値にはならないように構成されている。
120eは上記多チャンネルＡ／Ｄ変換器102の第二の入力端子ＣＨ2に対して第二の入力電圧Ｖ20を供給すると共に，プルダウン抵抗Ｒ40に接続された第二の増幅器，117bは上記第一の分圧回路117aと同等の回路で構成され上記電流検出抵抗Ｒ31の両端に接続される第二の分圧回路であり，上記第二の増幅器120eの負側入力端子は帰還抵抗Ｒ46を介して上記第二の増幅器120eの出力端子に接続されている。
その結果，上記第一の入力電圧Ｖ10と第二の入力電圧Ｖ20の比率は上記第一の分圧回路117aと第二の分圧回路117bで選択された回路定数に基づいて算出され，所定の理論倍率Ｇが得られるものである。
Ｒ39は並列抵抗，112eは減流検出用アナログスイッチであり，該減流検出用アナログスイッチと並列抵抗Ｒ39は互いに直列接続されて上記電流検出抵抗Ｒ31に対して並列接続されると共に，減流検出用アナログスイッチ112eは上記マイクロプロセッサ103eが発生する第二の指令信号ＳＷ2によって開閉制御されるようになっている。
なお，長期停止していたエンジンの始動直前や，降坂惰行運転時，減速惰行運転時などにおいて燃料噴射が行われていない燃料カット状態にあっては，ポンプ電流Ｉpが所定の最大値になるので，この時点で上記減流検出用アナログスイッチ112eを閉路して，電流検出抵抗Ｒ31に並列抵抗Ｒ39を接続することによって中間電圧Ｖsを得る構成となっている。
但し，排気ガスセンサ106の環境温度が適正値になるまでは上記最大のポンプ電流Ｉpが得られないので，後述の補正倍率Ｋ又は補正逆倍率Ｈの算出が行えず，理論倍率Ｇ又は基準倍率Ｒによる補正演算が行われるようになっている。
図13のものの入力電圧の特性線図を示す図14（A)において，横軸は上記多チャンネルＡ／Ｄ変換器102の第一の入力電圧Ｖ10を基準にしたアナログ入力電圧，縦軸は第一の入力電圧Ｖ10と第二の入力電圧Ｖ20に対応したデジタル変換値を示している。
アナログ入力電圧の最大値であるフルスケール電圧Ｖfは，多チャンネルＡ／Ｄ変換器102の基準電圧端子Ｖrefに印加された電圧に相当するものであって，この実施例ではＤＣ５Ｖとなっている。
また，デジタル変換値の最大値である最大出力電圧Ｖbは，この実施例ではデジタル指標値1023となっている。
200は上記第一の入力電圧Ｖ10に対応したデジタル変換値である第一の現在電圧であり，該第一の現在電圧は上記第一の入力電圧Ｖ10がバイアス電圧Ｖdであるときに，該バイアス電圧Ｖdのデジタル変換値である基準バイアス電圧Ｖ0との間で第一の誤差電圧RAM11を含んでいる。
なお，上記バイアス電圧Ｖdは電流検出抵抗R31の両端電圧が零であって，バイアス電源116によって供給された電圧である。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られ
る第一の修正電圧であり，その中間帯域は図14（B）の201bで示されている。
210は上記第二の入力電圧Ｖ20に対応したデジタル変換値である第二の現在電圧であり，上記第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10に比べて理論倍率でＧ倍に増幅されているので，例えば第一の入力電圧Ｖ10がＶ10＝３Ｖ程度の中間電圧になったときにそのデジタル変換値は最大出力電圧Ｖb＝1023に到達するようになっている。
また，上記第二の現在電圧210は上記第一の入力電圧Ｖ10がバイアス電圧Ｖdであるときに上記基準バイアス電圧Ｖ0に対して第二の誤差電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧，212eは該第二の修正電圧211から基準バイアス電圧Ｖ0を減じた第二の増分値に補正逆倍率Ｈを掛けて，これに基準バイアス電圧Ｖ0を加算して得られる第二の補正電圧であり，上記補正逆倍率Ｈは前述の（５）式によって算出されるものである。
入力電圧の中間帯域を拡大表示した図14（B)において，201bは上記第一の修正電圧201の中間帯域，213eは上記第二の修正電圧211から基準バイアス電圧Ｖ0を減じた第二の増分値を理論倍率Ｇで割って，その商に基準バイアス電圧Ｖ0を加算して得られる第二の推定電圧であり，該第二の推定電圧は上記補正逆倍率Ｈがまだ算出されていない時点で使用されるものである。
なお，上記第一・第二の増幅器110e・120eの増幅率が正しくて，電流検出抵抗Ｒ31の両端電圧に対する増幅率の比率が上記理論倍率Ｇに等しくなっておれば，上記第二の推定電圧213eは上記第一の修正電圧201の中間帯域201bと重なり合うことになる。
しかし，図13における第一の分圧回路117aと第二の分圧回路117bと帰還抵抗Ｒ36・Ｒ
46の抵抗値のバラツキがあって，例えば0.1％誤差の高精度抵抗を用いても僅かながらズ
レが発生し，その誤差レベルは上記多チャンネルＡ／Ｄ変換器102の分解能と同レベルのものとなる問題を含んでいるので，上記第二の推定電圧213eが上記第一の修正電圧201の中間帯域201bと完全に重なり合うことは困難である。
但し，実際には上記理論倍率Ｇに代わって，多数の製品サンプルに基づく実測平均値である基準倍率Ｒが適用されて，その誤差は軽減されるようになっている。
214eは第二の平均化電圧であり，該第二の平均化電圧は上記第二の推定電圧213eと上記第一の修正電圧201の中間領域201bとの荷重平均電圧を算出する手段であって，該荷重平均演算における荷重係数は上記第二の推定電圧213eと第一の修正電圧201の中間帯域201bとの差の絶対値が大きくなるほど第二の推定電圧213eに掛ける荷重係数（１〜０）の値を減じると共に，上記絶対値が大きくなるほど上記第一の修正電圧201の中間領域201bに掛ける荷重係数（０〜１）の値を増加させて荷重平均値を求め，該荷重平均値を第二の平均化電圧とするものである。
従って，第一の入力電圧Ｖ10と第二の入力電圧が共にバイアス電圧Ｖdとなる基準点の近傍では上記第二の推定電圧213eが重視され，該基準点から遠ざかるほど第一の修正電圧201が重視されるようになり，上記中間帯域から外側領域へ移行するときには突然の変化が発生しないようになっている。
なお，上記中間帯域は上記第二の現在値210が最大出力電圧Ｖbに略等しくなる中間電圧Ｖsの下方領域にあって，第二の現在電圧210が０になって，上記第二の推定電圧213e
の値が下限出力電圧Ｖcとなるまでの領域のことである。
図13のとおり構成されたこの発明の第五実施例装置において，その作用・動作を示す動作説明用フローチャートである図15について説明する。
図15において，700はマイクロプロセッサ103eによる校正動作の開始工程であり，該開始工程は後述の動作終了工程715を経て繰返し活性化するよう構成されている。
701は上記工程700に続いて作用し，次工程702aで初回動作フラグがセットされたかどうかを監視することによって初回動作であるかどうかを判定する工程，702aは該工程701
の判定がYESであって初回動作であったときに作用し，前記RAMメモリ105の所定番地であるRAM00に初期値を書き込むと共に，図示しない初回動作フラグをセットする工程であ
り，該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また，上記RAM00は可変アナログ信号源101eの発生電圧にバイアス電圧を加算して得ら
れる合算電圧に比例したデジタル変換値が書き込まれるデータメモリであって，マイクロプロセッサ103eは上記合算電圧に比例したデジタル変換値が必要なときには該ＲＡＭメモリRAM00の内容を随時読み出して使用するようになっている。
703aは上記工程702aに続いて作用し，第一の指令信号SW1を停止して給電遮断用アナログスイッチ111eを遮断すると共に，第二の指令信号SW2も停止して減流検出用アナログスイッチ112eは開路状態にしておく工程，703bは該工程703aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値から基準バイアス電圧Ｖ0の値を減じた値を第一の誤差電圧RAM11としてRAMメモリ105の第一番地に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値から基準バイアス電圧Ｖ0の値を減じた値を第二の誤差電圧RAM21としてRAMメモリ105の第二番地に書き込む工程，704aは該工程703bに続いて作用し，第一の指令信号SW1を発生して給電遮断用アナログスイッチ111eを閉路すると共に，第二の指令信号SW2も発生して減流検出用アナログスイッチ112eを閉路状態にする工程，704bは該工程704aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値から基準バイアス電圧Ｖ0の値を減じた値を第一の中間電圧RAM12としてRAMメモリ105の第三番地に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値から基準バイアス電圧Ｖ0の値を減じた値を第二の中間電圧RAM22としてRAMメモリ105の第四番地に書き込む工程である。
なお，上記基準バイアス電圧Ｖ0は正常なバイアス電圧Ｖdが印加されたときの本来のデジタル変換値であって，実際のバイアス電圧Ｖdに誤差があると，上記第一・第二の誤差電圧RAM11・RAM21が発生するものである。
705は上記工程704bに続いて作用し，工程704bで記憶された第二の中間電圧RAM22の値に基準バイアス電圧Ｖ0を加算した値が多チャンネルＡ／Ｄ変換器102の最大出力電圧Ｖb以下であって，しかも該最大出力電圧Ｖbよりも若干小さな値である認定出力電圧Ｖa以上の範囲である認定帯域内にあるかどうかを判定する工程，706aは該工程705の判定がYESであって認定帯域内であったときに作用し，補正逆倍率Ｈを前述の（５）式に基づいて算出・記憶すると共に，補正逆倍率Ｈの算出が行われたことを示すために図示しない更新フラグをセットする工程，707aは該工程706aに続いて作用し，第一の指令信号SW1を発生して給電遮断用アナログスイッチ111eを閉路しておくと共に，第二の指令信号SW2を停止して減流検出用アナログスイッチ112eは開路状態にしておく工程である。
709cは上記工程701の判定がＮＯであって初回動作ではないときに作用し，燃料噴射が
停止された燃料カット状態であるかどうかを判定する工程，708は該工程709cの判定がYESであって燃料カット状態にあるときに作用し，再度校正を実行するかどうかを判定する工程であり，該工程708では制御回路部の周辺温度の変化が生じる経過時間に見合った周期で繰返してYESの判定を行って上記工程703aへ移行するようになっている。
709aは上記工程708の判定がＮＯであって校正時期ではないとの判定であったときに作用し，上記工程706aによって補正逆倍率Ｈが演算記憶されているかどうかを判定する工程であり，該工程709aの判定がＮＯであって補正逆倍率Ｈが記憶されていないときには，上記工程708の判定が校正時期ではない判定であるにも関わらず上記工程703aへ移行するようになっている。
710aは上記工程709aの判定がYESであって既に補正逆倍率Ｈが演算記憶されていたとき，又は上記工程707aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の現在電圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に，第二の入電圧Ｖ20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
711aは上記工程710aに続いて作用し，上記第二の現在電圧RAM20が０を越え最大出力電圧Ｖb未満であるかどうかを判定する工程，712aは該工程711aの判定がYESであった中間帯域において作用し，上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し，該第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じた第二の増分値に上記工程706aで算出記憶した補正逆倍率Ｈを掛け，その積に基準バイアス電圧Ｖ0を加算して得られる第二の補正電圧212eをＲＡＭメモリ105の所定番地RAM00に格納する工程，713aは上記工程711aの判定がNOであった外側領域において作用し，上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201をそのままデータメモリ105の所定番地RAM00に格納する工程，714は上記工程712a又は工程713aに続いて作用し，ＲＡＭメモリRAM00の値に固定倍率Ｎを掛けたうえで，その積をＲＡＭメモリRAM00に上書きする工程，715は該工程714に続いて移行する動作終了工程である。
706bは上記工程705の判定がＮＯであって上記工程704bで記憶された第二の中間電圧RAM22と基準バイアス電圧Ｖ0の合計値が所定の認定帯域内の値ではなかったときに作用し，上記工程706aでセットされていた更新フラグをリセットする工程，707bは該工程706bに続いて作用し，第一の指令信号SW1を発生して給電遮断用アナログスイッチ111eを閉路しておくと共に，第二の指令信号SW2を停止して減流検出用アナログスイッチ112eは開路状態にしておく工程，709bは上記工程709cの判定がＮＯであって燃料カット状態ではないとき，又は上記工程707bに続いて作用し，上記工程706aが補正逆倍率Ｈを演算記憶しているかどうかを判定する工程であり，該工程709bの判定がYESであって補正逆倍率Ｈが記憶されているときには上記工程710aへ移行するようになっている。
710bは上記工程709bの判定がＮＯであって補正逆倍率Ｈがまだ演算記憶されていないときに作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の現在電圧RAM10と
してRAMメモリ105の第一仮領域に書き込むと共に，第二の入力電圧Ｖ20に対応したデジ
タル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程，
711bは該工程710bに続いて作用し，上記第二の現在電圧RAM20が０を越え最大出力電圧Ｖb未満であるかどうかを判定する工程，712bは該工程711bの判定がYESであった中間帯域において作用し，上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し，該第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じた第二の増分値を基準倍率Ｒで割って，その商に基準バイアス電圧Ｖ0を加算して得られる第二の推定電圧213eをＲＡＭメモリ105の所定番地RAM00に格納する工程，713bは上記工程711bの判定がNOであった外側領域において作用し，上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201をそのままＲＡＭメモリ105の所定番地RAM00に格納する工程であり，上記工程712b又は工程713bに続いて上記工程714へ移行するようになっている。
上記工程712bで使用される基準倍率Ｒは，第一の入力電圧Ｖ10が中間電圧Ｖsに等しい
ときにおける第二の修正電圧211から基準バイアス電圧Ｖ0を減じて得られる第二の増分電圧の実測値Ｖ2と，第一の入力電圧Ｖ10が中間電圧Ｖsに等しいときにおける第一の修正電圧201から基準バイアス電圧Ｖ0を減じた第一の増分電圧の実測値Ｖ1との比率Ｖ2/Ｖ1に関して，多数の製品サンプルに対する実測平均比率を測定して，これを基準倍率Ｒとして予め不揮発プログラムメモリ104eに格納していたデータである。
なお，上記工程712bでは前述の可変荷重平均を行って所定番地RAM00に格納するように
しても良い。
また，基準倍率Ｒの逆数を記憶するようにしておけば，工程712bにおける除算を積算に置き換えることができ，除算よりも積算のほうがマイクロプロセッサ103eの演算速度が速くなる利点がある。
上記工程706aにおいて，拡大倍率Ｘ＝固定倍率Ｎ×補正逆倍率Ｈの値を記憶するようにしておいて，工程712aでは補正逆倍率Ｈを掛けるかわりに上記拡大倍率Ｘを掛け，工程713aでは固定倍率Ｎを掛けておくようにしたほうが工程712aに対する演算回数が削減できる利点がある。
工程712bや工程713bによる演算も同様であるが，上記基準倍率Ｒや補正逆倍率Ｈ，固
定倍率Ｎとしては例えばＲ＝3.05，Ｈ＝0.328，Ｎ＝32の値が使用され，この場合には上記拡大倍率Ｘ＝10.49となるが，工程714の演算結果からは小数点を取り除くようにしても，予め32倍された数値のもとで小数点を除去しているので，大きな誤差となることはない。
以上のように、実施形態５はＡ／Ｄ変換される入力電圧を中間帯域と外側領域に分割し，中間電圧供給手段を用いて算出された補正逆倍率を活用して全体特性を合成するものであって，100番台符号で示した図13と200番台符号で示した図14と700番台符号で示した図15によって説明されている。
この発明の第五実施例装置である車載電子制御装置100eによれば，可変アナログ信号源の発生電圧を多チャンネルＡ／Ｄ変換器102とマイクロプロセッサ103eを介してデジタル値としてＲＡＭメモリ105に書込むアナログ信号入力回路において，上記可変アナログ信号源の一部は酸素ポンプ素子106aと酸素濃淡電池素子106bとを有する排気ガスセン106が使用され，上記酸素ポンプ素子106aに正負のポンプ電流を供給するポンプ電流供給回路114と，該ポンプ電流供給回路114に設けられた電流検出抵抗Ｒ31と，該電流検出抵抗の両端電圧を差動増幅した正負の信号電圧にバイアス電圧を加算するバイアス電源116とを備え可変アナログ回路を構成しているものにおいて，該可変アナログ信号回路は下記の全領域入力回路と拡大領域入力回路とを備えると共に，上記マイクロプロセッサ103eは上記多チャンネルＡ／Ｄ変換器102の分解能に比べて，より高精度なビット長のデジタルデータが扱えるものが使用されていて，該マイクロプロセッサと協働する不揮発プログラムメモリ104eは下記の誤差信号記憶手段703bと倍率補正手段712aと選択切換手段711aとなるプログラムを包含している。
上記全領域入力回路は上記可変アナログ信号回路と多チャンネルＡ／Ｄ変換器102の第一の入力端子ＣＨ1間に接続されて第一の入力電圧Ｖ10を供給する入力回路であって，該第一の入力電圧Ｖ10は上記可変アナログ信号回路の出力電圧が最大値であるときに，上記
多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第一の増幅器110eを包含する入力回路である。
上記拡大領域入力回路は上記可変アナログ信号回路と多チャンネルＡ／Ｄ変換器102の第二の入力端子ＣＨ2間に接続されて第二の入力電圧Ｖ20を供給する入力回路であって，該第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10が最大値よりも小さな所定の中間電圧Ｖsであるときに，上記多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第二の増幅器120eを包含する入力回路である。
上記誤差信号記憶手段703bは上記電流検出抵抗Ｒ31の両端電圧が零となって，上記第一・第二の入力電圧Ｖ10・Ｖ20が共に所定のバイアス電圧Ｖdであるときに作用して，規
格に合致した正常なバイアス電圧に対応した本来のデジタル変換値である基準バイアス電圧Ｖ0からの誤差電圧を求める手段であって，上記第一の入力電圧Ｖ10のデジタル変換値から上記基準バイアス電圧Ｖ0を減じた値を第一の誤差電圧RAM11として上記ＲＡＭメモリ105の第一番地に書込みすると共に，上記第二の入力電圧Ｖ20のデジタル変換値から上記基準バイアス電圧Ｖ0を減じた値を第二の誤差電圧RAM21として上記ＲＡＭメモリ105の第二番地に書込み記憶する手段である。
上記倍率補正手段712aは上記第二の入力電圧Ｖ20のデジタル変換値である第二の現在電圧210から上記第二の誤差電圧RAM21を減じて第二の修正電圧211を算出し，該第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じた第二の増分電圧を補正倍率で割るか，
又は逆倍率を掛けたうえで上記基準バイアス電圧Ｖ0を加算することによって第二の補正電圧212eを得る手段であり，該第二の補正電圧212eは上記第一の入力電圧のデジタル変
換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じて得られる第一の修
正電圧201の中間帯域201bの値に略等しくなる関係に上記補正倍率が適用されるものであ
る。
上記選択切換手段711aは上記第一の入力電圧Ｖ10が上記中間電圧未満の中間帯域201b
にあるときは上記第二の補正電圧212eを選択使用すると共に，上記第一の入力電圧Ｖ10が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧201を選択使用して，選
択結果に応じた電圧値を上記ＲＡＭメモリ105の所定番地RAM00に格納指示する手段であ
る。
また，この発明の第五実施例装置である車載電子制御装置100eによれば，上記ポンプ電流供給回路114は給電遮断用アナログスイッチ111eを備えると共に，上記不揮発プログラムメモリ104eは誤差信号入力手段703aと燃料カット検出手段709cとなるプログラムを包含し，上記給電遮断用アナログスイッチ111eは上記電流検出抵抗Ｒ31に対する通電電流を遮断することによって上記全領域入力回路と拡大領域入力回路の入力信号電圧を強制的に上記バイアス電圧Ｖdに等しくする開閉素子であり，上記誤差信号入力手段703aは上記マイクロプロセッサ103eが発生する第一の指令信号ＳＷ1によって上記給電遮断用アナログスイッチ111eを開閉制御して上記誤差信号記憶手段703bを作動させる手段であり，上記燃料カット検出手段709cは運転開始直前又は降坂惰行運転時又は減速惰行運転時において，制御電源は投入されていても燃料供給が行われていない状態において燃料カット状態であることを判定する手段であり，上記誤差信号入力手段703aは上記燃料カット検出手段709cの作動中において上記誤差信号記憶手段703bを作動させるようになっている。
従って，実際の電流検出抵抗Ｒ31の両端電圧が零電圧状態ではなくても，マイクロプロセッサ103eは燃料カット中であれば随時バイアス電圧に対する誤差調整を行うことができると共に，この状態では排気ガスセンサ106の出力が利用されていないので，空燃比の制御に影響を与えることがない特徴がある。
また，この発明の第五実施例装置である車載電子制御装置100eによれば，上記不揮発プログラムメモリ104eは中間信号記憶手段704bと倍率演算手段706aとなるプログラムを包含し，上記中間信号記憶手段704bは上記第一の入力電圧Ｖ10を上記中間電圧Ｖsに略等しい値に強制設定したときに作用して，上記第一の入力電圧Ｖ10のデジタル変換値から上記基準バイアス電圧Ｖ0を減じた値を第一の中間電圧RAM12として上記ＲＡＭメモリ105の第三番地に書込みすると共に，上記第二の入力電圧Ｖ20のデジタル変換値から上記基準バイアス電圧Ｖ0を減じた値を第二の中間電圧RAM22として上記ＲＡＭメモリ105の第四番地に書込み記憶する手段であり，上記倍率演算手段706aは上記第一の中間電圧RAM12と第一の誤差電圧RAM11との差である第一の偏差電圧と，上記第二の中間電圧RAM22と第二の誤差電圧RAM21との差である第二の偏差電圧との比率として，補正倍率Ｋ＝（第二の偏差電圧/第一の偏差電圧），又は補正逆倍率Ｈ＝（第一の偏差電圧/第二の偏差電圧）を算出して記憶する手段であり，上記倍率補正手段712aにおいて適用される補正倍率は，上記倍率演算手段706aによって算出された補正倍率Ｋ，又は補正逆倍率Ｈとなっている。
従って，製品サンプルデータによる基準倍率Ｒ，又はその逆倍率を適用するものに比べて，実物現品による学習機能によって補正倍率Ｋ又は補正逆倍率Ｈが算出されているので，回路抵抗のバラツキが大きくても中間電圧以下の中間帯域におけるデジタル変換値の連続性に段差変動が生じない特徴がある。
また，この発明の第五実施例装置である車載電子制御装置100eによれば，上記ポンプ電流供給回路114は減流検出用アナログスイッチ112eを備えると共に，上記不揮発プログラムメモリ104eは燃料カット検出手段709cと減流検出指令手段704aとなるプログラムを包含している。
上記減流検出用アナログスイッチ112eは上記電流検出抵抗Ｒ31に対する並列抵抗Ｒ39に対して直列接続されていて，合成電流検出抵抗を低下させて最大電流通電時に上記全領域入力回路と拡大領域入力回路の入力信号電圧を強制的に中間信号電圧Ｖsにする開閉素子であり，上記燃料カット検出手段709cは運転開始直前又は降坂惰行運転時又は減速惰行運転時において，制御電源は投入されていても燃料供給が行われていない状態において燃料カット状態であることを判定する手段である。
上記減流検出指令手段704aは上記燃料カット検出手段709cが燃料カット状態を検出し
ているときに，上記マイクロプロセッサが発生する第二の指令信号ＳＷ2によって上記減流検出用アナログスイッチ112eを開閉制御して，上記中間信号記憶手段704bを作動させる手段となっている。
従って，実際の電流検出抵抗Ｒ31の両端電圧が中間信号電圧状態ではなくても，マイクロプロセッサは燃料カット中であれば随時補正倍率の学習演算を行うことができる特徴がある。
特に，上記学習演算は燃料カット中に行われていて，この状態では排気ガスセンサの出力が利用されていないので，空燃比の制御に影響を与えることがない特徴があると共に，酸素ポンプ電流が最大値になることを利用して中間電圧を得るようにしているので，中間信号電圧用の基準電圧源を準備する必要がなくなる特徴がある。
また，この発明の第五実施例装置である車載電子制御装置100eによれば，上記不揮発プログラムメモリ104eは中間信号検定手段705となるプログラムを包含し，該中間信号検定手段705は上記中間信号記憶手段704bによって記憶された第二の中間電圧RAM22に上記基準バイアス電圧Ｖ0を加算した合計値が，上記多チャンネルＡ／Ｄ変換器の最大出力電圧Ｖb以下であって，しかも該最大電圧Ｖbよりも若干小さい値である認定出力電圧Ｖa以上である認定帯域内に含まれるかどうかを判定し，上記合計値が上記認定帯域内にあるときには上記中間信号記憶手段704bによって記憶された第一・第二の中間電圧RAM12・RAM22を有効として，上記倍率演算手段706aによる倍率演算を実行する手段となっている。
従って，燃料カット状態であっても排気ガスセンサの温度が低くて，十分な酸素ポンプ電流Ｉpが得られないような場合には，測定された第二の中間電圧を無効にすることによって誤った倍率演算を行わないようにすることができる特徴がある。
また，この発明の第五実施例装置である車載電子制御装置100eによれば，上記不揮発プログラムメモリ104eは下記の基準倍率データと補正記憶判定手段709bと仮倍率補正手段712bと仮選択切換手段711bとなるプログラムを包含している。
上記基準倍率データは上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいときにおける上記第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じて得られる第二の増分電圧の実測値Ｖ2と，上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいときにおける上記第一の修正電圧201から上記基準バイアス電圧Ｖ0を減じて得られる第一の増分電圧の実測値Ｖ1との比率を多数のサンプルで測定し，複数サンプルの平均値又は中央値等による統計値を基準倍率Ｒ＝Ｖ2/Ｖ1，又はその逆数である逆基準倍率として，予め格納しておくデータである。
上記補正記憶判定手段709bは上記倍率演算手段706aが補正倍率Ｋ又は補正逆倍率Ｈを
演算記憶しているかどうかを判定する手段であり，
上記仮倍率補正手段712bは上記補正記憶判定手段709bの判定が未記憶であるときに，上
記倍率補正手段712aに代わって実行されるものであって，該仮倍率補正手段712bは上記
第二の入力電圧Ｖ20のデジタル変換値である第二の現在電圧210から上記第二の誤差電圧
RAM21を減じて第二の修正電圧211を算出し，該第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じた第二の増分電圧を上記基準倍率Ｒで割るか，又は逆倍率を掛けたうえで上記基準バイアス電圧Ｖ0を加算することによって第二の推定電圧213eを得る手段であ
る。
上記仮選択切換手段711bは上記補正記憶判定手段709bの判定が未記憶であるときに，上記選択切換手段711aに代わって実行されるものであって，該仮選択切換手段711bは上記第一の入力電圧Ｖ10が上記中間電圧未満の中間帯域にあるときは上記第二の推定電圧213eを選択使用すると共に，上記第一の入力電圧Ｖ10が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧201を選択使用して，選択結果に比例したデジタル値を上記ＲＡＭメモリ105の所定番地RAM00に格納指示する手段となっている。
従って，排気ガスセンサ106の環境温度が所定値に達するまでの間で，減流検出用アナ
ログスイッチ112eを閉路しても適切な第二の中間電圧が得られないことによって，倍率演算手段706aに基づく補正倍率Ｋが得られない状態であるときには，サンプルデータに基づく基準倍率Ｒを適用して，入力電圧の中間帯域と中間帯域以外の外側領域のデジタル変換値の連続性に大きな段差変動が生じないようにする特徴がある。
また，この発明の第五実施例装置である車載電子制御装置100eによれば，上記不揮発プログラムメモリ104eは可変荷重平均化手段712bとなるプログラムを包含し，該可変荷重平均化手段712bは上記第二の推定電圧213eと上記第一の修正電圧201との重複部分での荷重平均電圧を算出する手段であって，該荷重平均演算における荷重係数は上記第二の推定電圧213eと第一の修正電圧201との差の絶対値が大きくなるほど第二の推定電圧213eに掛ける荷重係数（１〜０）の値を減じると共に，上記絶対値が大きくなるほど上記第一の修正電圧201に掛ける荷重係数（０〜１）の値を増加させて荷重平均値を求め，該荷重平均値を第二の平均化電圧214eとする手段であり，上記仮選択切換手段711bは上記第二の推定電圧213eに代わって上記第二の平均化電圧214eを選択使用するようになっている。
従って，補正倍率が演算記憶される前の時点において第二の推定電圧213eと第一の修正電圧201のデジタル変換値の連続性が不十分であっても，デジタル変換値が急変化するのを抑制して，なだらかな移行を行うことができる特徴がある。
また，この発明の第五実施例装置である車載電子制御装置100eによれば，上記誤差信号記憶手段703bと中間信号記憶手段704bと中間信号検定手段705と倍率演算手段706aとは制御装置100eの動作開始時点で実行されるものであると共に，上記不揮発プログラムメモリ104eは定期校正時期判定手段708と不定期校正時期判定手段709aとなるプログラムを包含し，上記定期校正時期判定手段708は再校正するのが望ましい周辺温度の変化が生じる経過時間に見合った周期で繰返し上記誤差信号記憶手段703bと中間信号記憶手段704bと中間信号検定手段705と倍率演算手段706aとを実行指令する手段であり，上記不定期校正時期判定手段709aは上記動作開始時点と定期校正時期において上記中間信号検定手段705の検定結果が認定帯域外であったときに作用して，引き続く演算サイクルにおいて繰返して上記中間信号記憶手段704bと中間信号検定手段705を実行指令して，該中間信号検定手段705の判定が認定帯域内であったときに上記倍率演算手段706aを実行する手段となっている。
従って，入力信号電圧が中間電圧Ｖsに適した値となる機会を速やかに発見し，中間信号検定手段705の判定が認定帯域内であれば直ちに倍率演算を行うことによって，倍率補
正手段で適用される補正倍率を基準倍率Ｒから倍率演算に基づく補正倍率Ｋに置き換えて，全帯域入力電圧において精度のよいデジタル変換を行うことができる特徴がある。
また，この発明の第五実施例装置である車載電子制御装置100eによれば，上記不揮発プログラムメモリ104eは整数化手段714となるプログラムを包含し，該整数化手段714は上記アナログ信号電圧のデジタル変換値に対して所定の固定倍率Ｎを掛けたうえで上記ＲＡＭメモリ105に格納する手段であり，上記固定倍率Ｎは上記ＲＡＭメモリ105に格納された数値が最大値であったときでも，上記マイクロプロセッサ103eで扱えるデータビット長以下に制限されていると共に，上記第二の補正電圧212e又は第二の推定電圧213e又は第二の平均化電圧214e等の倍率補正データに上記固定倍率Ｎを掛けた後に残された小数点以下の数値を切捨てするものである。
従って，最終的に得られたデジタル変換値に小数点が含まれないので，その後の利用段階においてマイクロプロセッサ103eの演算処理速度が速くなる特徴がある。
実施の形態６．
以下この発明の第六実施例装置の全体回路ブロックを示す図16について説明する。
図16において，100fは自動車に搭載された例えばエンジン制御装置等の車載電子制御装置であり，該電子制御装置には多数のアナログセンサの中の一つである排気ガスセンサ106が接続されている。
また，上記電子制御装置100fの内部構成の一部として，102は電源端子Ｖccと基準電圧
端子ＶrefにＤＣ５Ｖの安定化電圧が接続された分解能が10ビットの多チャンネルＡＤ変
換器であり，該多チャンネルＡ／Ｄ変換器の第一の入力端子ＣＨ1には0〜5Ｖの第一の入力電圧Ｖ10が印加されると共に，第二の入力端子ＣＨ2には0〜5Ｖの第二の入力電圧Ｖ20が印加されている。
上記多チャンネルＡ／Ｄ変換器102には図示しないその他多数のアナログ信号入力が接続されていて，各入力チャンネルに接続されたアナログ電圧値は順次デジタル変換されて
多チャンネルＡ／Ｄ変換器102内に設けられたバッファメモリに格納されるようになっている。
103fは例えば32ビットデータを同時処理することができるマイクロプロセッサ，104fは該マイクロプロセッサとバス接続された不揮発プログラムメモリであり，該プログラムメモリには車載電子制御装置としての各種制御プログラムと制御定数が格納されると共に，この実施例で適用される様々な制御手段となるプログラムや制御データが格納されている。
105は上記マイクロプロセッサ103fとバス接続された演算処理用のＲＡＭメモリであり，該ＲＡＭメモリはデータメモリとしての役割も持っていて，上記多チャンネルＡ／Ｄ変換器102内のバッファメモリに格納されているデジタルデータは上記マイクロプロセッサ103fによって適時に読み出されて上記ＲＡＭメモリ105に書込みすることができるよう構成されている。
なお，上記排気ガスセンサ106は図10のものと同様に酸素ポンプ素子106aと酸素濃淡電池素子106bとを有し，ポンプ電流供給回路114によって給電されるようになっている。
116は上記ポンプ素子106aに対して負の電流を供給するためのバイアス電源，111fはポ
ンプ電流供給回路114と酸素ポンプ素子106aとの間に接続された電流検出抵抗Ｒ31と並列接続され，該電流検出抵抗Ｒ31の両端を短絡することによって電流検出抵抗Ｒ31に対す
る給電を遮断する給電遮断用アナログスイッチ，101fは上記電流検出抵抗Ｒ31の両端電圧をアナログ信号源とした可変アナログ信号源であり，正のポンプ電流Ｉpは上記ポンプ電流供給回路114から電流検出抵抗Ｒ31，酸素ポンプ素子106a，バイアス電源116を通って酸素ポンプ素子106aに給電される。
また，負のポンプ電流Ipは上記バイアス電源116から酸素ポンプ素子106a，電流検出抵抗Ｒ31，ポンプ電流供給回路114を通って酸素ポンプ素子106aに給電される。
Ｒ32とＲ33は互いに直列接続された分圧抵抗であり，該分圧抵抗は上記ポンプ電流供給回路114と電流検出抵抗Ｒ31との接続点に接続されると共に，上記分圧抵抗Ｒ33には並列抵抗Ｒ37が並列接続されている。
Ｒ34とＲ35は互いに直列接続された分圧抵抗であり，該分圧抵抗は上記電流検出抵抗Ｒ31と酸素ポンプ素子106aの接続点の電圧が印加されるようになっている。
110fは上記多チャンネルＡ／Ｄ変換器102の第一の入力端子ＣＨ1に対して第一の入力電圧Ｖ10を供給すると共に，プルダウン抵抗Ｒ30に接続された第一の増幅器であり，該第一の増幅器の正側入力端子は分圧抵抗Ｒ32とＲ33の接続点に接続されると共に，負側入力
端子は分圧抵抗Ｒ34とＲ35の接続点に接続され，帰還抵抗Ｒ36を介して上記第一の増幅器110fの出力端子にも接続されている。
117aは上記分圧抵抗Ｒ32・Ｒ33，Ｒ34・Ｒ35，並列抵抗Ｒ37によって構成された第一の分圧回路，Ｒ38は上記バイアス電源116と並列接続された低抵抗であり，上記分圧抵抗Ｒ33と並列抵抗Ｒ37の負側は上記バイアス電源116に接続されている。
なお，上記各抵抗の値は設計値としてはＲ32＝Ｒ34，Ｒ33＝Ｒ35，Ｒ36＝Ｒ37となるような対称設計となっていて，上記第一の増幅器110fは可変アナログ信号源101fとしての電流検出抵抗Ｒ31の両端電圧とバイアス電源116の電圧が加算されることによって，第一の入力電圧Ｖ10が負の値にはならないように構成されている。
120fは上記多チャンネルＡ／Ｄ変換器102の第二の入力端子ＣＨ2に対して第二の入力電圧Ｖ20を供給すると共に，プルダウン抵抗Ｒ40に接続された第二の増幅器，117bは上記第一の分圧回路117aと同等の回路で構成され上記電流検出抵抗Ｒ31の両端に接続される第二の分圧回路であり，上記第二の増幅器120fの負側入力端子は帰還抵抗Ｒ46を介して上記第二の増幅器120fの出力端子に接続されている。
その結果，上記第一の入力電圧Ｖ10と第二の入力電圧Ｖ20の比率は上記第一の分圧回路117aと第二の分圧回路117bで選択された回路定数に基づいて算出され，所定の理論倍率Ｇが得られるものである。
図16のものの入力電圧の特性線図を示す図17（A)において，横軸は上記多チャンネルＡ／Ｄ変換器102の第一の入力電圧Ｖ10を基準にしたアナログ入力電圧，縦軸は第一の入力電圧Ｖ10と第二の入力電圧Ｖ20に対応したデジタル変換値を示している。
アナログ入力電圧の最大値であるフルスケール電圧Ｖfは，多チャンネルＡ／Ｄ変換器102の基準電圧端子Ｖrefに印加された電圧に相当するものであって，この実施例ではＤＣ５Ｖとなっている。
また，デジタル変換値の最大値である最大出力電圧Ｖbは，この実施例ではデジタル指標値1023となっている。
200は上記第一の入力電圧Ｖ10に対応したデジタル変換値である第一の現在電圧であり，該第一の現在電圧は上記第一の入力電圧Ｖ10がバイアス電圧Ｖdであるときに，該バイアス電圧Ｖdのデジタル変換値である基準バイアス電圧Ｖ0との間で第一の誤差電圧RAM11を含んでいる。
なお，上記バイアス電圧Ｖdは電流検出抵抗R31の両端電圧が零であって，バイアス電源116によって供給された電圧である。
201は上記第一の現在電圧200から上記第一の誤差電圧RAM11をデジタル減算して得られる第一の修正電圧であり，その中間帯域は図17（B）の201bで示されている。
210は上記第二の入力電圧Ｖ20に対応したデジタル変換値である第二の現在電圧であり，上記第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10に比べて理論倍率でＧ倍に増幅されているので，例えば第一の入力電圧Ｖ10がＶ10＝３Ｖ程度の中間電圧になったときにそのデジタル変換値は最大出力電圧Ｖb＝1023に到達するようになっている。
また，上記第二の現在電圧210は上記第一の入力電圧Ｖ10がバイアス電圧Ｖdであるときに上記基準バイアス電圧Ｖ0に対して第二の誤差電圧RAM21を含んでいる。
211は上記第二の現在電圧210から上記第二の誤差電圧RAM21をデジタル減算して得られる第二の修正電圧，212fは上記第二の修正電圧211から基準バイアス電圧Ｖ0を減じた第二の増分値に補正逆倍率Ｈを掛けて，これに基準バイアス電圧Ｖ0を加算して得られる第二の補正電圧であり，上記補正逆倍率Ｈは前述の（５）式によって算出されるものであ
る。
入力電圧の中間帯域を拡大表示した図17（B)において，201bは上記第一の修正電圧201の中間帯域，213fは上記第二の修正電圧211から基準バイアス電圧Ｖ0を減じた第二の増分値を理論倍率Ｇで割って，その商に基準バイアス電圧Ｖ0を加算して得られる第二の推定電圧であり，該第二の推定電圧213fは上記補正逆倍率Ｈがまだ算出されていない時点で使用されるものである。
なお，上記第一・第二の増幅器110f・120fの増幅率が正しくて，電流検出抵抗Ｒ31の両端電圧に対する増幅率の比率が上記理論倍率Ｇに等しくなっておれば，上記第二の推定電圧213fは上記第一の修正電圧201の中間帯域201bと重なり合うことになる。
しかし，図16における第一の分圧回路117aと第二の分圧回路117bと帰還抵抗Ｒ36・Ｒ46の抵抗値のバラツキがあって，例えば0.1％誤差の高精度抵抗を用いても僅かながらズレが発生し，その誤差レベルは上記多チャンネルＡ／Ｄ変換器102の分解能と同レベルのものとなる問題を含んでいるので，上記第二の推定電圧213fが上記第一の修正電圧201の中間帯域201bと完全に重なり合うことは困難である。
但し，実際には上記理論倍率Ｇに代わって，多数の製品サンプルに基づく実測平均値である基準倍率Ｒが適用されて，その誤差は軽減されるようになっている。
214fは第二の平均化電圧であり，該第二の平均化電圧は上記第二の推定電圧213fと上記第一の修正電圧201の中間領域201bとの荷重平均電圧を算出する手段であって，該荷重
平均演算における荷重係数は上記第二の推定電圧213fと第一の修正電圧201の中間帯域201bとの差の絶対値が大きくなるほど第二の推定電圧213fに掛ける荷重係数（１〜０）の値を減じると共に，上記絶対値が大きくなるほど上記第一の修正電圧201の中間領域201bに掛ける荷重係数（０〜１）の値を増加させて荷重平均値を求め，該荷重平均値を第二の平均化電圧とするものである。
従って，第一の入力電圧Ｖ10と第二の入力電圧Ｖ20が共にバイアス電圧Ｖdとなる基準
点の近傍では上記第二の推定電圧213fが重視され，該基準点から遠ざかるほど第一の修正電圧201が重視されるようになり，上記中間帯域から外側領域へ移行するときには突然の変化が発生しないようになっている。
なお，上記中間帯域は上記第二の現在値210が最大出力電圧Ｖbに略等しくなる中間電圧Ｖsの下方領域にあって，第二の現在電圧210が０になって，上記第二の推定電圧213fの値が下限出力電圧Ｖcとなるまでの領域のことである。
図16のとおり構成されたこの発明の第六実施例装置において，その作用・動作を示す動作説明用フローチャートである図18について説明する。
図18において，800はマイクロプロセッサ103fによる校正動作の開始工程であり，該開始工程は後述の動作終了工程815を経て繰返し活性化するよう構成されている。
801は上記工程800に続いて作用し，次工程802aで初回動作フラグがセットされたかどうかを監視することによって初回動作であるかどうかを判定する工程，802aは該工程801
の判定がYESであって初回動作であったときに作用し，前記RAMメモリ105の所定番地であるRAM00に初期値を書き込むと共に，図示しない初回動作フラグをセットする工程であ
り，該初回動作フラグは制御装置の電源が遮断されるまでは動作を記憶するようになっている。
また，上記RAM00は可変アナログ信号源101fの発生電圧にバイアス電圧を加算して得ら
れる合算電圧に比例したデジタル変換値が書き込まれるデータメモリであって，マイクロプロセッサ103fは上記合算電圧に比例したデジタル変換値が必要なときには該ＲＡＭメモリRAM00の内容を随時読み出して使用するようになっている。
802bは上記工程802aに続いて作用し、ＲＡＭメモリRAM00の内容が変化しないように書込み禁止する工程，803aは上記工程802ｂに続いて作用し，第一の指令信号SW1を発生して給電遮断用アナログスイッチ111fを閉路する工程，803bは該工程803aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値から基準バイアス電圧Ｖ0の値を減じた値を第一の誤差電圧RAM11としてRAMメモリ105の第一番地に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値から基準バイアス電圧Ｖ0の値を減じた値を第二の誤差電圧RAM21としてRAMメモリ105の第二番地に書き込む工程，804aは該工程803bに続いて作用し，第一の指令信号SW1を停止して給電遮断用アナログスイッチ111fを開路する工程，804bは該工程804aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値から基準バイアス電圧Ｖ0の値を減じた値を第一の中間電圧RAM12としてRAMメモリ105の第三番地に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値から基準バイアス電圧Ｖ0の値を減じた値を第二の中間電圧RAM22としてRAMメモリ105の第四番地に書き込む工程である。
なお，上記基準バイアス電圧Ｖ0は正常なバイアス電圧Ｖdが印加されたときの本来のデジタル変換値であって，実際のバイアス電圧Ｖdに誤差があると，上記第一・第二の誤差電圧RAM11・RAM21が発生するものである。
805は上記工程804bに続いて作用し，工程804bで記憶された第二の中間電圧RAM22の値に基準バイアス電圧Ｖ0を加算した値が多チャンネルＡ／Ｄ変換器102の最大出力電圧Ｖb以下であって，しかも該最大出力電圧Ｖbよりも若干小さな値である認定出力電圧Ｖa以上の範囲である認定帯域内にあるかどうかを判定する工程，806aは該工程805の判定がYESであって認定帯域内であったときに作用し，補正逆倍率Ｈを前述の（５）式に基づいて算出・記憶すると共に，補正逆倍率Ｈの算出が行われたことを示すために図示しない更新フラグをセットする工程，814aは該工程806aに続いて作用し，拡大倍率Ｘ＝固定倍率Ｎ×補正逆倍率Ｈを算出記憶する工程である。
808は上記工程801の判定がＮＯであって初回動作ではないときに作用し，再度校正を実行するかどうかを判定する工程であり，該工程808では制御回路部の周辺温度の変化が生じる経過時間に見合った周期で繰返してYESの判定を行って上記工程802bへ移行するようになっている。
809aは上記工程808の判定がＮＯであって校正時期ではないとの判定であったときに作用し，上記工程814aによって拡大倍率Ｘが演算記憶されているかどうかを判定する工程であり，該工程809aの判定がＮＯであって拡大倍率Ｘが記憶されていないときには，上記工程808の判定が校正時期ではない判定であるにも関わらず上記工程804bへ移行するか，又は上記工程802bへ移行するようになっている。
810aは上記工程809aの判定がYESであって既に拡大倍率Ｘが演算記憶されていたとき，又は上記工程814aに続いて作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の現在電圧RAM10としてRAMメモリ105の第一仮領域に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程である。
811aは上記工程810aに続いて作用し，上記第二の現在電圧RAM20が０を越え最大出力電圧Ｖb未満であるかどうかを判定する工程，812aは該工程811aの判定がYESであった中間帯域において作用し，上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し，該第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じた第二の増分値に上記工程814aで算出記憶した拡大倍率Ｘを掛け，その積に基準バイアス電圧Ｖ0×固定倍率Ｎの積を加算して得られる第二の補正電圧212fのＮ倍の値をＲＡＭメモリ105の所定番地RAM00に格納する工程，813aは上記工程811aの判定がNOであった外側領域において作用し，上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201に固定倍率Ｎを掛けて，その商をＲＡＭメモリ105の所定番地RAM00に格納する工程である。
806bは上記工程805の判定がＮＯであって上記工程804bで記憶された第二の中間電圧
RAM22と基準バイアス電圧Ｖ0の合計値が所定の認定帯域内の値ではなかったときに作用し，上記工程806aでセットされていた更新フラグをリセットする工程，809bは該工程806bに続いて作用し，上記工程814aが拡大倍率Ｘを算出記憶しているかどうかを判定する工程であり，該工程809bの判定がYESであって拡大倍率Ｘが算出記憶されているときには上記工程810aへ移行するようになっている。
810bは上記工程809bの判定がＮＯであって拡大倍率Ｘがまだ算出記憶されていないときに作用し，第一の入力電圧Ｖ10に対応したデジタル変換値を第一の現在電圧RAM10とし
てRAMメモリ105の第一仮領域に書き込むと共に，第二の入力電圧Ｖ20に対応したデジタル変換値を第二の現在電圧RAM20としてRAMメモリ105の第二仮領域に書き込む工程，814b
は該工程810bに続いて作用し，拡大倍率Ｙ＝固定倍率Ｎ/基準倍率Ｒを算出記憶する工程，811bは該工程814bに続いて作用し，上記第二の現在電圧RAM20が０を越え最大出力電圧Ｖb未満であるかどうかを判定する工程，812bは該工程811bの判定がYESであった中間帯域において作用し，上記第二の現在電圧RAM20から第二の誤差電圧RAM21を減じた第二の修正電圧211を算出し，該第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じた第二の増分値に上記拡大倍率Ｙを掛けて，その積に基準バイアス電圧Ｖ0×固定倍率Ｎの積を加算して得られる第二の推定電圧213fのＮ倍の値をＲＡＭメモリ105の所定番地RAM00に格納する工程，813bは上記工程811bの判定がNOであった外側領域において作用し，上記第一の現在電圧RAM10から第一の誤差電圧RAM11を減じた第一の修正電圧201に固定倍率Ｎを掛けて，その積をＲＡＭメモリ105の所定番地RAM00に格納する工程，815は上記工程812a又は工程813a又は工程812b又は工程813bに続いて移行する動作終了工程である。
上記工程814bで使用される基準倍率Ｒは，第一の入力電圧Ｖ10が中間電圧Ｖsに等しい
ときにおける第二の修正電圧211から基準バイアス電圧Ｖ0を減じて得られる第二の増分電圧の実測値Ｖ2と，第一の入力電圧Ｖ10が中間電圧Ｖsに等しいときにおける第一の修正電圧201から基準バイアス電圧Ｖ0を減じた第一の増分電圧の実測値Ｖ1との比率Ｖ2/Ｖ1に関して，多数の製品サンプルに対する実測平均比率を測定して，これを基準倍率Ｒとして予め不揮発プログラムメモリ104fに格納していたデータである。
なお，上記工程812bでは前述の可変荷重平均を行って所定番地RAM00に格納するようにしても良い。
上記基準倍率Ｒや補正逆倍率Ｈ，固定倍率Ｎとしては例えばＲ＝3.05，Ｈ＝0.34，Ｎ＝32の値が使用され，この場合には上記拡大倍率Ｘ＝10.88，Ｙ＝10.49となるが，工程812aや工程812bの演算結果からは小数点を取り除くようにしても，予め32倍された数値のもとで小数点を除去しているので，大きな誤差となることはない。
以上のように、実施形態６はＡ／Ｄ変換される入力電圧を中間帯域と外側領域に分割し，中間電圧供給手段を用いないで算出された補正逆倍率を活用して全体特性を合成するものであって，100番台符号で示した図16と200番台符号で示した図17と800番台符号で示した図18によって説明されている。
この発明の第六実施例装置である車載電子制御装置100fによれば，可変アナログ信号源の発生電圧を多チャンネルＡ／Ｄ変換器102とマイクロプロセッサ103fを介してデジタル値としてＲＡＭメモリ105に書込むアナログ信号入力回路において，上記可変アナログ信号源の一部は酸素ポンプ素子106aと酸素濃淡電池素子106bとを有する排気ガスセンサ106が使用され，上記酸素ポンプ素子106aに正負のポンプ電流を供給するポンプ電流供給回路114と，該ポンプ電流供給回路に設けられた電流検出抵抗Ｒ31と，該電流検出抵抗の両端電圧を差動増幅した正負の信号電圧にバイアス電圧を加算するバイアス電源116とを備え可変アナログ回路を構成しているものにおいて，該可変アナログ信号回路は下記の全領域入力回路と拡大領域入力回路とを備えると共に，上記マイクロプロセッサ103fは上記多チャンネルＡ／Ｄ変換器102の分解能に比べて，より高精度なビット長のデジタルデータが扱えるものが使用されていて，該マイクロプロセッサ103fと協働する不揮発プログラムメモリ104fは下記の誤差信号記憶手段803bと倍率補正手段812aと選択切換手段811aとなるプログラムを包含している。
上記全領域入力回路は上記可変アナログ信号回路と多チャンネルＡ／Ｄ変換器102の第一の入力端子ＣＨ1間に接続されて第一の入力電圧Ｖ10を供給する入力回路であって，該第一の入力電圧Ｖ10は上記可変アナログ信号回路の出力電圧が最大値であるときに，上記
多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第一の増幅器110fを包含する入力回路である。
上記拡大領域入力回路は上記可変アナログ信号回路と多チャンネルＡ／Ｄ変換器102の第二の入力端子ＣＨ2間に接続されて第二の入力電圧Ｖ20を供給する入力回路であって，該第二の入力電圧Ｖ20は上記第一の入力電圧Ｖ10が最大値よりも小さな所定の中間電圧Ｖsであるときに，上記多チャンネルＡ／Ｄ変換器102のフルスケール入力電圧Ｖfに略等しくなるような関係に接続された第二の増幅器120fを包含する入力回路である。
上記誤差信号記憶手段803bは上記電流検出抵抗Ｒ31の両端電圧が零となって，上記第一・第二の入力電圧Ｖ10・Ｖ20が共に所定のバイアス電圧Ｖdであるときに作用して，規
格に合致した正常なバイアス電圧に対応した本来のデジタル変換値である基準バイアス電圧Ｖ0からの誤差電圧を求める手段であって，上記第一の入力電圧Ｖ10のデジタル変換値から上記基準バイアス電圧Ｖ0を減じた値を第一の誤差電圧RAM11として上記ＲＡＭメモリの第一番地に書込みすると共に，上記第二の入力電圧Ｖ20のデジタル変換値から上記基準バイアス電圧Ｖ0を減じた値を第二の誤差電圧RAM21として上記ＲＡＭメモリの第二番地に書込み記憶する手段である。
上記倍率補正手段812aは上記第二の入力電圧Ｖ20のデジタル変換値である第二の現在電圧210から上記第二の誤差電圧ＲＡＭ21を減じて第二の修正電圧211を算出し，該第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じた第二の増分電圧を補正倍率で割るか，又は逆倍率を掛けたうえで上記基準バイアス電圧Ｖ0を加算することによって第二の補正電圧212fを得る手段であり，該第二の補正電圧212fは上記第一の入力電圧Ｖ10のデジタル変換値である第一の現在電圧200から上記第一の誤差電圧RAM11を減じて得られる第一の修正電圧201の中間帯域201bの値に略等しくなる関係に上記補正倍率が適用されるものである。
上記選択切換手段811aは上記第一の入力電圧Ｖ10が上記中間電圧未満の中間帯域201b
にあるときは上記第二の補正電圧212fを選択使用すると共に，上記第一の入力電圧Ｖ10が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧201を選択使用して，選択結果に比例したデジタル値を上記ＲＡＭメモリ105の所定番地RAM00に格納指示する手段となっている。
また，この発明の第六実施例装置である車載電子制御装置100fによれば，上記ポンプ電流供給回路114は給電遮断用アナログスイッチ111fを備えると共に，上記不揮発プログラムメモリ104fは誤差信号入力手段803aと現状保持手段802bとなるプログラムを包含し，
上記給電遮断用アナログスイッチ111fは上記電流検出抵抗Ｒ31に対する通電電流を短絡することによって上記全領域入力回路と拡大領域入力回路の入力信号電圧を強制的に上記バイアス電圧に等しくする開閉素子であり，上記誤差信号入力手段803aは上記マイクロプロセッサ103fが発生する第一の指令信号ＳＷ1によって上記給電遮断用アナログスイッチ111fを開閉制御して上記誤差信号記憶手段803bを作動させる手段であり，上記現状保持手段802bは上記選択切換手段811aによって選択格納されたＲＡＭメモリRAM00の内容が上記誤差信号入力手段803aの作動中に変化しないようにして，上記誤差信号入力手段803aの作動直前の値に保持しておく手段であり，上記誤差信号入力手段803aは上記現状保持手段802bの作動中において上記誤差信号記憶手段803bを作動させるようになっている。
従って，実際の電流検出抵抗Ｒ31の両端電圧が零電圧状態ではなくても，マイクロプロセッサ103fは随時バイアス電圧に対する誤差調整を行うことができると共に，誤差調整処理中には前回のデジタル変換値を記憶保持しておくことによって，誤ったデジタル変換値が発生しない特徴がある。
特に，誤差調整を燃料カット中に行えば，この状態では排気ガスセンサの出力が利用されていないので，空燃比の制御に影響を与えることがない特徴がある。
また，誤差調整中にポンプ電流を継続給電することができる特徴がある。
また，この発明の第六実施例装置である車載電子制御装置100fによれば，上記不揮発プログラムメモリ104fは中間信号記憶手段804bと倍率演算手段806aと中間信号検定手段805となるプログラムを包含している。
上記中間信号記憶手段804bは上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいと
きに作用して，上記第一の入力電圧Ｖ10のデジタル変換値から上記基準バイアス電圧Ｖ0
を減じた値を第一の中間電圧RAM12として上記ＲＡＭメモリの第三番地に書込みすると共
に，上記第二の入力電圧Ｖ20のデジタル変換値から上記基準バイアス電圧Ｖ0を減じた値
を第二の中間電圧RAM22として上記ＲＡＭメモリの第四番地に書込み記憶する手段である。
上記倍率演算手段806aは上記第一の中間電圧RAM12と第一の誤差電圧RAM11との差であ
る第一の偏差電圧と，上記第二の中間電圧RAM22と第二の誤差電圧RAM21との差である第
二の偏差電圧との比率として，補正倍率Ｋ＝（第二の偏差電圧/第一の偏差電圧），又は補正逆倍率Ｈ＝（第一の偏差電圧/第二の偏差電圧）を算出して記憶する手段である。
上記中間信号検定手段805は上記中間信号記憶手段804bによって記憶された第二の中間
電圧RAM22に上記基準バイアス電圧Ｖ0を加算した合計値が，上記多チャンネルＡ／Ｄ変換器102の最大出力電圧Ｖb以下であって，しかも該最大電圧よりも若干小さい値である認定出力電圧Ｖa以上である認定帯域内に含まれるかどうかを判定し，上記合計値が上記認定帯域内にあるときには上記中間信号記憶手段804bによって記憶された第一・第二の中
間電圧RAM12・RAM22を有効として，上記倍率演算手段806aによる倍率演算を実行する手
段であり，上記倍率補正手段812aにおいて適用される補正倍率は，上記倍率演算手段806aによって算出された補正倍率Ｋ，又は補正逆倍率Ｈとなっている。
従って，製品サンプルデータによる基準倍率Ｒ，又はその逆倍率を適用するものに比べ
て，実物現品による学習機能によって補正倍率Ｋ又は補正逆倍率Ｈが算出されているので，回路抵抗のバラツキが大きくても中間電圧以下の中間帯域におけるデジタル変換値の連続性に段差変動が生じない特徴がある。
しかも，第二の中間電圧を得るために，特別な基準電圧源を準備する必要がないので安価・小型な入力回路を構成することができるものである。
また，測定された第二の中間電圧が小さいことによって，倍率演算の誤差が大きくなることを防止することができる特徴がある。
また，この発明の第六実施例装置である車載電子制御装置100fによれば，上記不揮発プログラムメモリ104fは下記の基準倍率データと補正記憶判定手段809bと仮倍率補正手段812bと仮選択切換手段811bとなるプログラムを包含している。
上記基準倍率データは上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいときにおける上記第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じて得られる第二の増分電圧の実測値Ｖ2と，上記第一の入力電圧Ｖ10が上記中間電圧Ｖsに略等しいときにおける上記第一の修正電圧201から上記基準バイアス電圧Ｖ0を減じて得られる第一の増分電圧の実測値Ｖ1との比率を多数のサンプルで測定し，複数サンプルの平均値又は中央値等による統計値を基準倍率Ｒ＝Ｖ2/Ｖ1，又はその逆数である逆基準倍率として，予め格納しておくデータである。
上記補正記憶判定手段809bは上記倍率演算手段806aが補正倍率Ｋ又は補正逆倍率Ｈを演算記憶しているかどうかを判定する手段であり，
上記仮倍率補正手段812bは上記補正記憶判定手段809bの判定が未記憶であるときに，上
記倍率補正手段812aに代わって実行されるものであって，該仮倍率補正手段812bは上記
第二の入力電圧Ｖ20のデジタル変換値である第二の現在電圧210から上記第二の誤差電圧
RAM21を減じて第二の修正電圧211を算出し，該第二の修正電圧211から上記基準バイアス電圧Ｖ0を減じた第二の増分電圧を上記基準倍率Ｒで割るか，又は逆倍率を掛けたうえで上記基準バイアス電圧Ｖ0を加算することによって第二の推定電圧213fを得る手段である。
上記仮選択切換手段811bは上記補正記憶判定手段809bの判定が未記憶であるときに，上記選択切換手段811aに代わって実行されるものであって，該仮選択切換手段811bは上記第一の入力電圧Ｖ10が上記中間電圧未満の中間帯域201bにあるときは上記第二の推定電圧213fを選択使用すると共に，上記第一の入力電圧Ｖ10が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧201を選択使用して，選択結果に比例したデジタル値を上記データメモリ105の所定番地RAM00に格納指示する手段となっている。
従って，入力信号電圧が偶々第二の中間電圧に適した値となるまでの間で，倍率演算に基づく補正倍率が得られない状態であるときには，サンプルデータに基づく基準倍率Ｒを適用して，入力電圧の中間帯域と中間帯域以外の外側領域のデジタル変換値の連続性に大きな段差変動が生じないようにする特徴がある。
また，認定帯域内の第二の中間電圧が測定されて補正倍率が演算記憶された後には，入力電圧の中間帯域と外側領域のデジタル変換値の連続性が改善されて全体としてのデジタル変換精度が一層向上する特徴がある。
また，この発明の第六実施例装置である車載電子制御装置100fによれば，上記不揮発プログラムメモリ104fは可変荷重平均化手段812bとなるプログラムを包含し，該可変荷重平均化手段812bは上記第二の推定電圧213fと上記第一の修正電圧201との重複部分での荷重平均電圧を算出する手段であって，該荷重平均演算における荷重係数は上記第二の推定電圧213fと第一の修正電圧201との差の絶対値が大きくなるほど第二の推定電圧213fに掛ける荷重係数（１〜０）の値を減じると共に，上記絶対値が大きくなるほど上記第一の修正電圧201に掛ける荷重係数（０〜１）の値を増加させて荷重平均値を求め，該荷重平均値を第二の平均化電圧214fとする手段であり，上記仮選択切換手段811bは上記第二の推定電圧213fに代わって上記第二の平均化電圧214fを選択使用するようになっている。
従って，実製品において第二の推定電圧213fと第一の修正電圧201のデジタル変換値の
連続性が不十分であっても，デジタル変換値が急変化するのを抑制して，なだらかな移行を行うことができる特徴がある。
また，この発明の第六実施例装置である車載電子制御装置100fによれば，上記誤差信号記憶手段803bと中間信号記憶手段804bと中間信号検定手段805と倍率演算手段806aとは制御装置の動作開始時点で実行されるものであると共に，上記不揮発プログラムメモリ104fは定期校正時期判定手段808と不定期校正時期判定手段809aとなるプログラムを包含し，上記定期校正時期判定手段808は再校正するのが望ましい周辺温度の変化が生じる経過時間に見合った周期で繰り返し上記誤差信号記憶手段803bと中間信号記憶手段804bと中間信号検定手段805と倍率演算手段806aとを実行指令する手段であり，上記不定期校正時期判定手段809aは上記動作開始時点と定期校正時期において上記中間信号検定手段805の検定結果が認定帯域外であったときに作用して，引き続く演算サイクルにおいて繰返して上記中間信号記憶手段804bと中間信号検定手段805を実行指令して，該中間信号検定手段805の判定が認定帯域内であったときに上記倍率演算手段806aを実行する手段となっている。
従って，入力信号電圧が偶々中間電圧に適した値となる機会を速やかに発見し，中間信号検定手段805の判定が認定帯域内であれば直ちに倍率演算を行うことによって，倍率補正手段で適用される補正倍率を基準倍率Ｒから倍率演算に基づく補正倍率Ｋに置き換えて，全帯域入力電圧において精度のよいデジタル変換を行うことができる特徴がある。
また，この発明の第六実施例装置である車載電子制御装置100fによれば，上記不揮発プログラムメモリ104fは整数化手段814a・814bとなるプログラムを包含し，該整数化手段814a・814bは上記アナログ信号電圧のデジタル変換値に対して所定の固定倍率Ｎを掛けたうえで上記ＲＡＭメモリ105に格納する手段であり，上記固定倍率Ｎは上記ＲＡＭメモリ105に格納された数値が最大値であったときでも，上記マイクロプロセッサ103fで扱えるデータビット長以下に制限されていると共に，上記第二の補正電圧212f又は第二の推定電圧213f又は第二の平均化電圧214f等の倍率補正データに上記固定倍率Ｎを掛けた後に残された小数点以下の数値を切捨てするようになっている。
従って，最終的に得られたデジタル変換値に小数点が含まれないので，その後の利用段階においてマイクロプロセッサ103fの演算処理速度が速くなる特徴がある。
この発明は自動車用等の車載電子制御装置、特に多数のアナログ信号に対し，一般的な分解能の多チャンネルＡ／Ｄ変換器を用いた各種の車載電子制御装置に適用できる。
この発明の第一実施例装置の全体回路ブロック図である。 第一実施例装置の入力電圧の特性線図である。 第一実施例装置の動作説明用フローチャートである。 この発明の第二実施例装置の全体回路ブロック図である。 第二実施例装置の入力電圧の特性線図である。 第二実施例装置のの動作説明用フローチャートである。 この発明の第三実施例装置の全体回路ブロック図である。 第三実施例装置の入力電圧の特性線図である。 第三実施例装置の動作説明用フローチャートである。 この発明の第四実施例装置の全体回路ブロック図である。 第三実施例装置の入力電圧の特性線図である。 第三実施例装置の動作説明用フローチャートである。 この発明の第五実施例装置の全体回路ブロック図である。 第五実施例装置の入力電圧の特性線図である。 第五実施例装置のの動作説明用フローチャートである。 この発明の第六実施例装置の全体回路ブロック図である。 第六実施例装置の入力電圧の特性線図である。 第六実施例装置のの動作説明用フローチャートである。
符号の説明
100a〜100f 電子制御装置 302b 現状保持手段
101a〜101f 可変アナログ信号源 303a 誤差信号入力手段
102 多チャンネルＡ／Ｄ変換器 303b 誤差信号記憶手段
103a〜103f マイクロプロセッサ 308 校正時期判定手段
104a〜104f 不揮発プログラムメモリ 311 選択切換手段
105 ＲＡＭメモリ（データメモリ） 312 倍率補正手段（可変荷重平均化手段）
106 排気ガスセンサ 314 整数化手段
106a 酸素ポンプ素子 402b 現状保持手段
106b 酸素濃淡電池素子 403a 誤差信号入力手段
403b 誤差信号記憶手段
110a 分圧接続回路 404a 中間信号入力手段
110b〜110f 第一の増幅器 404b 中間信号記憶手段
111a〜111c 第一のアナログスイッチ 406 倍率演算手段
111d〜111f 給電遮断用アナログスイッチ 408 校正時期判定手段
112b 第二のアナログスイッチ 411 選択切換手段
112e 減流検出用アナログスイッチ 412 倍率補正手段
113 中間電圧発生回路 414 整数化手段
114 ポンプ電流供給回路 502b 現状保持手段
115 基準酸素電圧発生回路 503a 誤差信号入力手段
116 バイアス電源 503b 誤差信号記憶手段
120a〜120f 第二の増幅器 504b 中間信号記憶手段
505 中間信号検定手段
200 第一の現在電圧 506a 倍率演算手段
201 第一の修正電圧 508 定期校正時期判定手段
201a 第一の修正電圧（低電圧領域） 509a 不定期校正時期判定手段
201b 第一の修正電圧（中間帯域） 509b 補正記憶判定手段
210 第二の現在電圧 511a 選択切換手段
211 第二の修正電圧 511b 仮選択切換手段
212a〜212f 第二の補正電圧 512a 倍率補正手段
213c 第二の推定電圧 512b 仮倍率補正手段（可変荷重平均化手段）
213e 第二の推定電圧 514a 整数化手段
213f 第二の推定電圧 514b 整数化手段
214a 第二の平均化電圧
214c〜214f 第二の平均化電圧 602b 現状保持手段
603a 誤差信号入力手段
ＣＨ1 第一の入力端子 603b 誤差信号記憶手段
ＣＨ2 第二の入力端子 608 校正時期判定手段（燃料カット検出手段）
Ｒ31 電流検出抵抗 611 選択切換手段
Ｒ39 並列抵抗 612 倍率補正手段（可変荷重平均化手段）
RAM11 第一の誤差電圧 614 整数化手段
RAM12 第一の中間電圧 703a 誤差信号入力手段
RAM21 第二の誤差電圧 703b 誤差信号記憶手段
RAM22 第二の中間電圧 704a 減流検出指令手段
ＳＷ1 第一の指令信号 704b 中間信号記憶手段
ＳＷ2 第二の指令信号 705 中間信号検定手段
Ｖ0 基準バイアス電圧 706a 倍率演算手段
Ｖ10 第一の入力電圧 708 定期校正時期判定手段
Ｖ20 第ニの入力電圧 709a 不定期校正時期判定手段
Ｖa 認定出力電圧 709b 補正記憶判定手段
Ｖb 最大出力電圧 709c 燃料カット検出手段
Ｖc 下限出力電圧 711a 選択切換手段
Ｖd バイアス電圧 711b 仮選択切換手段
Ｖf フルスケール入力電圧 712a 倍率補正手段
Ｖs 中間電圧 712b 仮倍率補正手段（可変荷重平均化手段）
714 整数化手段
Ｇ 理論倍率 802b 現状保持手段
Ｒ 基準倍率 803a 誤差信号入力手段
Ｋ 補正倍率 803b 誤差信号記憶手段
Ｈ 補正逆倍率 804b 中間信号記憶手段
Ｘ 拡大倍率 805 中間信号検定手段
Ｙ 拡大倍率 806a 倍率演算手段
808 定期校正時期判定手段
809a 不定期校正時期判定手段
809b 補正記憶判定手段
811a 選択切換手段
811b 仮選択切換手段
812a 倍率補正手段
812b 仮倍率補正手段（可変荷重平均化手段）
814a 整数化手段
814b 整数化手段

Claims (21)

  1. 可変アナログ信号源の発生電圧をアナログ信号入力回路を介して多チャンネルＡ／Ｄ変換器に入力してデジタル値に変換すると共に、該デジタル値をマイクロプロセッサを介してデータメモリに書込むようにした車載電子制御装置において、
    上記アナログ信号入力回路は、
    （１）上記可変アナログ信号源と上記多チャンネルＡ／Ｄ変換器の第一の入力端子間に接続されて第一の入力電圧を供給する入力回路であって，該第一の入力電圧は上記可変アナログ信号源の発生電圧が最大値であるときに，上記多チャンネルＡ／Ｄ変換器のフルスケール入力電圧に略等しくなるような関係に設けられた全領域入力回路と，
    （２）上記可変アナログ信号源と上記多チャンネルＡ／Ｄ変換器の第二の入力端子間に接続されて第二の入力電圧を供給する入力回路であって，該第二の入力電圧は上記第一の入力電圧が最大値よりも小さな所定の中間電圧であるときに，上記多チャンネルＡ／Ｄ変換器のフルスケール入力電圧に略等しくなるような関係に設けられた拡大領域入力回路とを備えると共に，
    上記マイクロプロセッサは上記多チャンネルＡ／Ｄ変換器の分解能に比べて，より高精度
    なビット長のデジタルデータが扱える能力を有し、
    該マイクロプロセッサと協働する不揮発プログラムメモリは、
    （１）上記可変アナログ信号源の発生電圧が零であるときに作用して，上記第一の入力電圧のデジタル変換値を第一の誤差電圧として上記データメモリの第一番地に書込みすると共に，上記第二の入力電圧のデジタル変換値を第二の誤差電圧として上記データメモリの第二番地に書込み記憶する誤差信号記憶手段と，
    （２）上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じた第二の修正電圧を算出し，該第二の修正電圧を補正倍率で割るか，又は逆倍率を掛けることによって第二の補正電圧を得る手段であって，該第二の補正電圧は上記第一の入力電圧のデジタル変換値である第一の現在電圧から上記第一の誤差電圧を減じた第一の修正電圧の低電圧領域の値に，略等しくなる関係に上記補正倍率が適用される倍率補正手段と，
    （３）上記第一の入力電圧が上記中間電圧未満の低電圧領域にあるときは上記第二の補正電圧を選択使用すると共に，上記第一の入力電圧が上記中間電圧以上の高電圧領域にあるときは上記第一の修正電圧を選択使用して，選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する選択切換手段を包含している
    ことを特徴とする車載電子制御装置。
  2. 上記アナログ信号入力回路は，上記全領域入力回路と拡大領域入力回路に設けられ，上記可変アナログ信号源と上記多チャンネルＡ／Ｄ変換器間の接続を遮断するか，又は上記可変アナログ信号源と上記多チャンネルＡ／Ｄ変換器間の入力回路を短絡して上記可変アナログ信号源の発生電圧が零となっている状態と同じ状態に強制する第一のアナログスイッチを備えると共に，
    上記不揮発プログラムメモリは,
    （１）上記マイクロプロセッサの第一の指令信号によって上記第一のアナログスイッチを開閉制御して，上記誤差信号記憶手段を作動させる誤差信号入力手段と，
    （２）上記選択切換手段によって選択格納されたデータメモリの内容が上記誤差信号入力手段の作動中に変化しないようにして，上記誤差信号入力手段の作動直前の値に保持しておく現状保持手段となるプログラムを包含している
    ことを特徴とする請求項１記載の車載電子制御装置。
  3. 上記不揮発プログラムメモリは，上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第二の修正電圧の実測値Ｖ2と，上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第一の修正電圧の実測値Ｖ1との比率を多数のサンプルで測定し，複数サンプルの平均値又は中央値等による統計値を基準倍率Ｒ＝Ｖ2/Ｖ1，又はその逆数である逆基準倍率として，予め格納しておく基準倍率データを包含し，上記倍率補正手段において適用される補正倍率は，上記基準倍率Ｒである
    ことを特徴とする請求項１又は請求項２記載の車載電子制御装置。
  4. 可変アナログ信号源の発生電圧をアナログ信号入力回路を介して多チャンネルＡ／Ｄ変換器に入力してデジタル値に変換すると共に、該デジタル値をマイクロプロセッサを介してデータメモリに書込むようにした車載電子制御装置において、
    上記可変アナログ信号源の一部として酸素ポンプ素子と酸素濃淡電池素子とを有する排気ガスセンサが使用され、
    上記アナログ信号入力回路として、上記酸素ポンプ素子に正負のポンプ電流を供給するポンプ電流供給回路と，該ポンプ電流供給回路に設けられた電流検出抵抗と，該電流検出抵抗の両端電圧を差動増幅した正負の信号電圧にバイアス電圧を加算するバイアス電源とを備えた可変アナログ信号回路を構成しているものにおいて，
    上記可変アナログ信号回路は，
    （１）上記可変アナログ信号源と上記多チャンネルＡＤ変換器の第一の入力端子間に接続されて第一の入力電圧を供給する入力回路であって，該第一の入力電圧は上記可変アナログ信号源の出力電圧が最大値であるときに，上記多チャンネルＡＤ変換器のフルスケール入力電圧に略等しくなるような関係に設けられた全領域入力回路と，
    （２）上記可変アナログ信号源と上記多チャンネルＡＤ変換器の第二の入力端子間に接続されて第二の入力電圧を供給する入力回路であって，該第二の入力電圧は上記第一の入力電圧が最大値よりも小さな所定の中間電圧であるときに，上記多チャンネルＡＤ変換器のフルスケール入力電圧に略等しくなるような関係に設けられた拡大領域入力回路とを備えると共に，
    上記マイクロプロセッサは上記多チャンネルＡ／Ｄ変換器の分解能に比べて，より高精度
    なビット長のデジタルデータが扱える能力を有し、
    該マイクロプロセッサと協働する不揮発プログラムメモリは、
    （１）上記電流検出抵抗の両端電圧が零となって，上記第一・第二の入力電圧が共に所定のバイアス電圧であるときに作用して，規格に合致した正常なバイアス電圧に対応した本来のデジタル変換値である基準バイアス電圧からの誤差電圧を求める手段であって，上記第一の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第一の誤差電圧として上記データメモリの第一番地に書込みすると共に，上記第二の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第二の誤差電圧として上記データメモリの第二番地に書込み記憶する誤差信号記憶手段と，
    （２）上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じて第二の修正電圧を算出し，該第二の修正電圧から上記基準バイアス電圧を減じた第二の増分電圧を補正倍率で割るか，又は逆倍率を掛けたうえで上記基準バイアス電圧を加算することによって第二の補正電圧を得る手段であって，該第二の補正電圧は上記第一の入力電圧のデジタル変換値である第一の現在電圧から上記第一の誤差電圧を減じて得られる第一の修正電圧の中間帯域の値に略等しくなる関係に上記補正倍率が適用される倍率補正手段と，
    （３）上記第一の入力電圧が上記中間電圧未満の中間帯域にあるときは上記第二の補正電圧を選択使用すると共に，上記第一の入力電圧が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧を選択使用して，選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する選択切換手段となるプログラムを包含している
    ことを特徴とする車載電子制御装置。
  5. 上記ポンプ電流供給回路は，上記電流検出抵抗に対する通電電流を遮断又は短絡することによって上記全領域入力回路と拡大領域入力回路の入力信号電圧を強制的に上記バイアス電圧に等しくする給電遮断用アナログスイッチを備えると共に，
    上記不揮発プログラムメモリは，
    （１）上記マイクロプロセッサが発生する第一の指令信号によって上記給電遮断用アナログスイッチを開閉制御して上記誤差信号記憶手段を作動させる誤差信号入力手段と，
    （２）運転開始直前又は降坂惰行運転時又は減速惰行運転時において，制御電源は投入されていても燃料供給が行われていない状態において燃料カット状態であることを判定する燃料カット検出手段又は上記選択切換手段によって選択格納されたデータメモリの内容が上記誤差信号入力手段の作動中に変化しないようにして，上記誤差信号入力手段の作動直前の値に保持しておく現状保持手段となるプログラムを包含し，
    上記誤差信号入力手段は上記燃料カット検出手段の作動中であるか，又は上記現状保持手段の作動中において上記誤差信号記憶手段を作動させるものである
    ことを特徴とする請求項４記載の車載電子制御装置。
  6. 上記不揮発プログラムメモリは，上記第一の入力電圧が上記中間電圧に略等しいときに
    おける上記第二の修正電圧から上記基準バイアス電圧を減じて得られる第二の増分電圧の実測値Ｖ2と，上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第一の修正電圧から上記基準バイアス電圧を減じて得られる第一の増分電圧の実測値Ｖ1との比率を多数のサンプルで測定し，複数サンプルの平均値又は中央値等による統計値を基準倍率Ｒ＝Ｖ2/Ｖ1，又はその逆数である逆基準倍率として，予め格納しておく基準倍率データを包含し，
    上記倍率補正手段において適用される補正倍率は，上記基準倍率Ｒである
    ことを特徴とする請求項４又は請求項５記載の車載電子制御装置。
  7. 上記不揮発プログラムメモリは，上記第二の補正電圧と上記第一の修正電圧との重複部分における荷重平均電圧を算出する手段であって，該荷重平均演算における荷重係数は上記第二の補正電圧と第一の修正電圧との差の絶対値が大きくなるほど第二の補正電圧に掛ける荷重係数（１〜０）の値を減じると共に，上記絶対値が大きくなるほど上記第一の修正電圧に掛ける荷重係数（０〜１）の値を増加させて荷重平均値を求め，該荷重平均値を第二の平均化電圧とする可変荷重平均化手段となるプログラムを包含し，
    上記選択切換手段は上記第二の補正電圧に代わって上記第二の平均化電圧を選択使用することを特徴とする請求項３又は請求項６記載の車載電子制御装置。
  8. 上記誤差信号記憶手段は制御装置の動作開始時点で実行されるものであると共に，
    上記不揮発プログラムメモリは，再校正するのが望ましい周辺温度の変化が生じる経過時間に見合った周期であるか，又は当該可変アナログ信号源が不使用状態になる都度に，繰り返し上記誤差信号記憶手段を実行指令する校正時期判定手段となるプログラムを包含している
    ことを特徴とする請求項３，請求項６，請求項７のいずれかに記載の車載電子制御装置。
  9. 上記不揮発プログラムメモリは，
    （１）上記第一の入力電圧を上記中間電圧に略等しい値に強制設定したときに作用して，上記第一の入力電圧のデジタル変換値を第一の中間電圧として上記データメモリの第三番地に書込みすると共に，上記第二の入力電圧のデジタル変換値を第二の中間電圧として上記データメモリの第四番地に書込み記憶する中間信号記憶手段と，
    （２）上記第一の中間電圧と第一の誤差電圧との差である第一の偏差電圧と，上記第二の中間電圧と第二の誤差電圧との差である第二の偏差電圧との比率として，補正倍率Ｋ＝（第二の偏差電圧/第一の偏差電圧），又は補正逆倍率Ｈ＝（第一の偏差電圧/第二の偏差電圧）を算出して記憶する倍率演算手段となるプログラムを包含し，
    上記倍率補正手段において適用される補正倍率は，上記倍率演算手段によって算出された補正倍率Ｋ，又は補正逆倍率Ｈである
    ことを特徴とする請求項１又は請求項２記載の車載電子制御装置。
  10. 上記アナログ信号入力回路は，
    （１）上記可変アナログ信号源の発生電圧の最大値よりも低い所定の中間信号電圧を発生する中間電圧発生回路と，
    （２）上記全領域入力回路と拡大領域入力回路に設けられ，上記可変アナログ信号源に代わって上記中間電圧発生回路による中間信号電圧を，上記全領域入力回路と拡大領域入力回路を介して上記多チャンネルＡ／Ｄ変換器の第一・第二の入力端子に印加する第二のアナログスイッチとを備えると共に，
    上記不揮発プログラムメモリは，
    （１）上記マイクロプロセッサの第二の指令信号によって上記第二のアナログスイッチを開閉制御して，上記中間信号記憶手段を作動させる中間信号入力手段と，
    （２）上記選択切換手段によって選択格納されたデータメモリの内容が上記中間信号入力手段の作動中に変化しないようにして，上記中間信号入力手段の作動直前の値に保持しておく現状保持手段となるプログラムとを包含している
    ことを特徴とする請求項９記載の車載電子制御装置。
  11. 上記不揮発プログラムメモリは，
    （１）上記第一の入力電圧を上記中間電圧に略等しい値に強制設定したときに作用して，記第一の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第一の中間電圧として上記データメモリの第三番地に書込みすると共に，上記第二の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第二の中間電圧として上記データメモリの第四番地に書込み記憶する中間信号記憶手段と，
    （２）上記第一の中間電圧と第一の誤差電圧との差である第一の偏差電圧と，上記第二の中間電圧と第二の誤差電圧との差である第二の偏差電圧との比率として，補正倍率Ｋ＝（第二の偏差電圧/第一の偏差電圧），又は補正逆倍率Ｈ＝（第一の偏差電圧/第二の偏差電圧）を算出して記憶する倍率演算手段となるプログラムとを包含し，上記倍率補正手段において適用される補正倍率は，上記倍率演算手段によって算出された補正倍率Ｋ，又は補正逆倍率Ｈである
    ことを特徴とする請求項４又は請求項５記載の車載電子制御装置。
  12. 上記ポンプ電流供給回路は，
    上記電流検出抵抗に対する並列抵抗に対して直列接続されていて，合成電流検出抵抗を低下させて最大電流通電時に上記全領域入力回路と拡大領域入力回路の入力信号電圧を強制的に中間信号電圧にする減流検出用アナログスイッチとを備えると共に，上記不揮発プログラムメモリは，
    （１）運転開始直前又は降坂惰行運転時又は減速惰行運転時において，制御電源は投入されていても燃料供給が行われていない状態において燃料カット状態であることを判定する燃料カット検出手段と，
    （２）上記燃料カット検出手段が燃料カット状態を検出しているときに，上記マイクロプロセッサが発生する第二の指令信号によって上記減流検出用アナログスイッチを開閉制御して，上記中間信号記憶手段を作動させる減流検出指令手段となるプログラムを包含している
    ことを特徴とする請求項１１記載の車載電子制御装置。
  13. 上記不揮発プログラムメモリは，
    上記中間信号記憶手段によって記憶された第二の中間電圧に上記基準バイアス電圧を加算した合計値が，上記多チャンネルＡ／Ｄ変換器の最大出力電圧Ｖb以下であって，しかも該最大電圧よりも若干小さい値である認定出力電圧Ｖa以上である認定帯域内に含まれるかどうかを判定し，上記合計値が上記認定帯域内にあるときには上記中間信号記憶手段によって記憶された第一・第二の中間電圧を有効として，上記倍率演算手段による倍率演算を実行する中間信号検定手段となるプログラムを包含している
    ことを特徴とする請求項１２記載の車載電子制御装置。
  14. 上記誤差信号記憶手段と中間信号記憶手段と倍率演算手段とは制御装置の動作開始時点で実行されるものであると共に，
    上記不揮発プログラムメモリは，再校正するのが望ましい周辺温度の変化が生じる経過時間に見合った周期であるか，又は当該可変アナログ信号源が不使用状態になる都度に繰り返し上記誤差信号記憶手段と中間信号記憶手段と倍率演算手段を実行指令する校正時期判定手段となるプログラムを包含している
    ことを特徴とする請求項９乃至１２のいずれかに記載の車載電子制御装置。
  15. 上記不揮発プログラムメモリは，
    （１）上記第一の入力電圧が上記中間電圧に略等しいときに作用して，上記第一の入力電圧のデジタル変換値を第一の中間電圧として上記データメモリの第三番地に書込みすると共に，上記第二の入力電圧のデジタル変換値を第二の中間電圧として上記データメモリの第四番地に書込み記憶する中間信号記憶手段と，
    （２）上記第一の中間電圧と第一の誤差電圧との差である第一の偏差電圧と，上記第二の中間電圧と第二の誤差電圧との差である第二の偏差電圧との比率として，補正倍率Ｋ＝（第二の偏差電圧/第一の偏差電圧），又は補正逆倍率Ｈ＝（第一の偏差電圧/第二の偏差電圧）を算出して記憶する倍率演算手段と，
    （３）上記中間信号記憶手段によって記憶された第二の中間電圧が，上記多チャンネルＡ／Ｄ変換器の最大出力電圧Ｖb以下であって，しかも該最大電圧よりも若干小さい値である認定出力電圧Ｖa以上である認定帯域内に含まれるかどうかを判定し，上記第二の中間電圧が上記認定帯域内にあるときには上記中間信号記憶手段によって記憶された第一・第二の中間電圧を有効として，上記倍率演算手段による倍率演算を実行する中間信号検定手段となるプログラムを包含し，
    上記倍率補正手段において適用される補正倍率は，上記倍率演算手段によって算出された補正倍率Ｋ，又は補正逆倍率Ｈである
    ことを特徴とする請求項１又は請求項２記載の車載電子制御装置。
  16. 上記不揮発プログラムメモリは，
    （１）上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第二の修正電圧の実測値Ｖ2と，上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第一の修正電圧の実測値Ｖ1との比率を多数のサンプルで測定し，複数サンプルの平均値又は中央値等による統計値を基準倍率Ｒ＝Ｖ2/Ｖ1，又はその逆数である逆基準倍率として，予め格納しておく基準倍率データを包含すると共に，
    （２）上記倍率演算手段が補正倍率又は補正逆倍率を演算記憶しているかどうかを判定する補正記憶判定手段と，
    （３）上記補正記憶判定手段の判定が未記憶であるときに，上記倍率補正手段に代わって実行されるものであって，上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じた第二の修正電圧を上記基準倍率Ｒで割るか，又は基準倍率Ｒの逆数を掛けて第二の推定電圧を算出する仮倍率補正手段と，
    （４）上記補正記憶判定手段の判定が未記憶であるときに，上記選択切換手段に代わって実行されるものであって，上記第一の入力電圧が上記中間電圧未満の低電圧領域にあるときは上記第二の推定電圧を選択使用すると共に，上記第一の入力電圧が上記中間電圧以上の高電圧領域にあるときは上記第一の入力電圧のデジタル変換値である第一の現在電圧から上記第一の誤差電圧を減じた第一の修正電圧を選択使用して，選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する仮選択切換手段となるプログラムを包含している
    ことを特徴とする請求項１５記載の車載電子制御装置。
  17. 上記不揮発プログラムメモリは，
    （１）上記第一の入力電圧が上記中間電圧に略等しいときに作用して，上記第一の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第一の中間電圧として上記データメモリの第三番地に書込みすると共に，上記第二の入力電圧のデジタル変換値から上記基準バイアス電圧を減じた値を第二の中間電圧として上記データメモリの第四番地に書込み記憶する中間信号記憶手段と，
    （２）上記第一の中間電圧と第一の誤差電圧との差である第一の偏差電圧と，上記第二の中間電圧と第二の誤差電圧との差である第二の偏差電圧との比率として，補正倍率Ｋ＝（第二の偏差電圧/第一の偏差電圧），又は補正逆倍率Ｈ＝（第一の偏差電圧/第二の偏差電圧）を算出して記憶する倍率演算手段と，
    （３）上記中間信号記憶手段によって記憶された第二の中間電圧に上記基準バイアス電圧を加算した合計値が，上記多チャンネルＡ／Ｄ変換器の最大出力電圧Ｖb以下であって，しかも該最大電圧よりも若干小さい値である認定出力電圧Ｖa以上である認定帯域内に含まれるかどうかを判定し，上記合計値が上記認定帯域内にあるときには上記中間信号記憶手段によって記憶された第一・第二の中間電圧を有効として，上記倍率演算手段による倍率演算を実行する中間信号検定手段となるプログラムを包含し，
    上記倍率補正手段において適用される補正倍率は，上記倍率演算手段によって算出された補正倍率Ｋ，又は補正逆倍率Ｈであることを特徴とする
    請求項４又は請求項５記載の車載電子制御装置。
  18. 上記不揮発プログラムメモリは，
    （１）上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第二の修正電圧から上記基準バイアス電圧を減じて得られる第二の増分電圧の実測値Ｖ2と，上記第一の入力電圧が上記中間電圧に略等しいときにおける上記第一の修正電圧から上記基準バイアス電圧を減じて得られる第一の増分電圧の実測値Ｖ1との比率を多数のサンプルで測定し，複数サンプルの平均値又は中央値等による統計値を基準倍率Ｒ＝Ｖ2/Ｖ1，又はその逆数である逆基準倍率として，予め格納しておく基準倍率データを包含すると共に，
    （２）上記倍率演算手段が補正倍率又は補正逆倍率を演算記憶しているかどうかを判定する補正記憶判定手段と，
    （３）上記補正記憶判定手段の判定が未記憶であるときに，上記倍率補正手段に代わって実行されるものであって，上記第二の入力電圧のデジタル変換値である第二の現在電圧から上記第二の誤差電圧を減じて第二の修正電圧を算出し，該第二の修正電圧から上記基準バイアス電圧を減じた第二の増分電圧を上記基準倍率で割るか，又は逆倍率を掛けたうえで上記基準バイアス電圧を加算することによって第二の推定電圧を得る仮倍率補正手段と，
    （４）上記補正記憶判定手段の判定が未記憶であるときに，上記選択切換手段に代わって実行されるものであって，上記第一の入力電圧が上記中間電圧未満の中間帯域にあるときは上記第二の推定電圧を選択使用すると共に，上記第一の入力電圧が上記中間帯域以外の外側領域にあるときは上記第一の修正電圧を選択使用して，選択結果に比例したデジタル値を上記データメモリの所定番地に格納指示する仮選択切換手段となるプログラムを包含している
    ことを特徴とする請求項１３又は請求項１７に記載の車載電子制御装置。
  19. 上記不揮発プログラムメモリは，
    上記第二の推定電圧と上記第一の修正電圧との重複部分における荷重平均電圧を算出する手段であって，該荷重平均演算における荷重係数は上記第二の推定電圧と第一の修正電圧との差の絶対値が大きくなるほど第二の推定電圧に掛ける荷重係数（１〜０）の値を減じると共に，上記絶対値が大きくなるほど上記第一の修正電圧に掛ける荷重係数（０〜１）の値を増加させて荷重平均値を求め，該荷重平均値を第二の平均化電圧とする可変荷重平均化手段となるプログラムを包含し，
    上記仮選択切換手段は上記第二の推定電圧に代わって上記第二の平均化電圧を選択使用する
    ことを特徴とする請求項１６又は請求項１８に記載の車載電子制御装置。
  20. 上記誤差信号記憶手段と中間信号記憶手段と中間信号検定手段と倍率演算手段とは制御装置の動作開始時点で実行されるものであると共に，
    上記不揮発プログラムメモリは，
    （１）再校正するのが望ましい周辺温度の変化が生じる経過時間に見合った周期であるか，又は当該可変アナログ信号源が不使用状態になる都度に繰り返し上記誤差信号記憶手段と中間信号記憶手段と中間信号検定手段と倍率演算手段とを実行指令する定期校正時期判定手段と，
    （２）上記動作開始時点と定期校正時期において上記中間信号検定手段の検定結果が認定帯域外であったときに作用して，引き続く演算サイクルにおいて繰返して上記中間信号記憶手段と中間信号検定手段を実行指令して，該中間信号検定手段の判定が認定帯域内であったときに上記倍率演算手段を実行する不定期校正時期判定手段となるプログラムを包含している
    ことを特徴とする請求項１３，請求項１５，請求項１７のいずれかに記載の車載電子制御装置。
  21. 上記不揮発プログラムメモリは，上記アナログ信号電圧のデジタル変換値に対して所定の固定倍率を掛けたうえで上記データメモリに格納する手段であって，上記固定倍率は上記データメモリに格納された数値が最大値であったときでも，上記マイクロプロセッサで扱えるデータビット長以下に制限されていると共に，上記第二の補正電圧又は第二の推定電圧又は第二の平均化電圧等の倍率補正データに上記固定倍率を掛けた後に残された小数点以下の数値を切捨てする整数化手段となるプログラムを包含している
    ことを特徴とする請求項１乃至２０のいずれかに記載の車載電子制御装置。
JP2004008439A 2004-01-15 2004-01-15 車載電子制御装置 Expired - Fee Related JP4012153B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004008439A JP4012153B2 (ja) 2004-01-15 2004-01-15 車載電子制御装置
US10/891,525 US7149609B2 (en) 2004-01-15 2004-07-15 Vehicular electronic control unit
DE102004042030A DE102004042030A1 (de) 2004-01-15 2004-08-31 Fahrzeugelektroniksteuereinheit
CNB2004100797871A CN100550648C (zh) 2004-01-15 2004-09-14 车载电子控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004008439A JP4012153B2 (ja) 2004-01-15 2004-01-15 車載電子制御装置

Publications (2)

Publication Number Publication Date
JP2005204080A true JP2005204080A (ja) 2005-07-28
JP4012153B2 JP4012153B2 (ja) 2007-11-21

Family

ID=34747177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004008439A Expired - Fee Related JP4012153B2 (ja) 2004-01-15 2004-01-15 車載電子制御装置

Country Status (4)

Country Link
US (1) US7149609B2 (ja)
JP (1) JP4012153B2 (ja)
CN (1) CN100550648C (ja)
DE (1) DE102004042030A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043386A (zh) * 2011-01-19 2011-05-04 中国重汽集团济南动力有限公司 数字式重型汽车动力输出调节控制器
CN103901248A (zh) * 2012-12-28 2014-07-02 北京北大千方科技有限公司 车载设备中的电压检测电路和车载设备
KR20170024752A (ko) * 2015-08-26 2017-03-08 베이스코리아아이씨(주) 하나의 핀으로 센서의 식별 값을 출력하는 착탈식 센서 모듈, 착탈식 센서 모듈의 센서를 하나의 핀으로써 식별하는 센서 식별 장치 및 센서 식별 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014212B2 (ja) * 2003-11-19 2007-11-28 富士通テン株式会社 電子制御装置
DE102006032893B4 (de) * 2006-07-15 2015-04-30 Bayerische Motoren Werke Aktiengesellschaft Kraftfahrzeugsystem
US7630840B2 (en) * 2007-11-27 2009-12-08 Gm Global Technology Operations, Inc. Oxygen sensor readiness detection
US7973543B2 (en) * 2008-07-11 2011-07-05 Advantest Corporation Measurement apparatus, test apparatus and measurement method
TWI372336B (en) * 2009-02-13 2012-09-11 Delta Electronics Inc Input voltage detection circuit and power supply circuit
KR101209987B1 (ko) * 2009-05-29 2012-12-07 미쓰비시덴키 가부시키가이샤 아날로그 유니트
JP2013221407A (ja) 2012-04-12 2013-10-28 Denso Corp 電子制御装置
JP5796561B2 (ja) 2012-10-23 2015-10-21 株式会社デンソー 車載用電子制御装置
EP3255797B1 (de) * 2016-06-10 2018-11-14 Sick Ag Schaltungsanordnung
CN107764433A (zh) * 2016-08-23 2018-03-06 哈尔滨飞机工业集团有限责任公司 一种涡轮间温度表试验器
CN109212318A (zh) * 2017-07-04 2019-01-15 重庆无线绿洲通信技术有限公司 阻值测量电路及方法、温度监控装置、电池包及管理系统
WO2019082631A1 (ja) * 2017-10-23 2019-05-02 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
JP7115335B2 (ja) * 2019-01-23 2022-08-09 トヨタ自動車株式会社 内燃機関の制御装置
JP2020164125A (ja) * 2019-03-29 2020-10-08 日本電産エレシス株式会社 電子制御装置、電動パワーステアリング用電子制御装置および電動パワーステアリングシステム
JP7327354B2 (ja) * 2020-11-04 2023-08-16 トヨタ自動車株式会社 情報処理システム、情報処理方法、及び、プログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3447629A1 (de) * 1984-12-28 1986-07-03 Fujitsu Ltd., Kawasaki, Kanagawa Signalverarbeitungssystem fuer einen kraftfahrzeug-beschleunigungsfuehler
JPH0752142B2 (ja) * 1987-12-21 1995-06-05 富士重工業株式会社 車輌診断装置
JP3026278B2 (ja) * 1995-03-02 2000-03-27 本田技研工業株式会社 パルス幅変調ソレノイドの制御装置
JPH10169500A (ja) 1996-12-12 1998-06-23 Unisia Jecs Corp 空燃比センサの出力補正装置
JP3750330B2 (ja) 1998-01-27 2006-03-01 松下電工株式会社 Ａ／ｄ変換装置
JP2000013227A (ja) 1998-06-23 2000-01-14 Denso Corp Ａ／ｄ変換装置
TW515766B (en) * 2002-03-08 2003-01-01 Shr-Shiung Li Method and device for detecting distance by car reversing radar
JP4209736B2 (ja) * 2003-07-16 2009-01-14 三菱電機株式会社 エンジン制御装置
JP4141444B2 (ja) * 2005-01-25 2008-08-27 三菱電機株式会社 車載エンジン制御装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043386A (zh) * 2011-01-19 2011-05-04 中国重汽集团济南动力有限公司 数字式重型汽车动力输出调节控制器
CN103901248A (zh) * 2012-12-28 2014-07-02 北京北大千方科技有限公司 车载设备中的电压检测电路和车载设备
KR20170024752A (ko) * 2015-08-26 2017-03-08 베이스코리아아이씨(주) 하나의 핀으로 센서의 식별 값을 출력하는 착탈식 센서 모듈, 착탈식 센서 모듈의 센서를 하나의 핀으로써 식별하는 센서 식별 장치 및 센서 식별 방법
KR101722465B1 (ko) * 2015-08-26 2017-04-03 베이스코리아아이씨(주) 하나의 핀으로 센서의 식별 값을 출력하는 착탈식 센서 모듈, 착탈식 센서 모듈의 센서를 하나의 핀으로써 식별하는 센서 식별 장치 및 센서 식별 방법

Also Published As

Publication number Publication date
US7149609B2 (en) 2006-12-12
CN1642014A (zh) 2005-07-20
CN100550648C (zh) 2009-10-14
DE102004042030A1 (de) 2005-08-11
JP4012153B2 (ja) 2007-11-21
US20050156580A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
JP4012153B2 (ja) 車載電子制御装置
US9223318B2 (en) Mass flow controller system
US10436137B2 (en) Method for operating a drive device and a corresponding drive device
US5511006A (en) Method and apparatus for determining an air quality level
US6789533B1 (en) Engine control system
US20110247696A1 (en) Mass flow controller with enhanced operating range
US20020056310A1 (en) Control method for gas concentration sensor
JPH06200810A (ja) 空燃比フィードバック制御方法及び装置
US5265458A (en) Method of compensating output of air/fuel ratio sensor for variation in the current sensitivity to oxygen
JP4624511B2 (ja) 線形酸素センサのための制御装置
US4881183A (en) Method and apparatus for emission testing
US4721944A (en) Analog-to-digital conversion method and an analog-to-digital converter utilizing the same
JPH09133039A (ja) スロットルバルブの制御装置及び方法
JP3403127B2 (ja) Ａ／ｄ変換回路
KR101101882B1 (ko) 유압 서보밸브 제어장치
JPH0755588A (ja) 温度検出器
US4750353A (en) Method of voltage compensation for an air/fuel ratio sensor
JP3626702B2 (ja) Ａｄ変換装置
JPS5931249B2 (ja) アナログ・デイジタル変換装置
JPH06213435A (ja) 燃焼機器用制御装置
KR100216811B1 (ko) 자동차의 공연비 제어 방법
JP2002162251A (ja) 計測機用信号処理装置
JPH11136114A (ja) 光電スイッチ
JP7089336B2 (ja) 制御装置
JPS63121320A (ja) 誤差補正回路付ｄａ変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070906

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees