JP3750330B2 - A/d変換装置 - Google Patents
A/d変換装置 Download PDFInfo
- Publication number
- JP3750330B2 JP3750330B2 JP01364098A JP1364098A JP3750330B2 JP 3750330 B2 JP3750330 B2 JP 3750330B2 JP 01364098 A JP01364098 A JP 01364098A JP 1364098 A JP1364098 A JP 1364098A JP 3750330 B2 JP3750330 B2 JP 3750330B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- preamplifier
- reference power
- input
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、A/D変換装置に関するものである。
【0002】
【従来の技術】
A/D変換装置のアナログ側回路の精度を補正する方法としては、ゲインを有する演算増幅器のようなアンプを用い、該アンプの基準電源の電圧、オフセット値の精度を可変抵抗器によって調整する方法、出荷時に外部から高精度の基準電源を入力して実装されたアンプのオフセット及びゲインの各値の校正データをマイクロプロセッサのメモリに登録して、その校正データを用いてA/D変換値の変換誤差を補正する方法の二つが一般的である。
【0003】
【発明が解決しようとする課題】
ところで上述の二つの方法の内、前者の方法では、人の作業に依存するため、品質特性のばらつきの要因となるという問題がある。また後者の方法では、校正データの登録手段に人の作業工数や設備投資を多く必要とするという問題がある。
【0004】
また更に従来方法では、精度の補正は装置の出荷時の調整のみ行うものであるため、経時変化や温度変化による誤差変動には対応できないので、ドリフトの少ない高価な部品を選択せざるを得ないという問題がある。
本発明は上記の問題点に鑑みて為されたもので、その目的とするところは実装状態で内部において自動的にゲインやオフセットの値を検出でき、経時変化や温度変化にも、変換値の補正がができ、且つ人手による調整を必要とせず、信頼性が大幅に向上したA/D変換装置を提供するにある。
【0005】
【課題を解決するための手段】
上記目的を達成するために請求項1の発明では、外部入力を増幅する演算増幅器からなるプリアンプと、該プリアンプからの増幅出力を増幅するメインアンプと、少なくとも2チャンネルの入力を有し、プリアンプの出力及びメインアンプの出力を夫々A/D変換するA/D変換器と、該A/D変換器からの出力を取り込み演算処理を行うマイクロプロセッサとから構成されるA/D変換装置において、プリアンプの入力端子側に、該入力端子に外部入力と基準電源とアナロググランドとを選択切換え接続するスイッチを設け、プリアンプに設けられた出力補正端子側に、該出力補正端子に、前記アナロググランドと前記基準電源とを選択切換え接続する別のスイッチを設け、マイクロプセッサでは、プリアンプの入力端子及び出力補正端子をアナロググランドに接続した状態で、プリアンプの出力の第1のA/D変換値及びメインアンプの出力の第2のA/D変換値とを求め、プリアンプの入力端子をアナロググランドに接続し、出力補正端子を基準電源に接続した状態で、プリアンプの出力の第3のA/D変換値を求め、プリアンプの入力端子を基準電源に接続し、出力補正端子をアナロググランドに接続した状態でメインアンプの出力の第4のA/D変換値を求め、これらの第1乃至第4のA/D変換値からオフセット及びゲインの値を検出することを特徴とする。
【0006】
請求項2の発明では、請求項1の発明において、上記基準電源は、シャントレギュレータの電圧を抵抗分圧して得て成ることを特徴とする。
請求項3の発明では、外部入力を増幅する演算増幅器からなるプリアンプと、該プリアンプからの増幅出力を増幅するメインアンプと、少なくとも2チャンネルの入力を有し、一方の入力にメインアンプの出力を接続し、他方の入力に第1の基準電源の電圧を接続してA/D変換するA/D変換器と、該A/D変換器からの出力を取り込み演算処理を行うマイクロプロセッサとから構成されるA/D変換装置において、プリアンプの入力端子側に、該入力端子に外部入力と第2の基準電源とアナロググランドとを選択切換え接続するスイッチを設け、プリアンプに設けられた出力補正端子側に、該出力補正端子及び上記A/D変換器の他の入力に、前記第1の基準電源と前記第2の基準電源とを選択切換え接続する別のスイッチを設け、マイクロプセッサでは、プリアンプの入力端子をアナロググランドに接続し、出力補正端子を第1の基準電源に接続した状態で、メインアンプの出力の第1のA/D変換値を求め、プリアンプの入力端子を第2の基準電源に接続し、出力補正端子を第1の基準電源に接続した状態で、メインアンプの出力の第2のA/D変換値を求め、プリアンプの入力端子及び出力補正端子及びA/D変換器の他の入力に第2の基準電源を接続してこの第2の基準電源の出力の第3のA/D変換値を求め、これら第1乃至第3のA/D変換値からオフセット及びゲインの値を検出することを特徴とする。
【0007】
請求項4の発明では、請求項3の発明において、第1、第2の基準電源は、一つのシャントレギュレータの電圧を抵抗分圧して夫々得て成ることを特徴とする。
請求項5の発明では、請求項1又は3の発明において、上記検出されたオフセット及びゲインの値を用いて外部入力の変換値をA/D変換値のフルスケールにマイクロプセッサで正規化することを特徴とする
。
【0008】
【発明の実施の形態】
以下、本発明を実施形態により説明する。
(実施形態1)
図1は本実施形態の構成を示しており、本実施形態は、図示するように、外部入力Xを入力端子(+端子)に入力して増幅する演算増幅器からなるプリアンプ1と、該プリアンプ1からの増幅出力を増幅するメインアンプ2と、プリアンプ1の出力AD2及びメインアンプ2の出力AD1を夫々A/D変換する2チャンネルのA/D変換器3と、該A/D変換器3からの出力を取り込み演算処理を行うマイクロプロセッサ(以下MPUと略す)4と、プリアンプ2の入力端子(+端子)側に設けられ、該入力端子に、外部入力Xと、基準電源V1と、アナロググランドAGとを選択切換え接続するアナログスイッチSW1と、プリアンプ1の出力補正端子側に設けられ、該出力補正端子に、前記アナロググランドAGと、前記基準電源V1とを選択切換え接続する別のアナログスイッチSW2とを備えている。
【0009】
以下に本実施形態でのオフセット及びゲインの検出方法を説明する。
ここでプリアンプ1の入力換算オフセット値をVOF1、実装ゲインをG1、基準電源V1の実装電圧値をv1、メインアンプ2の入力換算オフセット値をVOF2、実装ゲインをG2とする。
まずオフセット値の検出は次の2経路で行われる。
【0010】
つまりMPU4では、プリアンプ1の入力端子及び出力補正端子をアナロググランドAGに接続するように各アナログスイッチSW1,SW2を切換制御した状態で、プリアンプ1の出力AD1のA/D変換値を求める。この変換値をA1とすると、
A1=VOF1×G1となる。
【0011】
またこの時のメインアンプの出力AD2のA/D変換値を求める。この変換値をA2とすると、
A2=(VOF1×G1+VOF2)×G2となる。
変換値A1がプリアンプ1のオフセット値、変換値A2がメインアップ2のオフセット値となる。
【0012】
次に両アンプ1,2のゲインG1,G2の積算ゲインG1×G2を次の手順で求める。
この場合プリアンプ1の入力端子をアナロググランドAGに接続した状態で、アナログスイッチSW2を切り換えて出力補正端子に基準電源V1の電圧v1を接続し、この状態でプリアンプ1の出力のA/D変換値を求める。この変換値をA3とすると、
A3=A1+v1となる。
【0013】
次にアナログスイッチSW1,SW2を切り換えてプリアンプ1の入力端子に基準電源V1の電圧v1を接続し、出力補正端子をアナロググランドAGに接続した状態で、メインアンプ2の出力のA/D変換値を求める。この変換値をA4とすると、
A4=(VOF1×G1+v1×G1+VOF2)×G2となる。
【0014】
そして上記の変換値A2を変換値A4から差し引くことにより、
A4−A2=v1×G1×G2が求まる。一方A3−A1からv1が求まるので、(A4−A2)/(A3−A1)=G1×G2が求まることになる。
そしてA2のオフセット値及び上記のG1×G2のゲインの積算値から実際の外部入力Xの変換誤差を以下の手順でMPU4は補正する。
【0015】
つまり外部入力Xがプリアンプ1に入力している時には出力補正端子をアナロググランドAGに接続した状態で、外部入力Xをメインアンプ2の出力AD1ととしてA/D変換する。この時のA/D変換値をA(X)とすると、
A(X)=A2+X×G1×G2と表されるので、
外部出力Xの値は
X=(A(X)−A2)/(G1×G2)
と求まることになる。
【0016】
このようにして本実施形態ではMPU4によりアナログスイッチSW1,SW2を切り換え接続して、オフセット値、及びゲインを実装のまま検出することができ、これらにより外部入力Xに対する変換誤差の補正を行うことができる。従ってA/D変換装置として出荷時の初期精度の補正は勿論のこと、経年変化や温度変化に対しても自動的に誤差補正することができ、しかも人手によらないため、高精度の誤差補正ができて信頼性が大幅に向上する。
【0017】
ところで、実装ゲインの積算値G1×G2は、オフセット値を含めて読み出されるので、A/D変換値のフレウスケールに対してゲインが圧縮されている。従って他の装置からA/D変換値を読み出すとき、整合がとれない。そのため圧縮されたゲインを正規化する必要がある。
そこで外部出力Xの変換値をフルスケールに正規化を以下の手順で行う。
【0018】
まず外部出力Xの正規化した変換値をD(X)とし、フルスケールでの理想ゲインをRGとすると、D(X)は、
D(X)=(A(X)−A2)×RG/(G1×G2)
となる。ここで積算ゲインG1×G2が入力の種類によって複数必要とする場合にはMPU4において、RG/(G1×G2)の値をテーブル化して登録し、正規化補正係数として利用するようにすれば良い。
【0019】
本実施形態では、オフセットやゲインの実装値をMPU4で求めて変換値を補正するので、基準電源V1の精度は特に要求されず、誤差を含んでも安定化していれば問題がない。
そこで基準電源V1としては図2に示すようにツェナーダイオードZDからなるシャントレギュレータの電圧Vrefを抵抗R1,R2で分圧して所定の電圧v1(=Vref×R2/(R1+R2))を得るもので構成することができる。
【0020】
(実施形態2)
本実施形態は図3に示すようにプリアンプ1の出力補正端子に接続する基準電源を、アナログスイッチSW2でV1と、V2とに切り換え接続できるようにし、またA/D変換器3は一方の入力にメインアンプ1の出力を接続し、他方の入力にアナログスイッチSW2により出力補正端子に切り換え接続される基準電源V1又はV2の電圧v1又はv2を接続するようになっている点で実施形態1と相違する。
【0021】
ここで基準電源V2はゲインG1のオフセットの値によってA/D変換値が負になることを防止するために用意したもので、外部入力XをA/D変換する場合にはアナログスイッチSW2によって出力補正端子に接続される。
以下に本実施形態でのオフセット及びゲインの検出方法を説明する。
尚プリアンプ1の入力換算オフセット値をVOF1、実装ゲインをG1、基準電源V1の実装電圧値をv1、メインアンプ2の入力換算オフセット値をVOF2、実装ゲインをG2とする。
【0022】
まずオフセット値の検出は次ように行われる。
つまりMPU4では、プリアンプ1の入力端子をアナロググランドAGに接続し、出力補正端子を基準電源V2に接続するように各アナログスイッチSW1,SW2を切り換え制御した状態で、メインアンプ2の出力AD1のA/D変換値を求める。この変換値をA1とすると、
A1=(VOF1×G1+v2+VOF2)×G2となる。
【0023】
次に、プリアンプ1の入力端子に基準電源V1を接続し、プリアンプの出力補正端子に基準電源V2を接続するように各アナログスイッチSW1,SW2を切り換え制御した状態で、メインアンプ2の出力AD1のA/D変換値を求める。この変換値をA2とすると、
A2=(VOF1×G1+v1 ×G1+v2+VOF2)×G2となる。
【0024】
更に、プリアンプ1の入力端子及びプリアンプの出力補正端子に基準電源V1を接続するように各アナログスイッチSW1,SW2を切り換え制御した状態で、AD2のA/D変換値を求める。この変換値をA3とすると、
A3=v1となる。
これらの変換値A1〜A3より
積算ゲインG1×G2は
G1×G2=(A2−A1)/A3で求まることになる。
【0025】
このようにして本実施形態でも実装下でのオフセット値、積算ゲインの値をMPU4にて求め、これに基づいてMPU4において外部入力Xの変換値補正を実施形態1と同様に行うことができるのである。
また本実施形態では基準電源V2の出力補正によりオフセット出力が必ず+方向となり、A/D変換値が正のみで使えることで低コスト化を実現できる。
【0026】
尚本実施形態でも実装ゲインの積算の値G1×G2は、オフセット値を含めて読み出されるので、正規化してA/D変換値のフルスケールに対応させるようにするのは勿論である。また本実施形態でも、オフセットやゲインの実装値をMPU4で求めて変換値を補正するので、基準電源V1,V2は互いに独立したものや、高精度のものが要求されず、また相対誤差を含んでも安定化していれば問題がない。
【0027】
そこで基準電源V1,V2としては図4に示すようにツェナーダイオードZDからなるシャントレギュレータの電圧Vrefを抵抗R1,R2,R3で分圧して所定の電圧v1(=Vref×(R2+R3)/(R1+R2+R3))及び電圧v2(=Vref×R3/(R1+R2+R3))を得るもので構成することができる。
【0028】
【発明の効果】
請求項1の発明、請求項3の発明は上述のように構成したので、実装下でのゲインやオフセットの値をマイクロプロセッサで検出することができ、初期精度の補正だけでなく、経時変化や温度変換にもダイナミックに変換値誤差の補正ができ、しかもマイクロプロセッサによって自動補正ができるため、人間による調整を必要とせず、精度の誤差調整ができるため信頼性が大幅に向上するという効果があり、更に高精度の基準電源等も必要とせず、入手しやすい汎用品で製作することが可能で、低コスト化や納期管理等も容易であるという製造上の効果もある。
【0029】
請求項2の発明、請求項4の発明は、基準電源の構成を簡単化したものであり、コスト的にも優れているという効果がある。
請求項5の発明は、A/D変換値のフルスケースに対応して、他のの装置からA/D変換値を読み出す時に整合がとれるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施形態1の回路構成図である。
【図2】同上の基準電源の回路構成図である。
【図3】本発明の実施形態2の回路構成図である。
【図4】同上の基準電源の回路構成図である。
【符号の説明】
1 プリアンプ
2 メインアンプ
3 A/D変換器
4 マイクロプロセッサ
SW1,SW2 アナログスイッチ
V1 基準電源
AG アナロググランド
G1,G2 ゲイン
AD1,AD2 アンプ出力
X 外部入力
【発明の属する技術分野】
本発明は、A/D変換装置に関するものである。
【0002】
【従来の技術】
A/D変換装置のアナログ側回路の精度を補正する方法としては、ゲインを有する演算増幅器のようなアンプを用い、該アンプの基準電源の電圧、オフセット値の精度を可変抵抗器によって調整する方法、出荷時に外部から高精度の基準電源を入力して実装されたアンプのオフセット及びゲインの各値の校正データをマイクロプロセッサのメモリに登録して、その校正データを用いてA/D変換値の変換誤差を補正する方法の二つが一般的である。
【0003】
【発明が解決しようとする課題】
ところで上述の二つの方法の内、前者の方法では、人の作業に依存するため、品質特性のばらつきの要因となるという問題がある。また後者の方法では、校正データの登録手段に人の作業工数や設備投資を多く必要とするという問題がある。
【0004】
また更に従来方法では、精度の補正は装置の出荷時の調整のみ行うものであるため、経時変化や温度変化による誤差変動には対応できないので、ドリフトの少ない高価な部品を選択せざるを得ないという問題がある。
本発明は上記の問題点に鑑みて為されたもので、その目的とするところは実装状態で内部において自動的にゲインやオフセットの値を検出でき、経時変化や温度変化にも、変換値の補正がができ、且つ人手による調整を必要とせず、信頼性が大幅に向上したA/D変換装置を提供するにある。
【0005】
【課題を解決するための手段】
上記目的を達成するために請求項1の発明では、外部入力を増幅する演算増幅器からなるプリアンプと、該プリアンプからの増幅出力を増幅するメインアンプと、少なくとも2チャンネルの入力を有し、プリアンプの出力及びメインアンプの出力を夫々A/D変換するA/D変換器と、該A/D変換器からの出力を取り込み演算処理を行うマイクロプロセッサとから構成されるA/D変換装置において、プリアンプの入力端子側に、該入力端子に外部入力と基準電源とアナロググランドとを選択切換え接続するスイッチを設け、プリアンプに設けられた出力補正端子側に、該出力補正端子に、前記アナロググランドと前記基準電源とを選択切換え接続する別のスイッチを設け、マイクロプセッサでは、プリアンプの入力端子及び出力補正端子をアナロググランドに接続した状態で、プリアンプの出力の第1のA/D変換値及びメインアンプの出力の第2のA/D変換値とを求め、プリアンプの入力端子をアナロググランドに接続し、出力補正端子を基準電源に接続した状態で、プリアンプの出力の第3のA/D変換値を求め、プリアンプの入力端子を基準電源に接続し、出力補正端子をアナロググランドに接続した状態でメインアンプの出力の第4のA/D変換値を求め、これらの第1乃至第4のA/D変換値からオフセット及びゲインの値を検出することを特徴とする。
【0006】
請求項2の発明では、請求項1の発明において、上記基準電源は、シャントレギュレータの電圧を抵抗分圧して得て成ることを特徴とする。
請求項3の発明では、外部入力を増幅する演算増幅器からなるプリアンプと、該プリアンプからの増幅出力を増幅するメインアンプと、少なくとも2チャンネルの入力を有し、一方の入力にメインアンプの出力を接続し、他方の入力に第1の基準電源の電圧を接続してA/D変換するA/D変換器と、該A/D変換器からの出力を取り込み演算処理を行うマイクロプロセッサとから構成されるA/D変換装置において、プリアンプの入力端子側に、該入力端子に外部入力と第2の基準電源とアナロググランドとを選択切換え接続するスイッチを設け、プリアンプに設けられた出力補正端子側に、該出力補正端子及び上記A/D変換器の他の入力に、前記第1の基準電源と前記第2の基準電源とを選択切換え接続する別のスイッチを設け、マイクロプセッサでは、プリアンプの入力端子をアナロググランドに接続し、出力補正端子を第1の基準電源に接続した状態で、メインアンプの出力の第1のA/D変換値を求め、プリアンプの入力端子を第2の基準電源に接続し、出力補正端子を第1の基準電源に接続した状態で、メインアンプの出力の第2のA/D変換値を求め、プリアンプの入力端子及び出力補正端子及びA/D変換器の他の入力に第2の基準電源を接続してこの第2の基準電源の出力の第3のA/D変換値を求め、これら第1乃至第3のA/D変換値からオフセット及びゲインの値を検出することを特徴とする。
【0007】
請求項4の発明では、請求項3の発明において、第1、第2の基準電源は、一つのシャントレギュレータの電圧を抵抗分圧して夫々得て成ることを特徴とする。
請求項5の発明では、請求項1又は3の発明において、上記検出されたオフセット及びゲインの値を用いて外部入力の変換値をA/D変換値のフルスケールにマイクロプセッサで正規化することを特徴とする
。
【0008】
【発明の実施の形態】
以下、本発明を実施形態により説明する。
(実施形態1)
図1は本実施形態の構成を示しており、本実施形態は、図示するように、外部入力Xを入力端子(+端子)に入力して増幅する演算増幅器からなるプリアンプ1と、該プリアンプ1からの増幅出力を増幅するメインアンプ2と、プリアンプ1の出力AD2及びメインアンプ2の出力AD1を夫々A/D変換する2チャンネルのA/D変換器3と、該A/D変換器3からの出力を取り込み演算処理を行うマイクロプロセッサ(以下MPUと略す)4と、プリアンプ2の入力端子(+端子)側に設けられ、該入力端子に、外部入力Xと、基準電源V1と、アナロググランドAGとを選択切換え接続するアナログスイッチSW1と、プリアンプ1の出力補正端子側に設けられ、該出力補正端子に、前記アナロググランドAGと、前記基準電源V1とを選択切換え接続する別のアナログスイッチSW2とを備えている。
【0009】
以下に本実施形態でのオフセット及びゲインの検出方法を説明する。
ここでプリアンプ1の入力換算オフセット値をVOF1、実装ゲインをG1、基準電源V1の実装電圧値をv1、メインアンプ2の入力換算オフセット値をVOF2、実装ゲインをG2とする。
まずオフセット値の検出は次の2経路で行われる。
【0010】
つまりMPU4では、プリアンプ1の入力端子及び出力補正端子をアナロググランドAGに接続するように各アナログスイッチSW1,SW2を切換制御した状態で、プリアンプ1の出力AD1のA/D変換値を求める。この変換値をA1とすると、
A1=VOF1×G1となる。
【0011】
またこの時のメインアンプの出力AD2のA/D変換値を求める。この変換値をA2とすると、
A2=(VOF1×G1+VOF2)×G2となる。
変換値A1がプリアンプ1のオフセット値、変換値A2がメインアップ2のオフセット値となる。
【0012】
次に両アンプ1,2のゲインG1,G2の積算ゲインG1×G2を次の手順で求める。
この場合プリアンプ1の入力端子をアナロググランドAGに接続した状態で、アナログスイッチSW2を切り換えて出力補正端子に基準電源V1の電圧v1を接続し、この状態でプリアンプ1の出力のA/D変換値を求める。この変換値をA3とすると、
A3=A1+v1となる。
【0013】
次にアナログスイッチSW1,SW2を切り換えてプリアンプ1の入力端子に基準電源V1の電圧v1を接続し、出力補正端子をアナロググランドAGに接続した状態で、メインアンプ2の出力のA/D変換値を求める。この変換値をA4とすると、
A4=(VOF1×G1+v1×G1+VOF2)×G2となる。
【0014】
そして上記の変換値A2を変換値A4から差し引くことにより、
A4−A2=v1×G1×G2が求まる。一方A3−A1からv1が求まるので、(A4−A2)/(A3−A1)=G1×G2が求まることになる。
そしてA2のオフセット値及び上記のG1×G2のゲインの積算値から実際の外部入力Xの変換誤差を以下の手順でMPU4は補正する。
【0015】
つまり外部入力Xがプリアンプ1に入力している時には出力補正端子をアナロググランドAGに接続した状態で、外部入力Xをメインアンプ2の出力AD1ととしてA/D変換する。この時のA/D変換値をA(X)とすると、
A(X)=A2+X×G1×G2と表されるので、
外部出力Xの値は
X=(A(X)−A2)/(G1×G2)
と求まることになる。
【0016】
このようにして本実施形態ではMPU4によりアナログスイッチSW1,SW2を切り換え接続して、オフセット値、及びゲインを実装のまま検出することができ、これらにより外部入力Xに対する変換誤差の補正を行うことができる。従ってA/D変換装置として出荷時の初期精度の補正は勿論のこと、経年変化や温度変化に対しても自動的に誤差補正することができ、しかも人手によらないため、高精度の誤差補正ができて信頼性が大幅に向上する。
【0017】
ところで、実装ゲインの積算値G1×G2は、オフセット値を含めて読み出されるので、A/D変換値のフレウスケールに対してゲインが圧縮されている。従って他の装置からA/D変換値を読み出すとき、整合がとれない。そのため圧縮されたゲインを正規化する必要がある。
そこで外部出力Xの変換値をフルスケールに正規化を以下の手順で行う。
【0018】
まず外部出力Xの正規化した変換値をD(X)とし、フルスケールでの理想ゲインをRGとすると、D(X)は、
D(X)=(A(X)−A2)×RG/(G1×G2)
となる。ここで積算ゲインG1×G2が入力の種類によって複数必要とする場合にはMPU4において、RG/(G1×G2)の値をテーブル化して登録し、正規化補正係数として利用するようにすれば良い。
【0019】
本実施形態では、オフセットやゲインの実装値をMPU4で求めて変換値を補正するので、基準電源V1の精度は特に要求されず、誤差を含んでも安定化していれば問題がない。
そこで基準電源V1としては図2に示すようにツェナーダイオードZDからなるシャントレギュレータの電圧Vrefを抵抗R1,R2で分圧して所定の電圧v1(=Vref×R2/(R1+R2))を得るもので構成することができる。
【0020】
(実施形態2)
本実施形態は図3に示すようにプリアンプ1の出力補正端子に接続する基準電源を、アナログスイッチSW2でV1と、V2とに切り換え接続できるようにし、またA/D変換器3は一方の入力にメインアンプ1の出力を接続し、他方の入力にアナログスイッチSW2により出力補正端子に切り換え接続される基準電源V1又はV2の電圧v1又はv2を接続するようになっている点で実施形態1と相違する。
【0021】
ここで基準電源V2はゲインG1のオフセットの値によってA/D変換値が負になることを防止するために用意したもので、外部入力XをA/D変換する場合にはアナログスイッチSW2によって出力補正端子に接続される。
以下に本実施形態でのオフセット及びゲインの検出方法を説明する。
尚プリアンプ1の入力換算オフセット値をVOF1、実装ゲインをG1、基準電源V1の実装電圧値をv1、メインアンプ2の入力換算オフセット値をVOF2、実装ゲインをG2とする。
【0022】
まずオフセット値の検出は次ように行われる。
つまりMPU4では、プリアンプ1の入力端子をアナロググランドAGに接続し、出力補正端子を基準電源V2に接続するように各アナログスイッチSW1,SW2を切り換え制御した状態で、メインアンプ2の出力AD1のA/D変換値を求める。この変換値をA1とすると、
A1=(VOF1×G1+v2+VOF2)×G2となる。
【0023】
次に、プリアンプ1の入力端子に基準電源V1を接続し、プリアンプの出力補正端子に基準電源V2を接続するように各アナログスイッチSW1,SW2を切り換え制御した状態で、メインアンプ2の出力AD1のA/D変換値を求める。この変換値をA2とすると、
A2=(VOF1×G1+v1 ×G1+v2+VOF2)×G2となる。
【0024】
更に、プリアンプ1の入力端子及びプリアンプの出力補正端子に基準電源V1を接続するように各アナログスイッチSW1,SW2を切り換え制御した状態で、AD2のA/D変換値を求める。この変換値をA3とすると、
A3=v1となる。
これらの変換値A1〜A3より
積算ゲインG1×G2は
G1×G2=(A2−A1)/A3で求まることになる。
【0025】
このようにして本実施形態でも実装下でのオフセット値、積算ゲインの値をMPU4にて求め、これに基づいてMPU4において外部入力Xの変換値補正を実施形態1と同様に行うことができるのである。
また本実施形態では基準電源V2の出力補正によりオフセット出力が必ず+方向となり、A/D変換値が正のみで使えることで低コスト化を実現できる。
【0026】
尚本実施形態でも実装ゲインの積算の値G1×G2は、オフセット値を含めて読み出されるので、正規化してA/D変換値のフルスケールに対応させるようにするのは勿論である。また本実施形態でも、オフセットやゲインの実装値をMPU4で求めて変換値を補正するので、基準電源V1,V2は互いに独立したものや、高精度のものが要求されず、また相対誤差を含んでも安定化していれば問題がない。
【0027】
そこで基準電源V1,V2としては図4に示すようにツェナーダイオードZDからなるシャントレギュレータの電圧Vrefを抵抗R1,R2,R3で分圧して所定の電圧v1(=Vref×(R2+R3)/(R1+R2+R3))及び電圧v2(=Vref×R3/(R1+R2+R3))を得るもので構成することができる。
【0028】
【発明の効果】
請求項1の発明、請求項3の発明は上述のように構成したので、実装下でのゲインやオフセットの値をマイクロプロセッサで検出することができ、初期精度の補正だけでなく、経時変化や温度変換にもダイナミックに変換値誤差の補正ができ、しかもマイクロプロセッサによって自動補正ができるため、人間による調整を必要とせず、精度の誤差調整ができるため信頼性が大幅に向上するという効果があり、更に高精度の基準電源等も必要とせず、入手しやすい汎用品で製作することが可能で、低コスト化や納期管理等も容易であるという製造上の効果もある。
【0029】
請求項2の発明、請求項4の発明は、基準電源の構成を簡単化したものであり、コスト的にも優れているという効果がある。
請求項5の発明は、A/D変換値のフルスケースに対応して、他のの装置からA/D変換値を読み出す時に整合がとれるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施形態1の回路構成図である。
【図2】同上の基準電源の回路構成図である。
【図3】本発明の実施形態2の回路構成図である。
【図4】同上の基準電源の回路構成図である。
【符号の説明】
1 プリアンプ
2 メインアンプ
3 A/D変換器
4 マイクロプロセッサ
SW1,SW2 アナログスイッチ
V1 基準電源
AG アナロググランド
G1,G2 ゲイン
AD1,AD2 アンプ出力
X 外部入力
Claims (5)
- 外部入力を増幅する演算増幅器からなるプリアンプと、該プリアンプからの増幅出力を増幅するメインアンプと、少なくとも2チャンネルの入力を有し、プリアンプの出力及びメインアンプの出力を夫々A/D変換するA/D変換器と、該A/D変換器からの出力を取り込み演算処理を行うマイクロプロセッサとから構成されるA/D変換装置において、プリアンプの入力端子側に、該入力端子に外部入力と基準電源とアナロググランドとを選択切換え接続するスイッチを設け、プリアンプに設けられた出力補正端子側に、該出力補正端子に、前記アナロググランドと前記基準電源とを選択切換え接続する別のスイッチを設け、マイクロプセッサでは、プリアンプの入力端子及び出力補正端子をアナロググランドに接続した状態で、プリアンプの出力の第1のA/D変換値及びメインアンプの出力の第2のA/D変換値とを求め、プリアンプの入力端子をアナロググランドに接続し、出力補正端子を基準電源に接続した状態で、プリアンプの出力の第3のA/D変換値を求め、プリアンプの入力端子を基準電源に接続し、出力補正端子をアナロググランドに接続した状態でメインアンプの出力の第4のA/D変換値を求め、これらの第1乃至第4のA/D変換値からオフセット及びゲインの値を検出することを特徴とするA/D変換装置。
- 上記基準電源は、シャントレギュレータの電圧を抵抗分圧して得て成ることを特徴とする請求項1記載のA/D変換装置。
- 外部入力を増幅する演算増幅器からなるプリアンプと、該プリアンプからの増幅出力を増幅するメインアンプと、少なくとも2チャンネルの入力を有し、一方の入力にメインアンプの出力を接続し、他方の入力に第1の基準電源の電圧を接続してA/D変換するA/D変換器と、該A/D変換器からの出力を取り込み演算処理を行うマイクロプロセッサとから構成されるA/D変換装置において、プリアンプの入力端子側に、該入力端子に外部入力と第2の基準電源とアナロググランドとを選択切換え接続するスイッチを設け、プリアンプに設けられた出力補正端子側に、該出力補正端子及び上記A/D変換器の他の入力に、前記第1の基準電源と前記第2の基準電源とを選択切換え接続する別のスイッチを設け、マイクロプセッサでは、プリアンプの入力端子をアナロググランドに接続し、出力補正端子を第1の基準電源に接続した状態で、メインアンプの出力の第1のA/D変換値を求め、プリアンプの入力端子を第2の基準電源に接続し、出力補正端子を第1の基準電源に接続した状態で、メインアンプの出力の第2のA/D変換値を求め、プリアンプの入力端子及び出力補正端子及びA/D変換器の他の入力に第2の基準電源を接続してこの第2の基準電源の出力の第3のA/D変換値を求め、これら第1乃至第3のA/D変換値からオフセット及びゲインの値を検出することを特徴とするA/D変換装置。
- 第1、第2の基準電源は、一つのシャントレギュレータの電圧を抵抗分圧して夫々得て成ることを特徴とする請求項3記載のA/D変換装置。
- 上記検出されたオフセット及びゲインの値を用いて外部入力の変換値をA/D変換値のフルスケールにマイクロプセッサで正規化することを特徴とする請求項1又は3記載のA/D変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01364098A JP3750330B2 (ja) | 1998-01-27 | 1998-01-27 | A/d変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01364098A JP3750330B2 (ja) | 1998-01-27 | 1998-01-27 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11214996A JPH11214996A (ja) | 1999-08-06 |
JP3750330B2 true JP3750330B2 (ja) | 2006-03-01 |
Family
ID=11838847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01364098A Expired - Fee Related JP3750330B2 (ja) | 1998-01-27 | 1998-01-27 | A/d変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3750330B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4012153B2 (ja) | 2004-01-15 | 2007-11-21 | 三菱電機株式会社 | 車載電子制御装置 |
EP3255797B1 (de) | 2016-06-10 | 2018-11-14 | Sick Ag | Schaltungsanordnung |
-
1998
- 1998-01-27 JP JP01364098A patent/JP3750330B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11214996A (ja) | 1999-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020082799A1 (en) | Measuring transducer with a corrected output signal | |
US6249753B1 (en) | Sensor signal conditioner with calibration | |
US6727693B2 (en) | Circuit configuration and sensor device | |
JP3750330B2 (ja) | A/d変換装置 | |
JP3309380B2 (ja) | ディジタル測定器 | |
KR0138161B1 (ko) | 차동증폭기 동상모드 이상 정정 방법 | |
JP3707281B2 (ja) | 圧力センサ回路 | |
JPH0373822B2 (ja) | ||
JP2001174489A (ja) | デジタル電圧計 | |
JP2002374131A (ja) | 演算増幅器オフセット電圧自動校正回路 | |
JPH11118617A (ja) | 温度調節器 | |
JPH05110350A (ja) | 入力オフセツト電圧補正装置 | |
CN109660155B (zh) | 误差消除放大器以及马达控制电路 | |
JP2878602B2 (ja) | アナログ出力装置 | |
JP2021189109A (ja) | センサ駆動回路 | |
JP2876844B2 (ja) | Icテスタ用ドライバの出力電圧補正回路 | |
JP2976487B2 (ja) | 半導体装置の温度特性補正装置 | |
JPH07198305A (ja) | 位置検出装置 | |
JPH0915272A (ja) | 電圧測定回路 | |
JP3214230B2 (ja) | D/a変換器のゲイン調整回路 | |
JPH1188165A (ja) | アナログ信号の入力装置及びその入力方法ならびに記録媒体 | |
JPH0690270B2 (ja) | Icテスト用直流源の校正装置 | |
US20050063287A1 (en) | Optical disk reproducing apparatus, and offset adjustment method | |
JP2000131093A (ja) | センサ出力検出回路 | |
JPH09307441A (ja) | 信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
LAPS | Cancellation because of no payment of annual fees |