JPH11214996A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH11214996A JPH11214996A JP10013640A JP1364098A JPH11214996A JP H11214996 A JPH11214996 A JP H11214996A JP 10013640 A JP10013640 A JP 10013640A JP 1364098 A JP1364098 A JP 1364098A JP H11214996 A JPH11214996 A JP H11214996A
- Authority
- JP
- Japan
- Prior art keywords
- preamplifier
- output
- reference power
- power supply
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】実装状態で内部において自動的にゲインやオフ
セットの値を検出でき、経時変化や温度変化にも変換値
誤差の補正ができ、しかも人手による調整を必要とせ
ず、信頼性が大幅に向上したＡ／Ｄ変換装置を提供する
にある。 【解決手段】外部入力Ｘを入力端子に入力して増幅する
プリアンプ１と、メインアンプ２と、プリアンプ１の出
力ＡＤ２及びメインアンプ２の出力ＡＤ１を夫々Ａ／Ｄ
変換する２チャンネルのＡ／Ｄ変換器３と、該Ａ／Ｄ変
換器３からの出力を取り込み演算処理を行うＭＰＵ４
と、プリアンプ２の入力端子側に設けられ、該入力端子
に、外部入力Ｘと、基準電源Ｖ１と、アナロググランド
ＡＧとを切換え接続するアナログスイッチＳＷ１と、プ
リアンプ１の出力補正端子側に設けられ、該出力補正端
子に、アナロググランドＡＧと、基準電源Ｖ１とを切換
え接続する別のアナログスイッチＳＷ２とを備えてい
る。
セットの値を検出でき、経時変化や温度変化にも変換値
誤差の補正ができ、しかも人手による調整を必要とせ
ず、信頼性が大幅に向上したＡ／Ｄ変換装置を提供する
にある。 【解決手段】外部入力Ｘを入力端子に入力して増幅する
プリアンプ１と、メインアンプ２と、プリアンプ１の出
力ＡＤ２及びメインアンプ２の出力ＡＤ１を夫々Ａ／Ｄ
変換する２チャンネルのＡ／Ｄ変換器３と、該Ａ／Ｄ変
換器３からの出力を取り込み演算処理を行うＭＰＵ４
と、プリアンプ２の入力端子側に設けられ、該入力端子
に、外部入力Ｘと、基準電源Ｖ１と、アナロググランド
ＡＧとを切換え接続するアナログスイッチＳＷ１と、プ
リアンプ１の出力補正端子側に設けられ、該出力補正端
子に、アナロググランドＡＧと、基準電源Ｖ１とを切換
え接続する別のアナログスイッチＳＷ２とを備えてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄ変換装置に
関するものである。
関するものである。
【０００２】
【従来の技術】Ａ／Ｄ変換装置のアナログ側回路の精度
を補正する方法としては、ゲインを有する演算増幅器の
ようなアンプを用い、該アンプの基準電源の電圧、オフ
セット値の精度を可変抵抗器によって調整する方法、出
荷時に外部から高精度の基準電源を入力して実装された
アンプのオフセット及びゲインの各値の校正データをマ
イクロプロセッサのメモリに登録して、その校正データ
を用いてＡ／Ｄ変換値の変換誤差を補正する方法の二つ
が一般的である。
を補正する方法としては、ゲインを有する演算増幅器の
ようなアンプを用い、該アンプの基準電源の電圧、オフ
セット値の精度を可変抵抗器によって調整する方法、出
荷時に外部から高精度の基準電源を入力して実装された
アンプのオフセット及びゲインの各値の校正データをマ
イクロプロセッサのメモリに登録して、その校正データ
を用いてＡ／Ｄ変換値の変換誤差を補正する方法の二つ
が一般的である。
【０００３】
【発明が解決しようとする課題】ところで上述の二つの
方法の内、前者の方法では、人の作業に依存するため、
品質特性のばらつきの要因となるという問題がある。ま
た後者の方法では、校正データの登録手段に人の作業工
数や設備投資を多く必要とするという問題がある。
方法の内、前者の方法では、人の作業に依存するため、
品質特性のばらつきの要因となるという問題がある。ま
た後者の方法では、校正データの登録手段に人の作業工
数や設備投資を多く必要とするという問題がある。
【０００４】また更に従来方法では、精度の補正は装置
の出荷時の調整のみ行うものであるため、経時変化や温
度変化による誤差変動には対応できないので、ドリフト
の少ない高価な部品を選択せざるを得ないという問題が
ある。本発明は上記の問題点に鑑みて為されたもので、
その目的とするところは実装状態で内部において自動的
にゲインやオフセットの値を検出でき、経時変化や温度
変化にも、変換値の補正がができ、且つ人手による調整
を必要とせず、信頼性が大幅に向上したＡ／Ｄ変換装置
を提供するにある。
の出荷時の調整のみ行うものであるため、経時変化や温
度変化による誤差変動には対応できないので、ドリフト
の少ない高価な部品を選択せざるを得ないという問題が
ある。本発明は上記の問題点に鑑みて為されたもので、
その目的とするところは実装状態で内部において自動的
にゲインやオフセットの値を検出でき、経時変化や温度
変化にも、変換値の補正がができ、且つ人手による調整
を必要とせず、信頼性が大幅に向上したＡ／Ｄ変換装置
を提供するにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に請求項１の発明では、外部入力を増幅する演算増幅器
からなるプリアンプと、該プリアンプからの増幅出力を
増幅するメインアンプと、少なくとも２チャンネルの入
力を有し、プリアンプの出力及びメインアンプの出力を
夫々Ａ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器か
らの出力を取り込み演算処理を行うマイクロプロセッサ
とから構成されるＡ／Ｄ変換装置において、プリアンプ
の入力端子側に、該入力端子に外部入力と基準電源とア
ナロググランドとを選択切換え接続するスイッチを設
け、プリアンプに設けられた出力補正端子側に、該出力
補正端子に、前記アナロググランドと前記基準電源とを
選択切換え接続する別のスイッチを設け、マイクロプセ
ッサでは、プリアンプの入力端子及び出力補正端子をア
ナロググランドに接続した状態で、プリアンプの出力の
第１のＡ／Ｄ変換値及びメインアンプの出力の第２のＡ
／Ｄ変換値とを求め、プリアンプの入力端子をアナログ
グランドに接続し、出力補正端子を基準電源に接続した
状態で、プリアンプの出力の第３のＡ／Ｄ変換値を求
め、プリアンプの入力端子を基準電源に接続し、出力補
正端子をアナロググランドに接続した状態でメインアン
プの出力の第４のＡ／Ｄ変換値を求め、これらの第１乃
至第４のＡ／Ｄ変換値からオフセット及びゲインの値を
検出することを特徴とする。
に請求項１の発明では、外部入力を増幅する演算増幅器
からなるプリアンプと、該プリアンプからの増幅出力を
増幅するメインアンプと、少なくとも２チャンネルの入
力を有し、プリアンプの出力及びメインアンプの出力を
夫々Ａ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器か
らの出力を取り込み演算処理を行うマイクロプロセッサ
とから構成されるＡ／Ｄ変換装置において、プリアンプ
の入力端子側に、該入力端子に外部入力と基準電源とア
ナロググランドとを選択切換え接続するスイッチを設
け、プリアンプに設けられた出力補正端子側に、該出力
補正端子に、前記アナロググランドと前記基準電源とを
選択切換え接続する別のスイッチを設け、マイクロプセ
ッサでは、プリアンプの入力端子及び出力補正端子をア
ナロググランドに接続した状態で、プリアンプの出力の
第１のＡ／Ｄ変換値及びメインアンプの出力の第２のＡ
／Ｄ変換値とを求め、プリアンプの入力端子をアナログ
グランドに接続し、出力補正端子を基準電源に接続した
状態で、プリアンプの出力の第３のＡ／Ｄ変換値を求
め、プリアンプの入力端子を基準電源に接続し、出力補
正端子をアナロググランドに接続した状態でメインアン
プの出力の第４のＡ／Ｄ変換値を求め、これらの第１乃
至第４のＡ／Ｄ変換値からオフセット及びゲインの値を
検出することを特徴とする。
【０００６】請求項２の発明では、請求項１の発明にお
いて、上記基準電源は、シャントレギュレータの電圧を
抵抗分圧して得て成ることを特徴とする。請求項３の発
明では、外部入力を増幅する演算増幅器からなるプリア
ンプと、該プリアンプからの増幅出力を増幅するメイン
アンプと、少なくとも２チャンネルの入力を有し、一方
の入力にメインアンプの出力を接続し、他方の入力に第
１の基準電源の電圧を接続してＡ／Ｄ変換するＡ／Ｄ変
換器と、該Ａ／Ｄ変換器からの出力を取り込み演算処理
を行うマイクロプロセッサとから構成されるＡ／Ｄ変換
装置において、プリアンプの入力端子側に、該入力端子
に外部入力と第２の基準電源とアナロググランドとを選
択切換え接続するスイッチを設け、プリアンプに設けら
れた出力補正端子側に、該出力補正端子及び上記Ａ／Ｄ
変換器の他の入力に、前記第１の基準電源と前記第２の
基準電源とを選択切換え接続する別のスイッチを設け、
マイクロプセッサでは、プリアンプの入力端子をアナロ
ググランドに接続し、出力補正端子を第１の基準電源に
接続した状態で、メインアンプの出力の第１のＡ／Ｄ変
換値を求め、プリアンプの入力端子を第２の基準電源に
接続し、出力補正端子を第１の基準電源に接続した状態
で、メインアンプの出力の第２のＡ／Ｄ変換値を求め、
プリアンプの入力端子及び出力補正端子及びＡ／Ｄ変換
器の他の入力に第２の基準電源を接続してこの第２の基
準電源の出力の第３のＡ／Ｄ変換値を求め、これら第１
乃至第３のＡ／Ｄ変換値からオフセット及びゲインの値
を検出することを特徴とする。
いて、上記基準電源は、シャントレギュレータの電圧を
抵抗分圧して得て成ることを特徴とする。請求項３の発
明では、外部入力を増幅する演算増幅器からなるプリア
ンプと、該プリアンプからの増幅出力を増幅するメイン
アンプと、少なくとも２チャンネルの入力を有し、一方
の入力にメインアンプの出力を接続し、他方の入力に第
１の基準電源の電圧を接続してＡ／Ｄ変換するＡ／Ｄ変
換器と、該Ａ／Ｄ変換器からの出力を取り込み演算処理
を行うマイクロプロセッサとから構成されるＡ／Ｄ変換
装置において、プリアンプの入力端子側に、該入力端子
に外部入力と第２の基準電源とアナロググランドとを選
択切換え接続するスイッチを設け、プリアンプに設けら
れた出力補正端子側に、該出力補正端子及び上記Ａ／Ｄ
変換器の他の入力に、前記第１の基準電源と前記第２の
基準電源とを選択切換え接続する別のスイッチを設け、
マイクロプセッサでは、プリアンプの入力端子をアナロ
ググランドに接続し、出力補正端子を第１の基準電源に
接続した状態で、メインアンプの出力の第１のＡ／Ｄ変
換値を求め、プリアンプの入力端子を第２の基準電源に
接続し、出力補正端子を第１の基準電源に接続した状態
で、メインアンプの出力の第２のＡ／Ｄ変換値を求め、
プリアンプの入力端子及び出力補正端子及びＡ／Ｄ変換
器の他の入力に第２の基準電源を接続してこの第２の基
準電源の出力の第３のＡ／Ｄ変換値を求め、これら第１
乃至第３のＡ／Ｄ変換値からオフセット及びゲインの値
を検出することを特徴とする。
【０００７】請求項４の発明では、請求項３の発明にお
いて、第１、第２の基準電源は、一つのシャントレギュ
レータの電圧を抵抗分圧して夫々得て成ることを特徴と
する。請求項５の発明では、請求項１又は３の発明にお
いて、上記検出されたオフセット及びゲインの値を用い
て外部入力の変換値をＡ／Ｄ変換値のフルスケールにマ
イクロプセッサで正規化することを特徴とする。
いて、第１、第２の基準電源は、一つのシャントレギュ
レータの電圧を抵抗分圧して夫々得て成ることを特徴と
する。請求項５の発明では、請求項１又は３の発明にお
いて、上記検出されたオフセット及びゲインの値を用い
て外部入力の変換値をＡ／Ｄ変換値のフルスケールにマ
イクロプセッサで正規化することを特徴とする。
【０００８】
【発明の実施の形態】以下、本発明を実施形態により説
明する。 （実施形態１）図１は本実施形態の構成を示しており、
本実施形態は、図示するように、外部入力Ｘを入力端子
（＋端子）に入力して増幅する演算増幅器からなるプリ
アンプ１と、該プリアンプ１からの増幅出力を増幅する
メインアンプ２と、プリアンプ１の出力ＡＤ２及びメイ
ンアンプ２の出力ＡＤ１を夫々Ａ／Ｄ変換する２チャン
ネルのＡ／Ｄ変換器３と、該Ａ／Ｄ変換器３からの出力
を取り込み演算処理を行うマイクロプロセッサ（以下Ｍ
ＰＵと略す）４と、プリアンプ２の入力端子（＋端子）
側に設けられ、該入力端子に、外部入力Ｘと、基準電源
Ｖ１と、アナロググランドＡＧとを選択切換え接続する
アナログスイッチＳＷ１と、プリアンプ１の出力補正端
子側に設けられ、該出力補正端子に、前記アナロググラ
ンドＡＧと、前記基準電源Ｖ１とを選択切換え接続する
別のアナログスイッチＳＷ２とを備えている。
明する。 （実施形態１）図１は本実施形態の構成を示しており、
本実施形態は、図示するように、外部入力Ｘを入力端子
（＋端子）に入力して増幅する演算増幅器からなるプリ
アンプ１と、該プリアンプ１からの増幅出力を増幅する
メインアンプ２と、プリアンプ１の出力ＡＤ２及びメイ
ンアンプ２の出力ＡＤ１を夫々Ａ／Ｄ変換する２チャン
ネルのＡ／Ｄ変換器３と、該Ａ／Ｄ変換器３からの出力
を取り込み演算処理を行うマイクロプロセッサ（以下Ｍ
ＰＵと略す）４と、プリアンプ２の入力端子（＋端子）
側に設けられ、該入力端子に、外部入力Ｘと、基準電源
Ｖ１と、アナロググランドＡＧとを選択切換え接続する
アナログスイッチＳＷ１と、プリアンプ１の出力補正端
子側に設けられ、該出力補正端子に、前記アナロググラ
ンドＡＧと、前記基準電源Ｖ１とを選択切換え接続する
別のアナログスイッチＳＷ２とを備えている。
【０００９】以下に本実施形態でのオフセット及びゲイ
ンの検出方法を説明する。ここでプリアンプ１の入力換
算オフセット値をＶＯＦ１、実装ゲインをＧ１、基準電
源Ｖ１の実装電圧値をｖ１、メインアンプ２の入力換算
オフセット値をＶＯＦ２、実装ゲインをＧ２とする。ま
ずオフセット値の検出は次の２経路で行われる。
ンの検出方法を説明する。ここでプリアンプ１の入力換
算オフセット値をＶＯＦ１、実装ゲインをＧ１、基準電
源Ｖ１の実装電圧値をｖ１、メインアンプ２の入力換算
オフセット値をＶＯＦ２、実装ゲインをＧ２とする。ま
ずオフセット値の検出は次の２経路で行われる。
【００１０】つまりＭＰＵ４では、プリアンプ１の入力
端子及び出力補正端子をアナロググランドＡＧに接続す
るように各アナログスイッチＳＷ１，ＳＷ２を切換制御
した状態で、プリアンプ１の出力ＡＤ１のＡ／Ｄ変換値
を求める。この変換値をＡ１とすると、Ａ１＝ＶＯＦ１
×Ｇ１となる。
端子及び出力補正端子をアナロググランドＡＧに接続す
るように各アナログスイッチＳＷ１，ＳＷ２を切換制御
した状態で、プリアンプ１の出力ＡＤ１のＡ／Ｄ変換値
を求める。この変換値をＡ１とすると、Ａ１＝ＶＯＦ１
×Ｇ１となる。
【００１１】またこの時のメインアンプの出力ＡＤ２の
Ａ／Ｄ変換値を求める。この変換値をＡ２とすると、Ａ
２＝（ＶＯＦ１×Ｇ１＋ＶＯＦ２）×Ｇ２となる。変換
値Ａ１がプリアンプ１のオフセット値、変換値Ａ２がメ
インアップ２のオフセット値となる。
Ａ／Ｄ変換値を求める。この変換値をＡ２とすると、Ａ
２＝（ＶＯＦ１×Ｇ１＋ＶＯＦ２）×Ｇ２となる。変換
値Ａ１がプリアンプ１のオフセット値、変換値Ａ２がメ
インアップ２のオフセット値となる。
【００１２】次に両アンプ１，２のゲインＧ１，Ｇ２の
積算ゲインＧ１×Ｇ２を次の手順で求める。この場合プ
リアンプ１の入力端子をアナロググランドＡＧに接続し
た状態で、アナログスイッチＳＷ２を切り換えて出力補
正端子に基準電源Ｖ１の電圧ｖ１を接続し、この状態で
プリアンプ１の出力のＡ／Ｄ変換値を求める。この変換
値をＡ３とすると、Ａ３＝Ａ１＋ｖ１となる。
積算ゲインＧ１×Ｇ２を次の手順で求める。この場合プ
リアンプ１の入力端子をアナロググランドＡＧに接続し
た状態で、アナログスイッチＳＷ２を切り換えて出力補
正端子に基準電源Ｖ１の電圧ｖ１を接続し、この状態で
プリアンプ１の出力のＡ／Ｄ変換値を求める。この変換
値をＡ３とすると、Ａ３＝Ａ１＋ｖ１となる。
【００１３】次にアナログスイッチＳＷ１，ＳＷ２を切
り換えてプリアンプ１の入力端子に基準電源Ｖ１の電圧
ｖ１を接続し、出力補正端子をアナロググランドＡＧに
接続した状態で、メインアンプ２の出力のＡ／Ｄ変換値
を求める。この変換値をＡ４とすると、Ａ４＝（ＶＯＦ
１×Ｇ１＋ｖ１×Ｇ１＋ＶＯＦ２）×Ｇ２となる。
り換えてプリアンプ１の入力端子に基準電源Ｖ１の電圧
ｖ１を接続し、出力補正端子をアナロググランドＡＧに
接続した状態で、メインアンプ２の出力のＡ／Ｄ変換値
を求める。この変換値をＡ４とすると、Ａ４＝（ＶＯＦ
１×Ｇ１＋ｖ１×Ｇ１＋ＶＯＦ２）×Ｇ２となる。
【００１４】そして上記の変換値Ａ２を変換値Ａ４から
差し引くことにより、Ａ４−Ａ２＝ｖ１×Ｇ１×Ｇ２が
求まる。一方Ａ３−Ａ１からｖ１が求まるので、（Ａ４
−Ａ２）／（Ａ３−Ａ１）＝Ｇ１×Ｇ２が求まることに
なる。そしてＡ２のオフセット値及び上記のＧ１×Ｇ２
のゲインの積算値から実際の外部入力Ｘの変換誤差を以
下の手順でＭＰＵ４は補正する。
差し引くことにより、Ａ４−Ａ２＝ｖ１×Ｇ１×Ｇ２が
求まる。一方Ａ３−Ａ１からｖ１が求まるので、（Ａ４
−Ａ２）／（Ａ３−Ａ１）＝Ｇ１×Ｇ２が求まることに
なる。そしてＡ２のオフセット値及び上記のＧ１×Ｇ２
のゲインの積算値から実際の外部入力Ｘの変換誤差を以
下の手順でＭＰＵ４は補正する。
【００１５】つまり外部入力Ｘがプリアンプ１に入力し
ている時には出力補正端子をアナロググランドＡＧに接
続した状態で、外部入力Ｘをメインアンプ２の出力ＡＤ
１ととしてＡ／Ｄ変換する。この時のＡ／Ｄ変換値をＡ
（Ｘ）とすると、Ａ（Ｘ）＝Ａ２＋Ｘ×Ｇ１×Ｇ２と表
されるので、外部出力Ｘの値は Ｘ＝（Ａ（Ｘ）−Ａ２）／（Ｇ１×Ｇ２） と求まることになる。
ている時には出力補正端子をアナロググランドＡＧに接
続した状態で、外部入力Ｘをメインアンプ２の出力ＡＤ
１ととしてＡ／Ｄ変換する。この時のＡ／Ｄ変換値をＡ
（Ｘ）とすると、Ａ（Ｘ）＝Ａ２＋Ｘ×Ｇ１×Ｇ２と表
されるので、外部出力Ｘの値は Ｘ＝（Ａ（Ｘ）−Ａ２）／（Ｇ１×Ｇ２） と求まることになる。
【００１６】このようにして本実施形態ではＭＰＵ４に
よりアナログスイッチＳＷ１，ＳＷ２を切り換え接続し
て、オフセット値、及びゲインを実装のまま検出するこ
とができ、これらにより外部入力Ｘに対する変換誤差の
補正を行うことができる。従ってＡ／Ｄ変換装置として
出荷時の初期精度の補正は勿論のこと、経年変化や温度
変化に対しても自動的に誤差補正することができ、しか
も人手によらないため、高精度の誤差補正ができて信頼
性が大幅に向上する。
よりアナログスイッチＳＷ１，ＳＷ２を切り換え接続し
て、オフセット値、及びゲインを実装のまま検出するこ
とができ、これらにより外部入力Ｘに対する変換誤差の
補正を行うことができる。従ってＡ／Ｄ変換装置として
出荷時の初期精度の補正は勿論のこと、経年変化や温度
変化に対しても自動的に誤差補正することができ、しか
も人手によらないため、高精度の誤差補正ができて信頼
性が大幅に向上する。
【００１７】ところで、実装ゲインの積算値Ｇ１×Ｇ２
は、オフセット値を含めて読み出されるので、Ａ／Ｄ変
換値のフレウスケールに対してゲインが圧縮されてい
る。従って他の装置からＡ／Ｄ変換値を読み出すとき、
整合がとれない。そのため圧縮されたゲインを正規化す
る必要がある。そこで外部出力Ｘの変換値をフルスケー
ルに正規化を以下の手順で行う。
は、オフセット値を含めて読み出されるので、Ａ／Ｄ変
換値のフレウスケールに対してゲインが圧縮されてい
る。従って他の装置からＡ／Ｄ変換値を読み出すとき、
整合がとれない。そのため圧縮されたゲインを正規化す
る必要がある。そこで外部出力Ｘの変換値をフルスケー
ルに正規化を以下の手順で行う。
【００１８】まず外部出力Ｘの正規化した変換値をＤ
（Ｘ）とし、フルスケールでの理想ゲインをＲＧとする
と、Ｄ（Ｘ）は、 Ｄ（Ｘ）＝（Ａ（Ｘ）−Ａ２）×ＲＧ／（Ｇ１×Ｇ２） となる。ここで積算ゲインＧ１×Ｇ２が入力の種類によ
って複数必要とする場合にはＭＰＵ４において、ＲＧ／
（Ｇ１×Ｇ２）の値をテーブル化して登録し、正規化補
正係数として利用するようにすれば良い。
（Ｘ）とし、フルスケールでの理想ゲインをＲＧとする
と、Ｄ（Ｘ）は、 Ｄ（Ｘ）＝（Ａ（Ｘ）−Ａ２）×ＲＧ／（Ｇ１×Ｇ２） となる。ここで積算ゲインＧ１×Ｇ２が入力の種類によ
って複数必要とする場合にはＭＰＵ４において、ＲＧ／
（Ｇ１×Ｇ２）の値をテーブル化して登録し、正規化補
正係数として利用するようにすれば良い。
【００１９】本実施形態では、オフセットやゲインの実
装値をＭＰＵ４で求めて変換値を補正するので、基準電
源Ｖ１の精度は特に要求されず、誤差を含んでも安定化
していれば問題がない。そこで基準電源Ｖ１としては図
２に示すようにツェナーダイオードＺＤからなるシャン
トレギュレータの電圧Ｖｒｅｆを抵抗Ｒ１，Ｒ２で分圧
して所定の電圧ｖ１（＝Ｖｒｅｆ×Ｒ２／（Ｒ１＋Ｒ
２））を得るもので構成することができる。
装値をＭＰＵ４で求めて変換値を補正するので、基準電
源Ｖ１の精度は特に要求されず、誤差を含んでも安定化
していれば問題がない。そこで基準電源Ｖ１としては図
２に示すようにツェナーダイオードＺＤからなるシャン
トレギュレータの電圧Ｖｒｅｆを抵抗Ｒ１，Ｒ２で分圧
して所定の電圧ｖ１（＝Ｖｒｅｆ×Ｒ２／（Ｒ１＋Ｒ
２））を得るもので構成することができる。
【００２０】（実施形態２）本実施形態は図３に示すよ
うにプリアンプ１の出力補正端子に接続する基準電源
を、アナログスイッチＳＷ２でＶ１と、Ｖ２とに切り換
え接続できるようにし、またＡ／Ｄ変換器３は一方の入
力にメインアンプ１の出力を接続し、他方の入力にアナ
ログスイッチＳＷ２により出力補正端子に切り換え接続
される基準電源Ｖ１又はＶ２の電圧ｖ１又はｖ２を接続
するようになっている点で実施形態１と相違する。
うにプリアンプ１の出力補正端子に接続する基準電源
を、アナログスイッチＳＷ２でＶ１と、Ｖ２とに切り換
え接続できるようにし、またＡ／Ｄ変換器３は一方の入
力にメインアンプ１の出力を接続し、他方の入力にアナ
ログスイッチＳＷ２により出力補正端子に切り換え接続
される基準電源Ｖ１又はＶ２の電圧ｖ１又はｖ２を接続
するようになっている点で実施形態１と相違する。
【００２１】ここで基準電源Ｖ２はゲインＧ１のオフセ
ットの値によってＡ／Ｄ変換値が負になることを防止す
るために用意したもので、外部入力ＸをＡ／Ｄ変換する
場合にはアナログスイッチＳＷ２によって出力補正端子
に接続される。以下に本実施形態でのオフセット及びゲ
インの検出方法を説明する。尚プリアンプ１の入力換算
オフセット値をＶＯＦ１、実装ゲインをＧ１、基準電源
Ｖ１の実装電圧値をｖ１、メインアンプ２の入力換算オ
フセット値をＶＯＦ２、実装ゲインをＧ２とする。
ットの値によってＡ／Ｄ変換値が負になることを防止す
るために用意したもので、外部入力ＸをＡ／Ｄ変換する
場合にはアナログスイッチＳＷ２によって出力補正端子
に接続される。以下に本実施形態でのオフセット及びゲ
インの検出方法を説明する。尚プリアンプ１の入力換算
オフセット値をＶＯＦ１、実装ゲインをＧ１、基準電源
Ｖ１の実装電圧値をｖ１、メインアンプ２の入力換算オ
フセット値をＶＯＦ２、実装ゲインをＧ２とする。
【００２２】まずオフセット値の検出は次ように行われ
る。つまりＭＰＵ４では、プリアンプ１の入力端子をア
ナロググランドＡＧに接続し、出力補正端子を基準電源
Ｖ２に接続するように各アナログスイッチＳＷ１，ＳＷ
２を切り換え制御した状態で、メインアンプ２の出力Ａ
Ｄ１のＡ／Ｄ変換値を求める。この変換値をＡ１とする
と、Ａ１＝（ＶＯＦ１×Ｇ１＋ｖ２＋ＶＯＦ２）×Ｇ２
となる。
る。つまりＭＰＵ４では、プリアンプ１の入力端子をア
ナロググランドＡＧに接続し、出力補正端子を基準電源
Ｖ２に接続するように各アナログスイッチＳＷ１，ＳＷ
２を切り換え制御した状態で、メインアンプ２の出力Ａ
Ｄ１のＡ／Ｄ変換値を求める。この変換値をＡ１とする
と、Ａ１＝（ＶＯＦ１×Ｇ１＋ｖ２＋ＶＯＦ２）×Ｇ２
となる。
【００２３】次に、プリアンプ１の入力端子に基準電源
Ｖ１を接続し、プリアンプの出力補正端子に基準電源Ｖ
２を接続するように各アナログスイッチＳＷ１，ＳＷ２
を切り換え制御した状態で、メインアンプ２の出力ＡＤ
１のＡ／Ｄ変換値を求める。この変換値をＡ２とする
と、Ａ２＝（ＶＯＦ１×Ｇ１＋ｖ1 ×Ｇ１＋ｖ２＋ＶＯ
Ｆ２）×Ｇ２となる。
Ｖ１を接続し、プリアンプの出力補正端子に基準電源Ｖ
２を接続するように各アナログスイッチＳＷ１，ＳＷ２
を切り換え制御した状態で、メインアンプ２の出力ＡＤ
１のＡ／Ｄ変換値を求める。この変換値をＡ２とする
と、Ａ２＝（ＶＯＦ１×Ｇ１＋ｖ1 ×Ｇ１＋ｖ２＋ＶＯ
Ｆ２）×Ｇ２となる。
【００２４】更に、プリアンプ１の入力端子及びプリア
ンプの出力補正端子に基準電源Ｖ１を接続するように各
アナログスイッチＳＷ１，ＳＷ２を切り換え制御した状
態で、ＡＤ２のＡ／Ｄ変換値を求める。この変換値をＡ
３とすると、Ａ３＝ｖ１となる。これらの変換値Ａ１〜
Ａ３より積算ゲインＧ１×Ｇ２はＧ１×Ｇ２＝（Ａ２−
Ａ１）／Ａ３で求まることになる。
ンプの出力補正端子に基準電源Ｖ１を接続するように各
アナログスイッチＳＷ１，ＳＷ２を切り換え制御した状
態で、ＡＤ２のＡ／Ｄ変換値を求める。この変換値をＡ
３とすると、Ａ３＝ｖ１となる。これらの変換値Ａ１〜
Ａ３より積算ゲインＧ１×Ｇ２はＧ１×Ｇ２＝（Ａ２−
Ａ１）／Ａ３で求まることになる。
【００２５】このようにして本実施形態でも実装下での
オフセット値、積算ゲインの値をＭＰＵ４にて求め、こ
れに基づいてＭＰＵ４において外部入力Ｘの変換値補正
を実施形態１と同様に行うことができるのである。また
本実施形態では基準電源Ｖ２の出力補正によりオフセッ
ト出力が必ず＋方向となり、Ａ／Ｄ変換値が正のみで使
えることで低コスト化を実現できる。
オフセット値、積算ゲインの値をＭＰＵ４にて求め、こ
れに基づいてＭＰＵ４において外部入力Ｘの変換値補正
を実施形態１と同様に行うことができるのである。また
本実施形態では基準電源Ｖ２の出力補正によりオフセッ
ト出力が必ず＋方向となり、Ａ／Ｄ変換値が正のみで使
えることで低コスト化を実現できる。
【００２６】尚本実施形態でも実装ゲインの積算の値Ｇ
１×Ｇ２は、オフセット値を含めて読み出されるので、
正規化してＡ／Ｄ変換値のフルスケールに対応させるよ
うにするのは勿論である。また本実施形態でも、オフセ
ットやゲインの実装値をＭＰＵ４で求めて変換値を補正
するので、基準電源Ｖ１，Ｖ２は互いに独立したもの
や、高精度のものが要求されず、また相対誤差を含んで
も安定化していれば問題がない。
１×Ｇ２は、オフセット値を含めて読み出されるので、
正規化してＡ／Ｄ変換値のフルスケールに対応させるよ
うにするのは勿論である。また本実施形態でも、オフセ
ットやゲインの実装値をＭＰＵ４で求めて変換値を補正
するので、基準電源Ｖ１，Ｖ２は互いに独立したもの
や、高精度のものが要求されず、また相対誤差を含んで
も安定化していれば問題がない。
【００２７】そこで基準電源Ｖ１，Ｖ２としては図４に
示すようにツェナーダイオードＺＤからなるシャントレ
ギュレータの電圧Ｖｒｅｆを抵抗Ｒ１，Ｒ２，Ｒ３で分
圧して所定の電圧ｖ１（＝Ｖｒｅｆ×（Ｒ２＋Ｒ３）／
（Ｒ１＋Ｒ２＋Ｒ３））及び電圧ｖ２（＝Ｖｒｅｆ×Ｒ
３／（Ｒ１＋Ｒ２＋Ｒ３））を得るもので構成すること
ができる。
示すようにツェナーダイオードＺＤからなるシャントレ
ギュレータの電圧Ｖｒｅｆを抵抗Ｒ１，Ｒ２，Ｒ３で分
圧して所定の電圧ｖ１（＝Ｖｒｅｆ×（Ｒ２＋Ｒ３）／
（Ｒ１＋Ｒ２＋Ｒ３））及び電圧ｖ２（＝Ｖｒｅｆ×Ｒ
３／（Ｒ１＋Ｒ２＋Ｒ３））を得るもので構成すること
ができる。
【００２８】
【発明の効果】請求項１の発明、請求項３の発明は上述
のように構成したので、実装下でのゲインやオフセット
の値をマイクロプロセッサで検出することができ、初期
精度の補正だけでなく、経時変化や温度変換にもダイナ
ミックに変換値誤差の補正ができ、しかもマイクロプロ
セッサによって自動補正ができるため、人間による調整
を必要とせず、精度の誤差調整ができるため信頼性が大
幅に向上するという効果があり、更に高精度の基準電源
等も必要とせず、入手しやすい汎用品で製作することが
可能で、低コスト化や納期管理等も容易であるという製
造上の効果もある。
のように構成したので、実装下でのゲインやオフセット
の値をマイクロプロセッサで検出することができ、初期
精度の補正だけでなく、経時変化や温度変換にもダイナ
ミックに変換値誤差の補正ができ、しかもマイクロプロ
セッサによって自動補正ができるため、人間による調整
を必要とせず、精度の誤差調整ができるため信頼性が大
幅に向上するという効果があり、更に高精度の基準電源
等も必要とせず、入手しやすい汎用品で製作することが
可能で、低コスト化や納期管理等も容易であるという製
造上の効果もある。
【００２９】請求項２の発明、請求項４の発明は、基準
電源の構成を簡単化したものであり、コスト的にも優れ
ているという効果がある。請求項５の発明は、Ａ／Ｄ変
換値のフルスケースに対応して、他のの装置からＡ／Ｄ
変換値を読み出す時に整合がとれるという効果がある。
電源の構成を簡単化したものであり、コスト的にも優れ
ているという効果がある。請求項５の発明は、Ａ／Ｄ変
換値のフルスケースに対応して、他のの装置からＡ／Ｄ
変換値を読み出す時に整合がとれるという効果がある。
【図１】本発明の実施形態１の回路構成図である。
【図２】同上の基準電源の回路構成図である。
【図３】本発明の実施形態２の回路構成図である。
【図４】同上の基準電源の回路構成図である。
１ プリアンプ ２ メインアンプ ３ Ａ／Ｄ変換器 ４ マイクロプロセッサ ＳＷ１，ＳＷ２ アナログスイッチ Ｖ1 基準電源 ＡＧ アナロググランド Ｇ１，Ｇ２ ゲイン ＡＤ１，ＡＤ２ アンプ出力 Ｘ 外部入力
Claims (5)
- 【請求項１】外部入力を増幅する演算増幅器からなるプ
リアンプと、該プリアンプからの増幅出力を増幅するメ
インアンプと、少なくとも２チャンネルの入力を有し、
プリアンプの出力及びメインアンプの出力を夫々Ａ／Ｄ
変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの出力を
取り込み演算処理を行うマイクロプロセッサとから構成
されるＡ／Ｄ変換装置において、プリアンプの入力端子
側に、該入力端子に外部入力と基準電源とアナロググラ
ンドとを選択切換え接続するスイッチを設け、プリアン
プに設けられた出力補正端子側に、該出力補正端子に、
前記アナロググランドと前記基準電源とを選択切換え接
続する別のスイッチを設け、マイクロプセッサでは、プ
リアンプの入力端子及び出力補正端子をアナロググラン
ドに接続した状態で、プリアンプの出力の第１のＡ／Ｄ
変換値及びメインアンプの出力の第２のＡ／Ｄ変換値と
を求め、プリアンプの入力端子をアナロググランドに接
続し、出力補正端子を基準電源に接続した状態で、プリ
アンプの出力の第３のＡ／Ｄ変換値を求め、プリアンプ
の入力端子を基準電源に接続し、出力補正端子をアナロ
ググランドに接続した状態でメインアンプの出力の第４
のＡ／Ｄ変換値を求め、これらの第１乃至第４のＡ／Ｄ
変換値からオフセット及びゲインの値を検出することを
特徴とするＡ／Ｄ変換装置。 - 【請求項２】上記基準電源は、シャントレギュレータの
電圧を抵抗分圧して得て成ることを特徴とする請求項１
記載のＡ／Ｄ変換装置。 - 【請求項３】外部入力を増幅する演算増幅器からなるプ
リアンプと、該プリアンプからの増幅出力を増幅するメ
インアンプと、少なくとも２チャンネルの入力を有し、
一方の入力にメインアンプの出力を接続し、他方の入力
に第１の基準電源の電圧を接続してＡ／Ｄ変換するＡ／
Ｄ変換器と、該Ａ／Ｄ変換器からの出力を取り込み演算
処理を行うマイクロプロセッサとから構成されるＡ／Ｄ
変換装置において、プリアンプの入力端子側に、該入力
端子に外部入力と第２の基準電源とアナロググランドと
を選択切換え接続するスイッチを設け、プリアンプに設
けられた出力補正端子側に、該出力補正端子及び上記Ａ
／Ｄ変換器の他の入力に、前記第１の基準電源と前記第
２の基準電源とを選択切換え接続する別のスイッチを設
け、マイクロプセッサでは、プリアンプの入力端子をア
ナロググランドに接続し、出力補正端子を第１の基準電
源に接続した状態で、メインアンプの出力の第１のＡ／
Ｄ変換値を求め、プリアンプの入力端子を第２の基準電
源に接続し、出力補正端子を第１の基準電源に接続した
状態で、メインアンプの出力の第２のＡ／Ｄ変換値を求
め、プリアンプの入力端子及び出力補正端子及びＡ／Ｄ
変換器の他の入力に第２の基準電源を接続してこの第２
の基準電源の出力の第３のＡ／Ｄ変換値を求め、これら
第１乃至第３のＡ／Ｄ変換値からオフセット及びゲイン
の値を検出することを特徴とするＡ／Ｄ変換装置。 - 【請求項４】第１、第２の基準電源は、一つのシャント
レギュレータの電圧を抵抗分圧して夫々得て成ることを
特徴とする請求項３記載のＡ／Ｄ変換装置。 - 【請求項５】上記検出されたオフセット及びゲインの値
を用いて外部入力の変換値をＡ／Ｄ変換値のフルスケー
ルにマイクロプセッサで正規化することを特徴とする請
求項１又は３記載のＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01364098A JP3750330B2 (ja) | 1998-01-27 | 1998-01-27 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01364098A JP3750330B2 (ja) | 1998-01-27 | 1998-01-27 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214996A true JPH11214996A (ja) | 1999-08-06 |
| JP3750330B2 JP3750330B2 (ja) | 2006-03-01 |
Family
ID=11838847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01364098A Expired - Fee Related JP3750330B2 (ja) | 1998-01-27 | 1998-01-27 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3750330B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149609B2 (en) | 2004-01-15 | 2006-12-12 | Mitsubishi Denki Kabushiki Kaisha | Vehicular electronic control unit |
| US10393800B2 (en) | 2016-06-10 | 2019-08-27 | Sick Ag | Circuit arrangement |
-
1998
- 1998-01-27 JP JP01364098A patent/JP3750330B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149609B2 (en) | 2004-01-15 | 2006-12-12 | Mitsubishi Denki Kabushiki Kaisha | Vehicular electronic control unit |
| US10393800B2 (en) | 2016-06-10 | 2019-08-27 | Sick Ag | Circuit arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3750330B2 (ja) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9385673B2 (en) | Amplifier with offset compensation | |
| US7268624B2 (en) | Differential amplifier offset voltage minimization independently from common mode voltage adjustment | |
| US20050225470A1 (en) | Digitally self-calibrating pipeline adc and controlling method thereof | |
| US20050225462A1 (en) | Pipeline adc calibrating method and apparatus thereof | |
| JPH11214996A (ja) | Ａ／ｄ変換装置 | |
| JP2003042870A (ja) | センサ用温度特性補正回路装置及びセンサの温度特性補正方法 | |
| KR100904225B1 (ko) | 수위 측정 장치 | |
| JPH066218A (ja) | 温度補償機能を有するアナログ／デジタル変換装置 | |
| CN114487984A (zh) | 射频电源的校准装置及方法 | |
| JPH07273650A (ja) | 非線形信号用のａ／ｄ変換回路 | |
| JP4746792B2 (ja) | Ａ／ｄ変換装置 | |
| JP2001174489A (ja) | デジタル電圧計 | |
| KR100511706B1 (ko) | 피엘씨 아날로그 입력 모듈 | |
| JPH05110350A (ja) | 入力オフセツト電圧補正装置 | |
| JP2002374131A (ja) | 演算増幅器オフセット電圧自動校正回路 | |
| JPH0373822B2 (ja) | ||
| JPH06213435A (ja) | 燃焼機器用制御装置 | |
| JPH07198305A (ja) | 位置検出装置 | |
| JPH0613899A (ja) | アナログ／ディジタル変換器の入力校正方法 | |
| JPS6141918A (ja) | フライングキヤパシタ・マルチプレクサ回路用誤差補正装置 | |
| JP3214230B2 (ja) | Ｄ／ａ変換器のゲイン調整回路 | |
| JP2021189109A (ja) | センサ駆動回路 | |
| JPH0387641A (ja) | 湿度センサの信号処理回路 | |
| JP2626100B2 (ja) | 多点測定装置 | |
| JP2876844B2 (ja) | Ｉｃテスタ用ドライバの出力電圧補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
| LAPS | Cancellation because of no payment of annual fees |