JP2878602B2 - アナログ出力装置 - Google Patents
アナログ出力装置Info
- Publication number
- JP2878602B2 JP2878602B2 JP15630394A JP15630394A JP2878602B2 JP 2878602 B2 JP2878602 B2 JP 2878602B2 JP 15630394 A JP15630394 A JP 15630394A JP 15630394 A JP15630394 A JP 15630394A JP 2878602 B2 JP2878602 B2 JP 2878602B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- power supply
- analog
- analog output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、プラント等を制御す
る制御用計算機のアナログ出力装置に関するものであ
る。
る制御用計算機のアナログ出力装置に関するものであ
る。
【０００２】
【従来の技術】図８は、例えば特開平４−３０２２２２
号公報に示された従来のアナログ出力装置の構成を示す
ブロック図である。図において、１はアナログ出力装
置、２はデジタルデータが入力する入力ポート、３は入
力ポート２から入力される制御用計算機から出力されて
くるアナログ出力値を示すデジタルデータを記憶するレ
ジスタ、４はレジスタ３のデジタルデータをアナログ量
に変換するＤ／Ａ変換器、５はＤ／Ａ変換器のゲイン誤
差を補正するために設けたゲイン調整抵抗、６はＤ／Ａ
変換器４のオフセット誤差を補正するために設けたオフ
セット調整抵抗、７はアナログ出力端子である。
号公報に示された従来のアナログ出力装置の構成を示す
ブロック図である。図において、１はアナログ出力装
置、２はデジタルデータが入力する入力ポート、３は入
力ポート２から入力される制御用計算機から出力されて
くるアナログ出力値を示すデジタルデータを記憶するレ
ジスタ、４はレジスタ３のデジタルデータをアナログ量
に変換するＤ／Ａ変換器、５はＤ／Ａ変換器のゲイン誤
差を補正するために設けたゲイン調整抵抗、６はＤ／Ａ
変換器４のオフセット誤差を補正するために設けたオフ
セット調整抵抗、７はアナログ出力端子である。
【０００３】このような従来のアナログ出力装置におい
ては、制御用計算機から出力されるデジタルデータは入
力ポート２を介してレジスタ３に記憶される。レジスタ
３は、演算周期の異なる上位の制御用計算機とアナログ
出力装置間のデータの伝達をスムーズに行うもので、レ
ジスタ３の出力はＤ／Ａ変換器４でアナログ量に変換さ
れ、アナログ出力端子７を介してプラントの被制御機器
に出力される。Ｄ／Ａ変換器４はデジタルデータに比例
したアナログ量を出力するように設計、製造されるが、
使用する材料の特性の誤差や製造誤差により設計で設定
した入出力特性に対して誤差を持ったものとなる。この
入出力特性の誤差はゲイン誤差とオフセット誤差に分け
てＤ／Ａ変換器の製造者から性能表として提示される。
Ｄ／Ａ変換器４にゲイン調整抵抗５及びオフセット調整
抵抗６を付加して、それぞれゲイン誤差及びオフセット
誤差を補正して設計で設定した入出力特性を実現してい
る。
ては、制御用計算機から出力されるデジタルデータは入
力ポート２を介してレジスタ３に記憶される。レジスタ
３は、演算周期の異なる上位の制御用計算機とアナログ
出力装置間のデータの伝達をスムーズに行うもので、レ
ジスタ３の出力はＤ／Ａ変換器４でアナログ量に変換さ
れ、アナログ出力端子７を介してプラントの被制御機器
に出力される。Ｄ／Ａ変換器４はデジタルデータに比例
したアナログ量を出力するように設計、製造されるが、
使用する材料の特性の誤差や製造誤差により設計で設定
した入出力特性に対して誤差を持ったものとなる。この
入出力特性の誤差はゲイン誤差とオフセット誤差に分け
てＤ／Ａ変換器の製造者から性能表として提示される。
Ｄ／Ａ変換器４にゲイン調整抵抗５及びオフセット調整
抵抗６を付加して、それぞれゲイン誤差及びオフセット
誤差を補正して設計で設定した入出力特性を実現してい
る。
【０００４】
【発明が解決しようとする課題】従来のアナログ出力装
置は以上のように構成されているので、Ｄ／Ａ変換器の
ゲイン及びオフセットを調整することが必要である。ま
たＤ／Ａ変換器のゲインやオフセットは周囲温度によっ
て変化することがあり、この場合は制御精度が劣化す
る。またゲインやオフセットは時間の経過とともに変化
することもあり、定期的に再調整が必要であるなどの問
題点があった。
置は以上のように構成されているので、Ｄ／Ａ変換器の
ゲイン及びオフセットを調整することが必要である。ま
たＤ／Ａ変換器のゲインやオフセットは周囲温度によっ
て変化することがあり、この場合は制御精度が劣化す
る。またゲインやオフセットは時間の経過とともに変化
することもあり、定期的に再調整が必要であるなどの問
題点があった。
【０００５】この発明は上記のような課題を解決するた
めになされたものであり、Ｄ／Ａ変換器のゲイン及びオ
フセットを自動的に補正して、設計の設定した入出力特
性を常に維持するアナログ出力装置を得ることを目的と
する。
めになされたものであり、Ｄ／Ａ変換器のゲイン及びオ
フセットを自動的に補正して、設計の設定した入出力特
性を常に維持するアナログ出力装置を得ることを目的と
する。
【０００６】
【課題を解決するための手段】この発明に係るアナログ
出力装置は、デジタルデータを入力する入力ポート、こ
の入力ポートに入力されるデジタルデータをアナログ量
に変換するＤ／Ａ変換器、このＤ／Ａ変換器の出力であ
るアナログ量を外部に出力するアナログ出力端子、上記
アナログ量をデジタル量に変換するＡ／Ｄ変換器、この
Ａ／Ｄ変換器を校正するために上記Ａ／Ｄ変換器へ出力
を与える校正用基準電源、この校正用基準電源の出力を
上記Ａ／Ｄ変換器によってＡ／Ｄ変換して得たデジタル
量を用いて、上記Ａ／Ｄ変換器の誤差を算出して上記Ａ
／Ｄ変換器を校正すると共に、上記Ａ／Ｄ変換器の出力
する校正されたデジタル量に基づいて上記Ｄ／Ａ変換器
の誤差を算出し、この算出された誤差を用いて、上記入
力ポートに入力されるデジタルデータを補正する演算回
路を備え、上記演算回路は、外付け構造の校正用基準電
源の出力を上記Ａ／Ｄ変換器によってＡ／Ｄ変換して得
たデジタル量を用いて、内蔵の校正用基準電源の誤差を
算出することを特徴とするものである。
出力装置は、デジタルデータを入力する入力ポート、こ
の入力ポートに入力されるデジタルデータをアナログ量
に変換するＤ／Ａ変換器、このＤ／Ａ変換器の出力であ
るアナログ量を外部に出力するアナログ出力端子、上記
アナログ量をデジタル量に変換するＡ／Ｄ変換器、この
Ａ／Ｄ変換器を校正するために上記Ａ／Ｄ変換器へ出力
を与える校正用基準電源、この校正用基準電源の出力を
上記Ａ／Ｄ変換器によってＡ／Ｄ変換して得たデジタル
量を用いて、上記Ａ／Ｄ変換器の誤差を算出して上記Ａ
／Ｄ変換器を校正すると共に、上記Ａ／Ｄ変換器の出力
する校正されたデジタル量に基づいて上記Ｄ／Ａ変換器
の誤差を算出し、この算出された誤差を用いて、上記入
力ポートに入力されるデジタルデータを補正する演算回
路を備え、上記演算回路は、外付け構造の校正用基準電
源の出力を上記Ａ／Ｄ変換器によってＡ／Ｄ変換して得
たデジタル量を用いて、内蔵の校正用基準電源の誤差を
算出することを特徴とするものである。
【０００７】
【作用】上記のように構成されたアナログ出力装置にお
いては、入力ポートに入力されるデジタルデータをアナ
ログ量に変換するＤ／Ａ変換器の出力であるアナログ量
を、Ａ／Ｄ変換器によってデジタル量に変換し、このデ
ジタル量によってＤ／Ａ変換器の誤差を算出し、この算
出された誤差に基づいて入力ポートに入力されるデジタ
ルデータを補正する演算回路を設けて、Ｄ／Ａ変換器の
誤差を自動的に補正する。また、Ｄ／Ａ変換器の誤差の
算出に用いるＡ／Ｄ変換器を校正するための校正用基準
電源を設け、この校正用基準電源の出力をＡ／Ｄ変換器
によってＡ／Ｄ変換して得たデジタル量を用いて、Ａ／
Ｄ変換器の誤差を算出して、自動的にＡ／Ｄ変換器を校
正する。また、校正用基準電源を、外付けとしたので、
校正用基準電源を複数のアナログ出力装置で共用でき
る。さらに、外付けの校正用基準電源の出力を用いて、
内蔵の校正用基準電源を校正するものである。
いては、入力ポートに入力されるデジタルデータをアナ
ログ量に変換するＤ／Ａ変換器の出力であるアナログ量
を、Ａ／Ｄ変換器によってデジタル量に変換し、このデ
ジタル量によってＤ／Ａ変換器の誤差を算出し、この算
出された誤差に基づいて入力ポートに入力されるデジタ
ルデータを補正する演算回路を設けて、Ｄ／Ａ変換器の
誤差を自動的に補正する。また、Ｄ／Ａ変換器の誤差の
算出に用いるＡ／Ｄ変換器を校正するための校正用基準
電源を設け、この校正用基準電源の出力をＡ／Ｄ変換器
によってＡ／Ｄ変換して得たデジタル量を用いて、Ａ／
Ｄ変換器の誤差を算出して、自動的にＡ／Ｄ変換器を校
正する。また、校正用基準電源を、外付けとしたので、
校正用基準電源を複数のアナログ出力装置で共用でき
る。さらに、外付けの校正用基準電源の出力を用いて、
内蔵の校正用基準電源を校正するものである。
【０００８】図１は、この発明のベースとなるアナログ
出力装置を示すブロック図、図２は、Ｄ／Ａ変換器の入
出力特性を示すグラフ、図３は、Ｄ／Ａ変換器をゲイン
及びオフセットで示した内部ブロック図である。図にお
いて、１〜４及び７は上記従来装置と同一のものであ
り、その説明を省略する。８はＤ／Ａ変換器４のアナロ
グ出力をデジタル量に変換するＡ／Ｄ変換器、９は演算
回路で、Ａ／Ｄ変換器８の出力するデジタル量に基づい
てＤ／Ａ変換器４の固有のゲイン及びオフセットを導出
した後、設計において設定した入出力特性を満足するた
めに必要なゲイン及びオフセットの補正量を決定し、こ
れらの補正量をレジスタ３の出力であるデジタルデータ
に乗算または加算の演算処理を加えてＤ／Ａ変換器４に
出力する。
出力装置を示すブロック図、図２は、Ｄ／Ａ変換器の入
出力特性を示すグラフ、図３は、Ｄ／Ａ変換器をゲイン
及びオフセットで示した内部ブロック図である。図にお
いて、１〜４及び７は上記従来装置と同一のものであ
り、その説明を省略する。８はＤ／Ａ変換器４のアナロ
グ出力をデジタル量に変換するＡ／Ｄ変換器、９は演算
回路で、Ａ／Ｄ変換器８の出力するデジタル量に基づい
てＤ／Ａ変換器４の固有のゲイン及びオフセットを導出
した後、設計において設定した入出力特性を満足するた
めに必要なゲイン及びオフセットの補正量を決定し、こ
れらの補正量をレジスタ３の出力であるデジタルデータ
に乗算または加算の演算処理を加えてＤ／Ａ変換器４に
出力する。
【０００９】このように構成されたアナログ出力装置に
おいては、演算回路９がレジスタ３の出力であるデジタ
ルデータに演算処理を加える場合のゲインの初期値は
１、オフセットの初期値は０であり、この場合のレジス
タ３の出力であるデジタルデータは加工されることなく
Ｄ／Ａ変換器４に出力される。レジスタ３の出力である
デジタルデータは周期的に更新出力されてくる。すなわ
ち、制御用計算機から、例えば０．５秒周期でデジタル
データが出力され、これをレジスタ３で記憶し、例えば
０．０５秒周期で動作する演算回路９にアナログ出力値
の目標値として入力する。今、レジスタ３の出力である
デジタルデータＤｎに対応するＡ／Ｄ変換器８で測定し
たＤ／Ａ変換器４の出力をＡｎ，同様にＤｌに対応する
出力をＡｌとすると、図２に示す特性曲線が得られる。
おいては、演算回路９がレジスタ３の出力であるデジタ
ルデータに演算処理を加える場合のゲインの初期値は
１、オフセットの初期値は０であり、この場合のレジス
タ３の出力であるデジタルデータは加工されることなく
Ｄ／Ａ変換器４に出力される。レジスタ３の出力である
デジタルデータは周期的に更新出力されてくる。すなわ
ち、制御用計算機から、例えば０．５秒周期でデジタル
データが出力され、これをレジスタ３で記憶し、例えば
０．０５秒周期で動作する演算回路９にアナログ出力値
の目標値として入力する。今、レジスタ３の出力である
デジタルデータＤｎに対応するＡ／Ｄ変換器８で測定し
たＤ／Ａ変換器４の出力をＡｎ，同様にＤｌに対応する
出力をＡｌとすると、図２に示す特性曲線が得られる。
【００１０】図２よりＤ／Ａ変換器４のゲイン及びオフ
セットはそれぞれ次式で求められる。 ゲイン＝（Ａｎ−Ａｌ）／（Ｄｎ−Ｄｌ） オフセット＝（Ａｌ・Ｄｎ−Ａｎ・Ｄｌ）／（Ｄｎ−Ｄ
ｌ） 図３は上記で求めたゲイン及びオフセットを用いて表し
たＤ／Ａ変換器４の内部ブロック図である。今、設計で
設定したゲインをＫ，オフセットをＯとすると、演算回
路９がその演算処理によってレジスタ３から出力される
デジタルデータに付加すべきゲインをＫｑ，オフセット
をＥｑとすると次式を満足しなければならない。 Ｋ＝Ｋｑ×（Ａｎ−Ａｌ）／（Ｄｎ−Ｄｌ） Ｏ＝Ｅｑ＋（Ａｌ・Ｄｎ−Ａｎ・Ｄｌ）／（Ｄｎ−Ｄ
ｌ） すなわち演算回路９はＡ／Ｄ変換器８の出力したデジタ
ル量に基づいてＤ／Ａ変換器４の固有のゲイン及びオフ
セットを導出した後、レジスタ３の出力であるデジタル
データに付加すべきゲイン及びオフセットの補正量Ｋｑ
及びＥｑを導出し、それをレジスタ３の出力であるデジ
タルデータに付加してＤ／Ａ変換器４に出力することに
より、Ｄ／Ａ変換器４の出力は設計で設定したゲイン及
びオフセットを有することになる。これによりＤ／Ａ変
換器４の誤差が自動的に補正される。
セットはそれぞれ次式で求められる。 ゲイン＝（Ａｎ−Ａｌ）／（Ｄｎ−Ｄｌ） オフセット＝（Ａｌ・Ｄｎ−Ａｎ・Ｄｌ）／（Ｄｎ−Ｄ
ｌ） 図３は上記で求めたゲイン及びオフセットを用いて表し
たＤ／Ａ変換器４の内部ブロック図である。今、設計で
設定したゲインをＫ，オフセットをＯとすると、演算回
路９がその演算処理によってレジスタ３から出力される
デジタルデータに付加すべきゲインをＫｑ，オフセット
をＥｑとすると次式を満足しなければならない。 Ｋ＝Ｋｑ×（Ａｎ−Ａｌ）／（Ｄｎ−Ｄｌ） Ｏ＝Ｅｑ＋（Ａｌ・Ｄｎ−Ａｎ・Ｄｌ）／（Ｄｎ−Ｄ
ｌ） すなわち演算回路９はＡ／Ｄ変換器８の出力したデジタ
ル量に基づいてＤ／Ａ変換器４の固有のゲイン及びオフ
セットを導出した後、レジスタ３の出力であるデジタル
データに付加すべきゲイン及びオフセットの補正量Ｋｑ
及びＥｑを導出し、それをレジスタ３の出力であるデジ
タルデータに付加してＤ／Ａ変換器４に出力することに
より、Ｄ／Ａ変換器４の出力は設計で設定したゲイン及
びオフセットを有することになる。これによりＤ／Ａ変
換器４の誤差が自動的に補正される。
【００１１】図１の回路では、Ａ／Ｄ変換器８の誤差を
無視して述べたが、図４に示すように、校正用基準電源
１０をアナログ出力装置１の内部に設け、この校正用基
準電源１０の出力をＡ／Ｄ変換器８でデジタル量に変換
して、Ｄ／Ａ変換器４の場合と同様の手順によりＡ／Ｄ
変換器８のゲイン及びオフセット誤差を導出することが
できる。演算回路９でＤ／Ａ変換器４のゲイン及びオフ
セットの補正量を導出する際に、校正用基準電源１０を
用いて導出したＡ／Ｄ変換器８のゲイン及びオフセット
誤差を差し引くことにより、より高い精度を有するアナ
ログ出力が得られる。Ａ／Ｄ変換器８のゲインやオフセ
ットのドリフトは時間経過にともなって変化する場合
と、周囲の温度や湿度の変化にともなって変化する場合
があり、これらの変化を事前に予測するのは困難である
ので、常時校正用基準電源を入力してＡ／Ｄ変換器８を
校正し、高い精度を維持する必要がある。
無視して述べたが、図４に示すように、校正用基準電源
１０をアナログ出力装置１の内部に設け、この校正用基
準電源１０の出力をＡ／Ｄ変換器８でデジタル量に変換
して、Ｄ／Ａ変換器４の場合と同様の手順によりＡ／Ｄ
変換器８のゲイン及びオフセット誤差を導出することが
できる。演算回路９でＤ／Ａ変換器４のゲイン及びオフ
セットの補正量を導出する際に、校正用基準電源１０を
用いて導出したＡ／Ｄ変換器８のゲイン及びオフセット
誤差を差し引くことにより、より高い精度を有するアナ
ログ出力が得られる。Ａ／Ｄ変換器８のゲインやオフセ
ットのドリフトは時間経過にともなって変化する場合
と、周囲の温度や湿度の変化にともなって変化する場合
があり、これらの変化を事前に予測するのは困難である
ので、常時校正用基準電源を入力してＡ／Ｄ変換器８を
校正し、高い精度を維持する必要がある。
【００１２】図４の例では、校正用基準電源１０をアナ
ログ出力装置１に内蔵する場合について述べたが、図５
に示すように外部校正用基準電源１１を入力端子１２を
介して、Ａ／Ｄ変換器８に入力することができる。この
場合、外部校正用基準電源１１を複数のアナログ出力装
置１で共用することができるのでコストの低減ができ
る。また外部校正用基準電源１１は、複数のアナログ出
力装置１で共用できるので、コスト的には高価でも、高
精度、高安定のものが使用可能となりより高精度、高安
定のアナログ出力装置が得られる。
ログ出力装置１に内蔵する場合について述べたが、図５
に示すように外部校正用基準電源１１を入力端子１２を
介して、Ａ／Ｄ変換器８に入力することができる。この
場合、外部校正用基準電源１１を複数のアナログ出力装
置１で共用することができるのでコストの低減ができ
る。また外部校正用基準電源１１は、複数のアナログ出
力装置１で共用できるので、コスト的には高価でも、高
精度、高安定のものが使用可能となりより高精度、高安
定のアナログ出力装置が得られる。
【００１３】
実施例１． 以下、この発明の実施例１を図に基づいて説明する。図
１及び図４の例 では内部の校正用基準電源１０または外
部校正用基準電源１１をそれぞれ単独に用いる場合につ
いて述べたが、図６に示すように両方の校正用基準電源
１０及び１１を同時に用いることができる。この場合、
高精度、高安定の外部校正用基準電源１１を用いて内部
の校正用基準電源１０を校正することができるので、外
部校正用基準電源１１が故障した場合でもアナログ出力
装置１は内部の校正用基準電源１０を用いて機能を維持
することができる。このようにして、高精度、高安定
で、かつ外部校正用基準電源１１の故障により複数のア
ナログ出力装置が機能喪失することがなくなる。
１及び図４の例 では内部の校正用基準電源１０または外
部校正用基準電源１１をそれぞれ単独に用いる場合につ
いて述べたが、図６に示すように両方の校正用基準電源
１０及び１１を同時に用いることができる。この場合、
高精度、高安定の外部校正用基準電源１１を用いて内部
の校正用基準電源１０を校正することができるので、外
部校正用基準電源１１が故障した場合でもアナログ出力
装置１は内部の校正用基準電源１０を用いて機能を維持
することができる。このようにして、高精度、高安定
で、かつ外部校正用基準電源１１の故障により複数のア
ナログ出力装置が機能喪失することがなくなる。
【００１４】図１の例では、Ｄ／Ａ変換器４のゲイン及
びオフセット誤差を自動的に補正することを示したが、
図７に示すように、Ｄ／Ａ変換器４の出力をダイオード
１３を介して出力する場合は、Ｄ／Ａ変換器４とダイオ
ード１３の特性を合成したものを、Ｄ／Ａ変換器４の特
性と做して自動的に補正される。Ｄ／Ａ変換器４の出力
をダイオード１３を介して出力することにより、図７に
示すように複数のアナログ出力装置１を並列に接続した
多重化構成が可能となり、高信頼度のアナログ出力装置
が得られる。
びオフセット誤差を自動的に補正することを示したが、
図７に示すように、Ｄ／Ａ変換器４の出力をダイオード
１３を介して出力する場合は、Ｄ／Ａ変換器４とダイオ
ード１３の特性を合成したものを、Ｄ／Ａ変換器４の特
性と做して自動的に補正される。Ｄ／Ａ変換器４の出力
をダイオード１３を介して出力することにより、図７に
示すように複数のアナログ出力装置１を並列に接続した
多重化構成が可能となり、高信頼度のアナログ出力装置
が得られる。
【００１５】この場合、相対的に高い電圧源に接続され
たダイオード１３が導通し、低い電圧源に接続されたダ
イオード１３には逆バイアスが印加されるため遮断状態
となる。これにより高い電圧源のアナログ出力装置１の
単独使用と同等になり負荷には高い電圧源の電圧が供給
される。上位の制御用計算機はアナログ出力値を示すデ
ジタルデータを２台のアナログ出力装置１に出力する
時、それぞれに異なるアナログ出力値を指定して、いず
れのアナログ出力装置１が負荷に出力するか選択するこ
とができる。従来、ダイオード１３の突き合わせによる
アナログ出力装置１の並列接続では、ダイオード１３の
順方向電圧降下の影響を避けるため電流出力形が用いら
れていた。図７のアナログ出力装置１では、突き合わせ
ダイオード１３の負荷側の電圧を測定して、ダイオード
１３の順方向電圧降下を含めてゲイン及びオフセットの
補正をするように構成しているので電圧出力形も使用可
能となった。電圧出力形のアナログ出力装置１は、複数
の負荷に並列に信号を供給できるので、装置間の信号授
受が容易で制御装置のコストを低減できる効果がある。
たダイオード１３が導通し、低い電圧源に接続されたダ
イオード１３には逆バイアスが印加されるため遮断状態
となる。これにより高い電圧源のアナログ出力装置１の
単独使用と同等になり負荷には高い電圧源の電圧が供給
される。上位の制御用計算機はアナログ出力値を示すデ
ジタルデータを２台のアナログ出力装置１に出力する
時、それぞれに異なるアナログ出力値を指定して、いず
れのアナログ出力装置１が負荷に出力するか選択するこ
とができる。従来、ダイオード１３の突き合わせによる
アナログ出力装置１の並列接続では、ダイオード１３の
順方向電圧降下の影響を避けるため電流出力形が用いら
れていた。図７のアナログ出力装置１では、突き合わせ
ダイオード１３の負荷側の電圧を測定して、ダイオード
１３の順方向電圧降下を含めてゲイン及びオフセットの
補正をするように構成しているので電圧出力形も使用可
能となった。電圧出力形のアナログ出力装置１は、複数
の負荷に並列に信号を供給できるので、装置間の信号授
受が容易で制御装置のコストを低減できる効果がある。
【００１６】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。入力ポ
ートに入力されるデジタルデータをアナログ量に変換す
るＤ／Ａ変換器の出力であるアナログ量を、Ａ／Ｄ変換
器によってデジタル量に変換し、このデジタル量によっ
てＤ／Ａ変換器の誤差を算出し、この算出された誤差に
基づいて入力ポートに入力されるデジタルデータを補正
する演算回路を設けて、Ｄ／Ａ変換器の誤差を自動的に
補正して、高い精度を維持するようにしたので、信頼性
の高いプラントの制御が達成できるとともに、初期調整
及び定期的な調整が省略でき、プラントの建設および保
守費用が低減できる。
れているので、以下に示すような効果を奏する。入力ポ
ートに入力されるデジタルデータをアナログ量に変換す
るＤ／Ａ変換器の出力であるアナログ量を、Ａ／Ｄ変換
器によってデジタル量に変換し、このデジタル量によっ
てＤ／Ａ変換器の誤差を算出し、この算出された誤差に
基づいて入力ポートに入力されるデジタルデータを補正
する演算回路を設けて、Ｄ／Ａ変換器の誤差を自動的に
補正して、高い精度を維持するようにしたので、信頼性
の高いプラントの制御が達成できるとともに、初期調整
及び定期的な調整が省略でき、プラントの建設および保
守費用が低減できる。
【００１７】また、Ｄ／Ａ変換器の誤差の算出に用いる
Ａ／Ｄ変換器を校正するための校正用基準電源を設け、
自動的にＡ／Ｄ変換器を校正するので、より高い精度の
アナログ出力装置を得ることができる。また、校正用基
準電源を、外付けとすれば、校正用基準電源を複数のア
ナログ出力装置で共用でき、高精度の校正用基準電源が
使用でき、より高精度、高安定のアナログ出力装置が得
られる。さらに、外付けの校正用基準電源を用いて、内
蔵の校正用基準電源を校正するので、外付けの校正用基
準電源が故障した場合でも、内蔵の校正用基準電源によ
り、Ａ／Ｄ変換器を校正することができる。また、Ｄ／
Ａ変換器の出力を、ダイオードを介して出力端子に出力
し、アナログ出力装置を並列接続した多重化構成とすれ
ば、高信頼度のアナログ出力装置が得られる。
Ａ／Ｄ変換器を校正するための校正用基準電源を設け、
自動的にＡ／Ｄ変換器を校正するので、より高い精度の
アナログ出力装置を得ることができる。また、校正用基
準電源を、外付けとすれば、校正用基準電源を複数のア
ナログ出力装置で共用でき、高精度の校正用基準電源が
使用でき、より高精度、高安定のアナログ出力装置が得
られる。さらに、外付けの校正用基準電源を用いて、内
蔵の校正用基準電源を校正するので、外付けの校正用基
準電源が故障した場合でも、内蔵の校正用基準電源によ
り、Ａ／Ｄ変換器を校正することができる。また、Ｄ／
Ａ変換器の出力を、ダイオードを介して出力端子に出力
し、アナログ出力装置を並列接続した多重化構成とすれ
ば、高信頼度のアナログ出力装置が得られる。
【図面の簡単な説明】
【図１】 この発明のベースとなるアナログ出力装置を
示すブロック図である。
示すブロック図である。
【図２】 Ｄ／Ａ変換器の入出力特性を示すグラフであ
る。
る。
【図３】 Ｄ／Ａ変換器をゲイン及びオフセットで示し
た内部ブロック図である。
た内部ブロック図である。
【図４】 図１の回路を改良したアナログ出力装置を示
すブロック図である。
すブロック図である。
【図５】 図４の回路を改良したアナログ出力装置を示
すブロック図である。
すブロック図である。
【図６】 この発明の実施例１のアナログ出力装置を示
すブロック図である。
すブロック図である。
【図７】 図１の回路を改良したアナログ出力装置を示
すブロック図である。
すブロック図である。
【図８】 従来のアナログ出力装置の構成を示すブロッ
ク図である。
ク図である。
１ アナログ出力装置、２ 入力ポート、４ Ｄ／Ａ変
換器、７ アナログ出力端子、８ Ａ／Ｄ変換器、９
演算回路、１０ 校正用基準電源、１１ 外部校正用基
準電源、１３ ダイオード。
換器、７ アナログ出力端子、８ Ａ／Ｄ変換器、９
演算回路、１０ 校正用基準電源、１１ 外部校正用基
準電源、１３ ダイオード。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 1/10
Claims (1)
- 【請求項１】 デジタルデータを入力する入力ポート、
この入力ポートに入力されるデジタルデータをアナログ
量に変換するＤ／Ａ変換器、このＤ／Ａ変換器の出力で
あるアナログ量を外部に出力するアナログ出力端子、上
記アナログ量をデジタル量に変換するＡ／Ｄ変換器、こ
のＡ／Ｄ変換器を校正するために上記Ａ／Ｄ変換器へ出
力を与える校正用基準電源、この校正用基準電源の出力
を上記Ａ／Ｄ変換器によってＡ／Ｄ変換して得たデジタ
ル量を用いて、上記Ａ／Ｄ変換器の誤差を算出して上記
Ａ／Ｄ変換器を校正すると共に、上記Ａ／Ｄ変換器の出
力する校正されたデジタル量に基づいて上記Ｄ／Ａ変換
器の誤差を算出し、この算出された誤差を用いて、上記
入力ポートに入力されるデジタルデータを補正する演算
回路を備え、上記演算回路は、外付け構造の校正用基準
電源の出力を上記Ａ／Ｄ変換器によってＡ／Ｄ変換して
得たデジタル量を用いて、内蔵の校正用基準電源の誤差
を算出することを特徴とするアナログ出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15630394A JP2878602B2 (ja) | 1994-07-07 | 1994-07-07 | アナログ出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15630394A JP2878602B2 (ja) | 1994-07-07 | 1994-07-07 | アナログ出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823275A JPH0823275A (ja) | 1996-01-23 |
| JP2878602B2 true JP2878602B2 (ja) | 1999-04-05 |
Family
ID=15624867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15630394A Expired - Fee Related JP2878602B2 (ja) | 1994-07-07 | 1994-07-07 | アナログ出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2878602B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002041157A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 電圧調整装置 |
| JP2008092195A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 半導体集積回路、自動誤差計算プログラム及び自動誤差計算方法 |
| US9671485B2 (en) | 2009-10-26 | 2017-06-06 | Fluke Corporation | System and method for calibrating a high resolution data acquisition system with a low resolution digital to analog converter |
| CN204304867U (zh) * | 2012-04-03 | 2015-04-29 | Nec显示器解决方案株式会社 | 转速控制装置及投影仪 |
-
1994
- 1994-07-07 JP JP15630394A patent/JP2878602B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0823275A (ja) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6974973B2 (en) | Apparatus for determining temperature of an active pixel imager and correcting temperature induced variations in an imager | |
| US4896282A (en) | Flow computer calibration technique | |
| US5361218A (en) | Self-calibrating sensor | |
| KR100280900B1 (ko) | 계량 장치 | |
| US20080278359A1 (en) | Analog-to-Digital Converter Offset and Gain Calibration Using Internal Voltage References | |
| JP2005530148A (ja) | 補償済センサ出力のための装置及び方法 | |
| US5121051A (en) | Method and apparatus for measuring small electrical signals | |
| JP2878602B2 (ja) | アナログ出力装置 | |
| JP5488159B2 (ja) | 定電力制御回路 | |
| US6279374B1 (en) | Compensating method and compensating apparatus for positioner | |
| JP5315386B2 (ja) | 温度測定回路 | |
| JP2001174489A (ja) | デジタル電圧計 | |
| JP2009121934A (ja) | 温度補正装置及び温度補正方法 | |
| CN113940006B (zh) | 模拟数字转换装置及模拟数字转换装置的控制方法 | |
| JPH066218A (ja) | 温度補償機能を有するアナログ／デジタル変換装置 | |
| JP3311182B2 (ja) | 高速高精度ａｄ変換装置 | |
| US6600434B2 (en) | A/D conversion device and A/D converter error correction device | |
| US11876529B2 (en) | Current output module | |
| JP2002368615A (ja) | Ａｄ変換装置 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| KR100211057B1 (ko) | 위성중계기용 온도보상회로 | |
| JPH1137745A (ja) | 補正機能付き変位量センサ | |
| JPH02173534A (ja) | 温度測定装置 | |
| JP6349789B2 (ja) | 補正装置、電圧検出装置、及び電力測定システム | |
| JPS6321125B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |