CN113641610A - 处理器接口电路及处理器接口分时复用方法、电子设备 - Google Patents
处理器接口电路及处理器接口分时复用方法、电子设备 Download PDFInfo
- Publication number
- CN113641610A CN113641610A CN202110739477.1A CN202110739477A CN113641610A CN 113641610 A CN113641610 A CN 113641610A CN 202110739477 A CN202110739477 A CN 202110739477A CN 113641610 A CN113641610 A CN 113641610A
- Authority
- CN
- China
- Prior art keywords
- switch
- processor
- interface
- communication
- configures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Abstract
本申请提供一种处理器接口电路及处理器接口分时复用方法、电子设备,能够解决SPI设备和I2C设备使用同一个GPIO接口造成的设备冲突的问题,以提高电子设备对外设设备选择的灵活性,提高电子设备的产品竞争力。该处理器接口电路包括第一开关组件、第二开关组件、第一设备和第二设备。第一设备适用SPI协议;第二设备适用I2C协议。第一设备通过第一开关组件与通信接口耦合连接,以使第一设备与处理器通信;第二设备通过第二开关组件与通信接口耦合连接,以使第二设备与处理器通信。当第一设备工作时,第一开关组件被配置为闭合状态,第二开关组件被配置为断开状态。当第二设备工作时,第一开关组件被配置为断开状态,第二开关组件被配置为闭合状态。
Description
技术领域
本申请涉及电子设备技术领域,尤其涉及一种处理器接口电路及处理器接口分时复用方法、电子设备。
背景技术
目前,对于电子设备,电子设备中处理器的接口数量的限制,一般会对接口的功能进行复用。通常情况下,例如串行外设接口(serial peripheral interface,SPI)会复用处理器的通用输入输出(general-purpose input/output,GPIO)接口,集成电路(inter-integrated circuit,I2C)接口也会复用处理器的GPIO接口。在此情况下,SPI设备(使用SPI接口的设备)和I2C设备(使用I2C设备的设备)可能使用同一个GPIO接口,从而造成设备冲突。
针对上述问题,通常采用的方法是对SPI设备或I2C设备二选一,或者根据处理器的接口资源进行外设选择,灵活性较差。
发明内容
本申请实施例提供一种处理器接口电路及处理器接口分时复用方法、电子设备,能够解决SPI设备和I2C设备使用同一个GPIO接口造成的设备冲突的问题,以提高电子设备对外设设备选择的灵活性,提高电子设备的产品竞争力。
为达到上述目的,本申请采用如下技术方案:
第一方面,本申请提供一种处理器接口电路。该处理器接口电路应用于电子设备。其中,电子设备包括处理器,处理器包括通信接口。该处理器接口电路包括第一开关组件、第二开关组件、第一设备和第二设备。第一设备适用SPI协议;第二设备适用I2C协议。第一设备通过第一开关组件与通信接口耦合连接,以使第一设备与处理器通信;第二设备通过第二开关组件与通信接口耦合连接,以使第二设备与处理器通信。当第一设备工作时,第一开关组件被配置为闭合状态,第二开关组件被配置为断开状态。当第二设备工作时,第一开关组件被配置为断开状态,第二开关组件被配置为闭合状态。
基于上述处理器接口电路,通过第一开关组件实现第一设备与处理器的通信接口耦合,通过第二开关组件实现第二设备与处理器的通信接口耦合。并且,通过第一开关组件和第二开关组件实现第一设备和第二设备分时复用,以使适用SPI协议的第一设备和适用I2C协议的第二设备能够在同一电子设备中使用,从而提高电子设备对外设设备选择的灵活性,进而电子设备的产品竞争力。
在一种可能的实现方式中,通信接口可以包括第一接口、第二接口、第三接口和第四接口。第一设备通过第一开关组件分别与第一接口、第二接口、第三接口和第四接口耦合连接。第二设备通过第二开关组件分别与第一接口和第二接口耦合连接。应理解,适用SPI协议的设备可以称为SPI设备,适用I2C协议的设备可以称为I2C设备。由于SPI总线通过四个接口传输数据,因此第一设备通过第一开关组件分别与第一接口、第二接口、第三接口和第四接口耦合连接。由于I2C总线通过两个接口传输数据,因此第二设备通过第二开关组件分别与第一接口和第二接口耦合连接。
在一种可能的实现方式中,第一开关组件可以包括第一开关、第二开关、第三开关和第四开关。第一设备通过第一开关与第一接口耦合连接;第一设备通过第二开关与第二接口耦合连接;第一设备通过第三开关与第三接口耦合连接;第一设备通过第四开关与第四接口耦合连接。当第一设备工作时,第一开关、第二开关、第三开关和第四开关被配置为闭合。应理解,为实现第一设备(即SPI设备)在工作时,处理器的四个接口分别与SPI设备进行通信,则第一开关组件中可以包括四个开关,分别为第一开关、第二开关、第三开关和第四开关。
在一种可能的实现方式中,第二开关组件可以包括第五开关和第六开关;第二设备通过第五开关与第一接口耦合连接;第二设备通过第六开关与第二接口耦合连接。当第二设备工作时,第五开关和第六开关被配置为闭合状态。应理解,为实现第二设备(即I2C设备)在工作时,处理器的两个接口分别与I2C设备进行通信,则第二开关组件中可以包括两个开关,分别为第五开关和第六开关。
第二方面,本申请提供一种处理器接口分时复用方法。该方法应用于如上第一方面任一种可能的实现方式中的处理器接口电路。该方法包括:处理器获取第一通信请求;第一通信请求用于指示处理器与外设设备建立通信连接。处理器根据第一通信请求配置通信接口、第一开关组件和第二开关组件的状态,以使处理器与外设设备建立通信连接。
应理解,当外设设备(如SPI设备、I2C设备)需要工作时,上层操作系统可以向处理器下发与外设设备通信的请求,当处理器接收到相应的通信请求后,可以与对应的外设设备建立通信连接,从而使外设设备工作。
基于上述处理器接口分时复用方法,处理器按照与外设设备的通信需求,对处理器接口电路进行配置,从而使SPI设备和I2C设备可以共存在同一个电子设备中,进而提高电子设备对外设设备选择的灵活性,提高电子设备的产品竞争力。
在一种可能的实现方式中,处理器根据第一通信请求配置通信接口、第一开关组件和第二开关组件的状态,可以包括:若外设设备为第一设备,则处理器配置通信接口使用第一协议传输数据,第一开关组件为闭合状态,第二开关组件为断开状态;第一协议为第一设备适用的通信协议。若外设设备为第二设备,则处理器配置通信接口使用第二协议传输数据,第一开关组件为断开状态,第二开关组件为闭合状态;第二协议为第二设备适用的通信协议。
在一种可能的实现方式中,通信接口可以包括第一接口、第二接口、第三接口和第四接口;第一开关组件包括第一开关、第二开关、第三开关和第四开关;第一设备通过第一开关与第一接口耦合连接;第一设备通过第二开关与第二接口耦合连接;第一设备通过第三开关与第三接口耦合连接;第一设备通过第四开关与第四接口耦合连接;第二开关组件包括第五开关和第六开关;第二设备通过第五开关与第一接口耦合连接;第二设备通过第六开关与第二接口耦合连接。处理器配置第一开关组件为闭合状态,第二开关组件为断开状态,包括:处理器配置第一开关、第二开关、第三开关和第四开关均为闭合状态,第五开关和第六开关均为断开状态。处理器配置第一开关组件为断开状态,第二开关组件为闭合状态,包括:处理器配置第一开关、第二开关、第三开关和第四开关均为断开状态,第五开关和第六开关均为闭合状态。
在一种可能的实现方式中,上述方法还可以包括:当外设设备与处理器通信结束后,处理器配置通信接口为GPIO功能,并且所处理器配置第一开关组件和第二开关组件均为断开状态。如此,可以更加便于处理器对接口电路的配置,便于SPI设备和I2C设备对处理器接口进行分时复用。
在一种可能的实现方式中,上述方法还可以包括:在电子设备初始化之后,处理器根据第一设备和第二设备的优先级配置通信接口、第一开关组件和第二开关组件。应理解,在某些情况下,由于第一设备(即SPI设备)和第二设备(即I2C设备)与处理器的通信频率较高,通信接口、第一开关组件和第二开关组件的状态可能会频繁变动,从而使得的处理器的功耗增加,影响电子设备的使用性能。在该实现方式中,根据SPI设备和I2C设备的优先级对处理器接口电路进行配置,将通信接口、第一开关组件和第二开关组件配置为高优先级的外设设备的工作时的状态,以减少通信接口、第一开关组件和第二开关组件的状态的变动次数,从而降低处理器的功耗。
在一种可能的实现方式中,处理器根据第一设备和第二设备的优先级配置通信接口、第一开关组件和第二开关组件,可以包括:若第一设备的优先级高于第二设备的优先级,则处理器配置通信接口使用第一协议传输数据,处理器配置第一开关组件为闭合状态,第二开关组件为断开状态。若第一设备的优先级低于第二设备的优先级,则处理器配置通信接口使用第二协议传输数据,处理器配置第一开关组件为断开状态,第二开关组件为闭合状态。其中,第一协议为第一设备适用的通信协议;第二协议为第二设备适用的通信协议。应理解,通常情况下,将通信接口、第一开关组件和第二开关组件配置为高优先级的外设设备的工作时的状态,以减少通信接口、第一开关组件和第二开关组件的状态的变动次数,从而降低处理器的功耗。
在一种可能的实现方式中,上述方法还可以包括:处理器获取第二通信请求;第二通信请求用于指示处理器与第二外设设备建立通信连接。处理器根据第二通信请求配置通信接口、第一开关组件和第二开关组件。应理解,将通信接口、第一开关组件和第二开关组件配置为高优先级的外设设备的工作时的状态,当低优先级的外设设备具有工作需求时,可以按照低优先级的外设设备的通信请求,对处理器的接口电路进行配置,以实现SPI设备和I2C设备的分时复用。
在一种可能的实现方式中,处理器根据第二通信请求配置通信接口、第一开关组件和第二开关组件,可以包括:若第一设备的优先级高于第二设备的优先级,且第二外设设备为第二设备时,在处理器与第一设备通信结束后,处理器配置通信接口使用第二协议传输数据,处理器配置第一开关组件为断开状态,第二开关组件为闭合状态,以使第二设备与处理器通信。当处理器与第二设备通信结束后,处理器配置通信接口使用第一协议传输数据,处理器配置第一开关组件为闭合状态,第二开关组件为断开状态。如此,当低优先级的外设设备与处理器通信结束后,再将将通信接口、第一开关组件和第二开关组件配置为高优先级的外设设备的工作时的状态。
在一种可能的实现方式中,处理器根据第二通信请求配置通信接口、第一开关组件和第二开关组件,可以包括:若第一设备的优先级低于第二设备的优先级,且第二外设设备为第一设备时,在处理器与第二设备通信结束后,处理器配置通信接口使用第一协议传输数据,处理器配置第一开关组件为闭合状态,第二开关组件为断开状态,以使第一设备与处理器通信。当处理器与第一设备通信结束后,处理器配置通信接口使用第二协议传输数据,处理器配置第一开关组件为断开状态,第二开关组件为闭合状态。如此,当低优先级的外设设备与处理器通信结束后,再将将通信接口、第一开关组件和第二开关组件配置为高优先级的外设设备的工作时的状态。
第三方面,本申请提供一种电子设备。该电子设备包括处理器以及如上第一方面中任一种可能的实现方式中的处理器接口电路。处理器包括通信接口。处理器接口电路与通信接口耦合连接。
第四方面,本申请提供一种计算机可读存储介质。计算机可读存储介质中存储有指令,当指令在电子设备上运行时,使得电子设备的处理器执行如上第二方面中任一种可能的实现方式中的方法。
第五方面,本申请提供一种计算机程序产品。当计算机程序产品在上述电子设备上运行时,使得电子设备执行上述第二方面中任一种可能的实现方式中的方法。
可以理解地,上述各个方面所提供的电子设备、计算机可读存储介质以及计算机程序产品均应用于上文所提供处理器接口电路或与上文提供的处理器接口分时复用方法相关联,因此,其所能达到的有益效果可参考上文所提供的对应的处理器接口电路或处理器接口分时复用方法中的有益效果,此处不再赘述。
附图说明
图1为SPI设备与I2C设备复用GPIO接口的电路结构示意图;
图2为本申请实施例提供的一种处理器接口电路的结构示意图;
图3为本申请实施例提供的一种处理器接口分时复用方法的流程图一;
图4为本申请实施例提供的一种处理器接口分时复用方法的流程图二;
图5为本申请实施例提供的一种处理器接口分时复用方法的流程图三。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
以下,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
此外,本申请中,“上”、“下”、“左”、“右”等方位术语可以包括但不限于相对附图中的部件示意置放的方位来定义的,应当理解到,这些方向性术语可以是相对的概念,它们用于相对于的描述和澄清,其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。
在本申请中,除非另有明确的规定和限定,术语“连接”应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或成一体;可以是直接相连,也可以通过中间媒介间接相连。此外,术语“耦接”、“耦合”或“耦合连接”可以是实现信号传输的电性连接的方式。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
本申请实施例提供一种电子设备,该电子设备可以为手机(mobile phone)、平板电脑(pad)、个人数字助理(personal digital assistant,PDA)、电视、智能穿戴产品(例如,智能手表、智能手环)、虚拟现实(virtual reality,VR)终端设备、增强现实(augmentedreality,AR)终端设备等。本申请实施例对电子设备的具体形式不作特殊限制。
需要说明的是,为实现电子设备的功能,上述电子设备包括处理器以及与处理器通信的外设器件。通常情况下,上述外设器件通过处理器上的通信接口与处理器建立通信连接。处理器的接口可以包括集成电路(inter-integrated circuit,I2C)接口,串行外设接口(serial peripheral interface,SPI)、集成电路内置音频(inter-integratedcircuit sound,I2S)接口,脉冲编码调制(pulse code modulation,PCM)接口,通用异步收发传输器(universal asynchronous receiver/transmitter,UART)接口,移动产业处理器接口(mobile industry processor interface,MIPI),通用输入输出(general-purposeinput/output,GPIO)接口,用户标识模块(subscriber identity module,SIM)接口,和/或通用串行总线(universal serial bus,USB)接口等。
应理解,由于电子设备处理器接口数量的限制,通常情况下,会对处理器接口的功能进行复用。如图1所示,处理器包括至少四个GPIO接口。其中,SPI接口复用其中的四个GPIO接口(如GPIO_1接口、GPIO_2接口、GPIO_3接口和GPIO_4接口),I2C接口复用其中的两个GPIO接口(如GPIO_1接口和GPIO_2接口)。SPI接口为SPI总线的接口,并且使用SPI协议进行数据传输。I2C接口为I2C总线的接口,并使用I2C协议进行数据传输。
I2C总线是一种双向二线制同步串行总线,具有两根线,分别为数据线(serialdata line,SDA)和时钟线(serial clock line,SCL)。I2C总线通过数据线和时钟线即可以实现处理器与连接在I2C总线上的I2C设备之间的数据传输。其中,数据线用于传输数据信号,时钟线用于传输时钟信号。
I2C总线具有开漏(open drain,OD)特性,即I2C总线使用OD门逻辑(即线与逻辑),OD门本身没有驱动能力,只能输出低电平和高阻态,高电平要在输出高阻态时通过外部上拉电阻上拉来实现。如果I2C总线的一根线上只要有一个器件输出低电平,这根线就变为低电平。如果I2C总线的两根线上所有器件输出高阻态,那么整个总线就为高电平。
SPI总线是一种高速的全双工同步串行通信总线。SPI设备可以与处理器通过四根线实现数据传输通信,分别为串行时钟线(serial clock,CLK)、主机输入/从机输出数据线(master in/slave out,MISO)、主机输出/从机输入数据线(master out/slave in,MOSI)、低电平有效从机选择线(chip select,CS)。当SPI设备工作时,在移位寄存器中的数据逐位从输出引脚(MOSI)输出(高位在前),同时从输入引脚(MISO)接收的数据逐位移到移位寄存器(高位在前)。发送一个字节后,从另一个外围器件接收的字节数据进入移位寄存器中,即完成一个字节数据传输的实质是两个器件寄存器内容的交换。主SPI的时钟信号(CLK)使主SPI设备与从SPI设备的数据传输同步。
由于SPI协议与I2C协议通信机制的不同,在电子设备中SPI设备与I2C设备会产生冲突,因此在SPI设备与I2C设备共用同一个GPIO接口的情况下,SPI设备和I2C设备只能够选择其中之一,从而使得电子设备舍弃某些规格的器件,进而使得电子设备的产品竞争力降低。
为了解决SPI设备与I2C设备资源冲突的问题,本申请实施例提供了一种处理器接口电路。该处理器接口电路应用于上述电子设备。应理解,上述电子设备均包括处理器,并且处理器包括通信接口。
示例性地,如图2所示,本申请实施例提供的处理器接口电路包括第一开关组件、第二开关组件、第一设备和第二设备。其中,第一设备和第二设备适用的通信协议不同,例如第一设备为SPI设备,适用SPI协议;第二设备为I2C设备,适用I2C协议。通过第一开关组件和第二开关组件实现第一设备和第二设备分时复用,以使适用不同通信协议的第一设备和第二设备能够在同一电子设备中使用,从而提高电子设备的产品竞争力。
以下实施例中,以第一设备为SPI设备,第二设备为I2C设备为例进行说明。
具体地,第一设备通过第一开关组件与处理器的通信接口耦合连接,以使第一设备与处理器通信。第二设备通过第二开关组件与处理器的通信接口耦合连接,以使第二设备与处理器通信。当第一设备工作时,处理器的通信接口被配置为使用SPI协议传输数据,第一开关组件被配置为闭合状态,第二开关组件被配置为断开状态,以便使第一设备通过SPI协议与处理器进行通信。当第二设备工作时,处理器的通信接口被配置为使用I2C协议传输数据,第一开关组件被配置为断开状态,第二开关组件被配置为闭合状态,以便使第二设备通过I2C协议与处理器进行通信。
应理解,第一设备工作或第二设备工作是指第一设备与处理器通信或第二设备与处理器通信。
示例性地,上述处理器的通信接口包括第一接口GPIO_1、第二接口GPIO_2、第三接口GPIO_3和第四接口GPIO_4。由于第一设备为SPI设备,需要与处理器的四个通信接口耦合连接,即第一设备通过第一开关组件可以分别与第一接口GPIO_1、第二接口GPIO_2、第三接口GPIO_3和第四接口GPIO_4耦合连接。由于第二设备为I2C设备,需要与处理器的两个通信接口耦合连接,即第二设备通过第二开关组件可以分别与第一接口GPIO_1和第二接口GPIO_2耦合连接。
相应地,第一开关组件可以包括第一开关Q1、第二开关、第三开关和第四开关。第一设备通过第一开关Q1与第一接口GPIO_1耦合连接。第一设备通过第二开关与第二接口GPIO_2耦合连接。第一设备通过第三开关与第三接口GPIO_3耦合连接。第一设备通过第四开关与第四接口GPIO_4耦合连接。第二开关组件可以包括第五开关和第六开关。第二设备通过第五开关与第一接口GPIO_1耦合连接。第二设备通过第六开关与第二接口GPIO_2耦合连接。
当第一设备工作时,第一开关Q1、第二开关Q2、第三开关Q3和第四开关Q4被配置为闭合状态,第五开关Q5和第六开关Q6被配置为断开状态。当第二设备工作时,第一开关Q1、第二开关Q2、第三开关Q3和第四开关Q4被配置为断开状态,第五开关Q5和第六开关Q6被配置为闭合状态。
应理解,上述第一开关Q1、第二开关Q2、第三开关Q3、第四开关Q4、第五开关Q5和第六开关Q6可以采用金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)等开关器件实现,本申请实施例不做特殊限定。
为实现第一设备和第二设备的分时复用,本申请实施例还提供一种处理器接口分时复用方法,应用于如图2所示的处理器接口电路。如图3所示,该方法包括S301-S302。
S301,处理器获取第一通信请求。其中,第一通信请求用于指示处理器与外设设备建立通信连接。
应理解,当外设设备(如SPI设备、I2C设备)需要工作时,上层操作系统可以向处理器下发与外设设备通信的请求,当处理器接收到与外设设备通信的通信请求后,可以与对应的外设设备建立通信连接,从而使外设设备工作。
以电子设备的摄像头为例,例如,在电子设备开机初始化时,电子设备可以根据初始化流程,自动下发摄像头的初始化请求(即第一通信请求),当处理器接收到摄像头的初始化请求后,处理器可以与摄像头建立通信连接,以便对摄像头初始化,检测摄像头与处理器是否通信正常。又例如,在用户点击电子设备的相机应用时,电子设备响应于用户的操作,处理器可以获取与摄像头建立通信连接的请求(即第一通信请求)。当处理器接收到与摄像头建立通信连接请求时,处理器可以与摄像头建立通信连接。
S302,处理器根据第一通信请求配置通信接口、第一开关组件和第二开关组件的状态,以使处理器与外设设备建立通信连接。
示例性地,假设第一通信请求指示处理器与第一设备(即SPI设备)建立通信连接。也就是说,在当前时间SPI设备需要与处理器建立通信连接。在此情况下,处理器可以配置通信接口使用SPI协议传输数据,并且处理器可以配置第一开关组件为闭合状态,第二开关组件为断开状态。具体地,处理器可以配置第一开关Q1、第二开关Q2、第三开关Q3和第四开关Q4为闭合状态,第五开关Q5和第六开关Q6为断开状态。。
当然,假设第一通信请求指示处理器与第二设备(即I2C设备)建立通信连接。也就是说,在当前时间I2C设备需要与处理器建立通信连接。在此情况下,处理器可以配置通信接口使用I2C协议传输数据,并且处理器可以配置第一开关组件为断开状态,第二开关组件为闭合状态。具体地,处理器可以配置第一开关Q1、第二开关Q2、第三开关Q3和第四开关Q4为断开状态,第五开关Q5和第六开关Q6为闭合状态。
应理解,上述实施例中的第一设备和第二设备并非一个设备,而是指的一类设备,例如第一设备为电子设备中的所有SPI设备,第二设备为电子设备中的所有I2C设备。
需要说明的是,上述处理器接口分时复用方法中,处理器在执行S302之前,处理器还可以确定第一设备或第二设备是否与处理器建立了通信连接,并根据第一设备或第二设备的状态执行上述S302的配置。
例如,假设第一通信请求指示处理器与第一设备(即SPI设备)建立通信连接,若在处理器接收该第一通信请求之前,处理器已经与另一SPI设备建立了通信连接,则此时无需执行S302的配置;若在处理器接收该第一通信请求之前,处理器已经与第二设备(即I2C设备)建立了通信连接,则此时处理器需要等待第二设备与处理器通信结束后,在执行上述S302的配置过程。
类似地,假设第一通信请求指示处理器与第二设备(即I2C设备)建立通信连接,若在处理器接收该第一通信请求之前,处理器已经与另一I2C设备建立了通信连接,则此时无需执行S302的配置;若在处理器接收该第一通信请求之前,处理器已经与第一设备(即SPI设备)建立了通信连接,则此时处理器需要等待第一设备与处理器通信结束后,在执行上述S302的配置过程。
示例性地,一些实施例中,上述处理器接口分时复用方法还可以包括S303,以便在外设设备与处理器通信结束后,处理器根据接下来的通信请求(如第一通信请求)进行相应地配置。
S303,当外设设备与处理器通信结束后,处理器配置通信接口为GPIO功能,并且配置第一开关组件和第二开关组件均为断开状态。
由此可见,上述处理器接口分时复用方法是处理器按照外设设备的实际通信(工作)需求,对通信接口、第一开关组件和第二开关组件的状态进行配置。在此方法中,基于第一设备或第二设备与处理器的通信频率,通信接口、第一开关组件和第二开关组件的状态可能会频繁变动,从而使得的处理器的功耗增加,影响电子设备的使用性能。
为解决通信接口、第一开关组件和第二开关组件的状态可能会频繁变动的问题,在本申请的另一些实施例中,按照第一设备和第二设备的优先级配置通信接口、第一开关组件和第二开关组件的状态。如图4所示,上述处理器接口分时复用方法还可以包括S401。
S401,在电子设备初始化之后,处理器根据第一设备和第二设备的优先级配置通信接口、第一开关组件和第二开关组件状态。
也就是说,在电子设备初始化之后,处理器将通信接口、第一开关组件和第二开关组件配置为高优先级的外设设备与处理器连接的状态。
例如,若第一设备(即SPI设备)的优先级高于第二设备(即I2C设备)的优先级,则处理器配置通信接口使用SPI协议传输数据,处理器配置第一开关组件为闭合状态,第二开关组件为断开状态。
若第一设备(即SPI设备)的优先级低于第二设备(即I2C设备)的优先级,则处理器配置通信接口使用I2C协议传输数据,处理器配置第一开关组件为断开状态,第二开关组件为闭合状态。
需要说明的是,在电子设备初始化时,处理器需要检测所有的外设设备的通信状态(即检测外设设备与处理器通信是否正常),因此在电子设备初始化时可以仍然采用上述图3所示的方法。
当电子设备初始化之后,电子设备中的每个外设设备与处理器通信的频率不同,因此电子设备可以根据不同的外设设备与处理器建立通信的频率,配置不同外设设备的优先级(例如第一设备和第二设备的优先级)。例如,将通信频率高的外设设备的优先级设置为高优先级的外设设备。当然,电子设备也可以根据外设设备的重要程度,配置外设设备的优先级(例如第一设备和第二设备的优先级)。例如,将重要的外设设备配置为高优先级的外设设备。
在此情况下,高优先级的外设设备为默认与处理器连接的外设设备(此处的连接是指配置通信接口使用高优先级的外设设备适用的通信协议传输数据,配置第一开关组件和第二开关组件的状态,使得高优先级的外设设备与通信接口建立物理连接关系)。
基于上述状态,图4所示的处理器接口的分时复用方法还可以包括S402和S403。
S402,处理器可以获取第二通信请求。其中,第二通信请求用于指示处理器与第二外设设备建立通信连接。
应理解,第二通信请求与第一通信请求类似,此处不再赘述。
S403,处理器根据第二通信请求配置通信接口、第一开关组件和第二开关组件。
具体地,若第一设备(即SPI设备)的优先级高于第二设备(即I2C设备)的优先级,且第二外设设备为第二设备时,在处理器与第一设备通信结束后,处理器配置通信接口使用I2C协议传输数据,处理器配置第一开关组件为断开状态,第二开关组件为闭合状态,以使第二设备与处理器通信。
在处理器与第二设备通信结束后,第二设备会释放总线资源。此时,处理器可以配置通信接口使用SPI协议传输数据,并且处理器配置第一开关组件为闭合状态,第二开关组件为断开状态。
应理解,在第一设备的优先级高于第二设备的优先级的情况下,若第二外设设备为第一设备,则无需执行配置操作,处理器直接与第一设备建立通信连接即可。
若第一设备(即SPI设备)的优先级低于第二设备(即I2C设备)的优先级,且第二外设设备第一设备时,在处理器与第二设备通信结束后,处理器配置通信接口使用SPI协议传输数据,处理器配置第一开关组件为闭合状态,第二开关组件为断开状态,以使第一设备与处理器通信。
在处理器与第一设备通信结束后,第一设备会释放总线资源。此时,处理器可以配置通信接口使用I2C协议传输数据,并且处理器配置第一开关组件为断开状态,第二开关组件为闭合状态。
应理解,在第一设备的优先级低于第二设备的优先级的情况下,若第二外设设备为第二设备,则无需执行配置操作,处理器直接与第一设备建立通信连接即可。
下面以SPI设备为高优先级设备为例,对本申请实施例提供的处理器接口的分时复用方法进行举例说明。
如图5所示,在电子设备初始化之后,处理器执行S501配置通信接口使用SPI协议传输数据,并且处理器执行S502配置第一开关组件为闭合状态,第二开关组件为断开状态。此时,处理器可以执行S503获取与外设设备建立通信连接的请求,并执行S504判断获取的请求是否为SPI设备的通信请求。若处理器接收到SPI设备的通信请求,则处理器执行S505直接与SPI设备建立通信即可。若处理器接收到I2C设备的通信请求,则处理器执行S506判断是否有SPI设备与处理器通信,若没有SPI设备与处理器通信,则处理器执行S507配置通信接口使用I2C协议传输数据,并且配置第一开关组件为断开状态,第二开关组件为闭合状态。若有SPI设备与处理器通信,则处理器执行S508,等待SPI设备与处理器通信结束后,SPI设备释放总线资源,再执行S507配置通信接口使用I2C协议传输数据,并且配置第一开关组件为断开状态,第二开关组件为闭合状态。
当I2C设备与处理器通信结束后,处理器执行S509控制I2C设备释放总线资源,此时处理器可以再执行S501配置通信接口使用SPI协议传输数据,并且执行S502配置第一开关组件为闭合状态,第二开关组件为断开状态。
本申请实施例还提供一种计算机存储介质,该计算机存储介质包括计算机指令,当所述计算机指令在上述电子设备上运行时,使得该电子设备执行上述方法实施例中处理器执行的各个功能或者步骤。
本申请实施例还提供一种计算机程序产品,当所述计算机程序产品在计算机上运行时,使得所述计算机执行上述方法实施例中手机执行的各个功能或者步骤。
通过以上的实施方式的描述,所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将装置的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请实施例各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:快闪存储器、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本申请实施例的具体实施方式,但本申请实施例的保护范围并不局限于此,任何在本申请实施例揭露的技术范围内的变化或替换,都应涵盖在本申请实施例的保护范围之内。因此,本申请实施例的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种处理器接口电路,其特征在于,应用于电子设备,所述电子设备包括处理器;所述处理器包括通信接口;
所述处理器接口电路包括第一开关组件、第二开关组件、第一设备和第二设备;所述第一设备适用SPI协议;所述第二设备适用I2C协议;
所述第一设备通过所述第一开关组件与所述通信接口耦合连接,以使所述第一设备与所述处理器通信;所述第二设备通过所述第二开关组件与所述通信接口耦合连接,以使所述第二设备与所述处理器通信;
当所述第一设备工作时,所述第一开关组件被配置为闭合状态,所述第二开关组件被配置为断开状态;当所述第二设备工作时,所述第一开关组件被配置为断开状态,所述第二开关组件被配置为闭合状态。
2.根据权利要求1所述的处理器接口电路,其特征在于,所述通信接口包括第一接口、第二接口、第三接口和第四接口;
所述第一设备通过所述第一开关组件分别与所述第一接口、所述第二接口、所述第三接口和所述第四接口耦合连接;
所述第二设备通过所述第二开关组件分别与所述第一接口和所述第二接口耦合连接。
3.根据权利要求2所述的处理器接口电路,其特征在于,所述第一开关组件包括第一开关、第二开关、第三开关和第四开关;所述第一设备通过所述第一开关与所述第一接口耦合连接;所述第一设备通过所述第二开关与所述第二接口耦合连接;所述第一设备通过所述第三开关与所述第三接口耦合连接;所述第一设备通过所述第四开关与所述第四接口耦合连接;
当所述第一设备工作时,所述第一开关、所述第二开关、所述第三开关和所述第四开关被配置为闭合。
4.根据权利要求2或3所述的处理器接口电路,其特征在于,所述第二开关组件包括第五开关和第六开关;所述第二设备通过所述第五开关与所述第一接口耦合连接;所述第二设备通过所述第六开关与所述第二接口耦合连接;
当所述第二设备工作时,所述第五开关和所述第六开关被配置为闭合状态。
5.一种处理器接口分时复用方法,其特征在于,应用于如权利要求1所述的处理器接口电路;
所述方法包括:
所述处理器获取第一通信请求;所述第一通信请求用于指示所述处理器与外设设备建立通信连接;
所述处理器根据所述第一通信请求配置所述通信接口、所述第一开关组件和所述第二开关组件的状态,以使所述处理器与所述外设设备建立通信连接。
6.根据权利要求5所述的方法,其特征在于,所述处理器根据所述第一通信请求配置所述通信接口、所述第一开关组件和所述第二开关组件的状态,包括:
若所述外设设备为第一设备,则所述处理器配置所述通信接口使用第一协议传输数据,所述第一开关组件为闭合状态,第二开关组件为断开状态;所述第一协议为所述第一设备适用的通信协议;
若所述外设设备为第二设备,则所述处理器配置所述通信接口使用第二协议传输数据,所述第一开关组件为断开状态,所述第二开关组件为闭合状态;所述第二协议为所述第二设备适用的通信协议。
7.根据权利要求6所述的方法,其特征在于,所述通信接口包括第一接口、第二接口、第三接口和第四接口;所述第一开关组件包括第一开关、第二开关、第三开关和第四开关;所述第一设备通过所述第一开关与所述第一接口耦合连接;所述第一设备通过所述第二开关与所述第二接口耦合连接;所述第一设备通过所述第三开关与所述第三接口耦合连接;所述第一设备通过所述第四开关与所述第四接口耦合连接;所述第二开关组件包括第五开关和第六开关;所述第二设备通过所述第五开关与所述第一接口耦合连接;所述第二设备通过所述第六开关与所述第二接口耦合连接;
所述处理器配置所述第一开关组件为闭合状态,所述第二开关组件为断开状态,包括:
所述处理器配置所述第一开关、所述第二开关、所述第三开关和所述第四开关均为闭合状态,所述第五开关和所述第六开关均为断开状态;
所述处理器配置所述第一开关组件为断开状态,所述第二开关组件为闭合状态,包括:
所述处理器配置所述第一开关、所述第二开关、所述第三开关和所述第四开关均为断开状态,所述第五开关和所述第六开关均为闭合状态。
8.根据权利要求5至7任一项所述的方法,其特征在于,所述方法还包括:当所述外设设备与所述处理器通信结束后,所述处理器配置所述通信接口为GPIO功能,并且所处理器配置所述第一开关组件和所述第二开关组件均为断开状态。
9.根据权利要求5至8任一项所述的方法,其特征在于,所述方法还包括:在所述电子设备初始化之后,所述处理器根据所述第一设备和所述第二设备的优先级配置所述通信接口、第一开关组件和所述第二开关组件。
10.根据权利要求9所述的方法,其特征在于,所述处理器根据所述第一设备和所述第二设备的优先级配置所述通信接口、第一开关组件和所述第二开关组件,包括:
若所述第一设备的优先级高于所述第二设备的优先级,则所述处理器配置所述通信接口使用第一协议传输数据,所述处理器配置所述第一开关组件为闭合状态,所述第二开关组件为断开状态;
若所述第一设备的优先级低于所述第二设备的优先级,则所述处理器配置所述通信接口使用第二协议传输数据,所述处理器配置所述第一开关组件为断开状态,所述第二开关组件为闭合状态;
其中,所述第一协议为所述第一设备适用的通信协议;所述第二协议为所述第二设备适用的通信协议。
11.根据权利要求10所述的方法,其特征在于,所述方法还包括:
所述处理器获取第二通信请求;所述第二通信请求用于指示所述处理器与第二外设设备建立通信连接;
所述处理器根据所述第二通信请求配置所述通信接口、所述第一开关组件和所述第二开关组件。
12.根据权利要求11所述的方法,其特征在于,所述处理器根据所述第二通信请求配置所述通信接口、所述第一开关组件和所述第二开关组件,包括:
若所述第一设备的优先级高于所述第二设备的优先级,且所述第二外设设备为所述第二设备时,在所述处理器与所述第一设备通信结束后,所述处理器配置所述通信接口使用所述第二协议传输数据,所述处理器配置所述第一开关组件为断开状态,所述第二开关组件为闭合状态,以使所述第二设备与所述处理器通信;
当所述处理器与所述第二设备通信结束后,所述处理器配置所述通信接口使用所述第一协议传输数据,所述处理器配置所述第一开关组件为闭合状态,所述第二开关组件为断开状态。
13.根据权利要求11所述的方法,其特征在于,所述处理器根据所述第二通信请求配置所述通信接口、所述第一开关组件和所述第二开关组件,包括:
若所述第一设备的优先级低于所述第二设备的优先级,且所述第二外设设备为所述第一设备时,在所述处理器与所述第二设备通信结束后,所述处理器配置所述通信接口使用所述第一协议传输数据,所述处理器配置所述第一开关组件为闭合状态,所述第二开关组件为断开状态,以使所述第一设备与所述处理器通信;
当所述处理器与所述第一设备通信结束后,所述处理器配置所述通信接口使用所述第二协议传输数据,所述处理器配置所述第一开关组件为断开状态,所述第二开关组件为闭合状态。
14.一种电子设备,其特征在于,包括处理器以及如权利要求1至4任一项所述的处理器接口电路;所述处理器包括通信接口;所述处理器接口电路与所述通信接口耦合连接。
15.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有指令,当所述指令在电子设备上运行时,使得所述电子设备的处理器执行如权利要求5至13任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110739477.1A CN113641610A (zh) | 2021-06-30 | 2021-06-30 | 处理器接口电路及处理器接口分时复用方法、电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110739477.1A CN113641610A (zh) | 2021-06-30 | 2021-06-30 | 处理器接口电路及处理器接口分时复用方法、电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113641610A true CN113641610A (zh) | 2021-11-12 |
Family
ID=78416515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110739477.1A Pending CN113641610A (zh) | 2021-06-30 | 2021-06-30 | 处理器接口电路及处理器接口分时复用方法、电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113641610A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115033520A (zh) * | 2022-07-11 | 2022-09-09 | 深圳市金科泰通信设备有限公司 | Iic数据传输方法、装置、单片机设备及存储介质 |
CN115098428A (zh) * | 2022-07-11 | 2022-09-23 | 深圳市金科泰通信设备有限公司 | Spi数据传输方法、装置、电子设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1333964A (zh) * | 1999-01-15 | 2002-01-30 | 艾利森电话股份有限公司 | 接口交错 |
CN101198214A (zh) * | 2006-12-07 | 2008-06-11 | 黑龙江大学 | 带扩展接口的基本系统印刷电路板 |
CN105512085A (zh) * | 2014-09-28 | 2016-04-20 | 联想(北京)有限公司 | 一种信息处理方法与电子设备 |
US9703899B1 (en) * | 2015-08-18 | 2017-07-11 | Redpine Signals, Inc. | IoT product synthesis apparatus and method |
CN210958383U (zh) * | 2020-01-19 | 2020-07-07 | 海能达通信股份有限公司 | 一种通信设备 |
-
2021
- 2021-06-30 CN CN202110739477.1A patent/CN113641610A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1333964A (zh) * | 1999-01-15 | 2002-01-30 | 艾利森电话股份有限公司 | 接口交错 |
CN101198214A (zh) * | 2006-12-07 | 2008-06-11 | 黑龙江大学 | 带扩展接口的基本系统印刷电路板 |
CN105512085A (zh) * | 2014-09-28 | 2016-04-20 | 联想(北京)有限公司 | 一种信息处理方法与电子设备 |
US9703899B1 (en) * | 2015-08-18 | 2017-07-11 | Redpine Signals, Inc. | IoT product synthesis apparatus and method |
CN210958383U (zh) * | 2020-01-19 | 2020-07-07 | 海能达通信股份有限公司 | 一种通信设备 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115033520A (zh) * | 2022-07-11 | 2022-09-09 | 深圳市金科泰通信设备有限公司 | Iic数据传输方法、装置、单片机设备及存储介质 |
CN115098428A (zh) * | 2022-07-11 | 2022-09-23 | 深圳市金科泰通信设备有限公司 | Spi数据传输方法、装置、电子设备及存储介质 |
CN115033520B (zh) * | 2022-07-11 | 2023-08-08 | 深圳市金科泰通信设备有限公司 | Iic数据传输方法、装置、单片机设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1615135B1 (en) | Sharing single host controller with multiple functional devices | |
EP1213657A2 (en) | Dual interface serial bus | |
US20150370735A1 (en) | Dynamically adjustable multi-line bus shared by multi-protocol devices | |
EP0772833B1 (en) | Serial interface capable of operating in two different serial data transfer modes | |
CN112639756B (zh) | 混合模式射频前端接口 | |
CN101236544B (zh) | 多个usb主端装置共享usb从端装置的方法和装置 | |
CN113641610A (zh) | 处理器接口电路及处理器接口分时复用方法、电子设备 | |
KR20040076730A (ko) | 고속의 무선 통신에 적합한 하이브리드형 직렬 데이터전송 장치 및 그 방법 | |
WO2017166672A1 (zh) | 异步收发传输器和通用串行总线接口复用电路及电路板 | |
US9684619B2 (en) | I2C router system | |
KR102613449B1 (ko) | Pcie(pci(peripheral component interconnect) express) 링크에서의 측파대 시그널링 | |
CN112269749B (zh) | I2c通信系统 | |
CN107038132B (zh) | 对多路外设进行同步控制的电路及方法 | |
CN113900985B (zh) | Io和spi复用芯片、复用辅助芯片和数据交互方法 | |
CN112965927B (zh) | 一种基于spi设备的信号驱动系统及方法 | |
WO2005083577A2 (en) | Integrated circuit with two different bus control units | |
CN209860929U (zh) | 一种通信总线结构 | |
CN115668165A (zh) | 控制电子设备中的通信模式的系统和方法 | |
CN111913904A (zh) | 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置 | |
CN111858459A (zh) | 处理器及计算机 | |
US11947484B2 (en) | Universal serial bus (USB) hub with host bridge function and control method thereof | |
CN218998085U (zh) | Esim通讯总线结构、终端 | |
CN115080477B (zh) | 一种串行通信的方法和系统 | |
CN215181981U (zh) | 端口复用电路、设备及电子设备 | |
CN207976877U (zh) | 数据传输系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |