CN217428141U - 网卡、通信设备及网络安全系统 - Google Patents
网卡、通信设备及网络安全系统 Download PDFInfo
- Publication number
- CN217428141U CN217428141U CN202221411400.8U CN202221411400U CN217428141U CN 217428141 U CN217428141 U CN 217428141U CN 202221411400 U CN202221411400 U CN 202221411400U CN 217428141 U CN217428141 U CN 217428141U
- Authority
- CN
- China
- Prior art keywords
- network
- port
- ports
- network card
- gigabit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本实用新型公开了一种网卡、通信设备及网络安全系统。该网卡包括:输入端口,与主板连接,用于从主板获取一组高速串行计算机扩展总线标准信号;目标芯片,通过高速串行计算机扩展总线与输入端口连接,用于将一组高速串行计算机扩展总线标准信号转换为网络信号,其中,目标芯片上设置有至少四个用于传输网络信号的万兆网口。本实用新型解决了由于现有技术中网卡芯片所提供的万兆网口数量较少,导致的网卡配置成本高的技术问题。
Description
技术领域
本实用新型涉及通信技术领域以及网络安全领域,具体而言,涉及一种网卡、通信设备及网络安全系统。
背景技术
随着信息技术和互联网的快速发展,网络通信设备的应用场景越来越复杂,其中,网卡是网络通信设备的关键部件,通常来说,网卡上的网卡芯片负责为网络通信设备提供网口,以便与光纤或者网线进行连接。
但是,在现有技术中,一片网卡芯片最多只能提供两个万兆网口,如果一个网卡需要配置两个以上的万兆网口,则需要同时使用两个网卡芯片,从而不仅增加了对主板的占用面积,还提高了网卡的配置成本。此外,现有的网卡芯片的上行端口为PCIE(peripheralcomponent interconnect express,高速串行计算机扩展总线)x8接口,而网卡中PCIEx8接口通常只有一组,因此,同时使用两个网卡芯片,还需要增加额外的PCIE扩展芯片与上行端口连接,实现对PCIE信号的扩展,然后将两个网卡芯片与PCIE扩展芯片连接。容易注意到的是,PCIE扩展芯片的加入会进一步地增加网卡的配置成本以及设计成本。
实用新型内容
本实用新型实施例提供了一种网卡、通信设备及网络安全系统,以至少解决由于现有技术中网卡芯片所提供的万兆网口数量较少,导致的网卡配置成本高的技术问题。
根据本实用新型实施例的一个方面,提供了一种网卡,包括:输入端口,与主板连接,用于从所述主板获取一组高速串行计算机扩展总线标准信号;目标芯片,通过高速串行计算机扩展总线与所述输入端口连接,用于将一组所述高速串行计算机扩展总线标准信号转换为网络信号,其中,所述目标芯片上设置有至少四个用于传输所述网络信号的万兆网口。
可选的,上述的目标芯片包括:上行端口,与所述输入端口连接,用于从所述输入端口获取所述高速串行计算机扩展总线标准信号。
可选的,上述的目标芯片还包括:至少四个下行端口组,与至少四个所述万兆网口连接,用于监测所述万兆网口的运行状态,并与所述万兆网口进行数据传输,其中,每个所述下行端口组与一个所述万兆网口连接。
可选的,上述的下行端口组包括:第一下行端口,与所述万兆网口连接,用于向所述万兆网口发送监控信号,并获取所述万兆网口根据所述监控信号所返回的反馈信息,以根据所述反馈信息确定所述万兆网口的运行状态,其中,不同的下行端口组的第一下行端口连接不同的万兆网口。
可选的,上述的下行端口组还包括:第二下行端口,与所述万兆网口连接,用于与所述万兆网口之间进行数据传输,其中,不同的下行端口组的第二下行端口连接不同的万兆网口。
可选的,上述的目标芯片还包括:多个数据通道,用于与所述输入端口以及所述第二下行端口进行数据通信,其中,每个所述数据通道与一个所述第二下行端口相对应。
可选的,上述的目标芯片还包括:复位信号接收器,与所述输入端口连接,用于接收所述输入端口所发送的复位信号,并根据所述复位信号对所述目标芯片进行复位。
可选的,上述的万兆网口为光纤接口,用于接收或发送光信号。
根据本实用新型实施例的一个方面,提供了一种通信设备,该通信设备包括上述的网卡。
根据本实用新型实施例的一个方面,提供了一种网络安全系统,该网络安全系统中包括一个或多个网络安全设备,所述网络安全设备中包括上述的网卡。
根据本申请的网卡,采用通过目标芯片为网卡提供至少四个万兆网口的方式,将输入端口与主板连接,用于从所述主板获取一组高速串行计算机扩展总线标准信号。然后通过高速串行计算机扩展总线将目标芯片与输入端口连接,用于将一组所述高速串行计算机扩展总线标准信号转换为网络信号,其中,所述目标芯片上设置有至少四个用于传输所述网络信号的万兆网口。
由上述内容可知,由于本申请提供了一种设置有至少四个万兆网口的目标芯片,并将该目标芯片应用到网卡中,因此与现有技术相比,本申请仅通过一个目标芯片即可实现为网卡扩展两个以上的万兆网口的目的,从而减少了网卡芯片的使用数量。另外,本申请也不需要使用PCIE扩展芯片来对输入端口中的高速串行计算机扩展总线标准信号进行扩展,从而省去了PCIE扩展芯片的配置成本和设计成本。
由此可见,通过本申请中的网卡,达到了通过一个目标芯片为网卡提供至少四个万兆网口的目的,实现了节约主板面积以及网卡配置成本的效果,解决了由于现有技术中网卡芯片所提供的万兆网口数量较少,导致的网卡配置成本高的问题。
附图说明
此处所说明的附图用来提供对本实用新型的进一步理解,构成本申请的一部分,本实用新型的示意性实施例及其说明用于解释本实用新型,并不构成对本实用新型的不当限定。在附图中:
图1是根据本实用新型实施例的一种网卡的示意图;
图2是根据本实用新型实施例的一种网卡的结构图。
100-输入端口;200-目标芯片;300-万兆网口;
201-第一下行端口;202-第二下行端口。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例1
图1是根据本实用新型实施例的一种网卡的示意图,如图1所示,本实用新型实施例的网卡包括:输入端口100,与主板连接,用于从所述主板获取一组高速串行计算机扩展总线标准信号;目标芯片200,通过高速串行计算机扩展总线与所述输入端口100连接,用于将一组所述高速串行计算机扩展总线标准信号转换为网络信号,其中,所述目标芯片200上设置有至少四个用于传输所述网络信号的万兆网口300。
具体的,上述的输入端口100可以是PCIEx8接口,该接口用于从主板上获取一组高速串行计算机扩展总线标准信号。其中,输入端口100为标准x8的金手指结构,可以适用于市面上的绝大部分主板,上述的高速串行计算机扩展总线标准信号为PCIE3.0x8信号。
另外,上述的目标芯片200可以是RNP_N10芯片,该芯片是一款采用了可重构处理器技术、高安全性、高性价比的网络控制器芯片,拥有完全自主知识产权,支持双口40G、2/4/8口10G接口和8口1G网络应用,主要用于服务器、网络安全设备、嵌入式等多种网络应用领域。此外,RNP_N10芯片不仅可以将PCIE信号转换为网络信号,还集成有4个万兆网口300。
在一种可选的实施例中,目标芯片200上的万兆网口300为光纤接口,可用于接收或发送光信号。由此可见,RNP_N10网络控制器支持光纤接口通信。另外,RNP_N10芯片的板级可使用标准SFP(gigabit interface converter,光电转换的接口器件)+连接器,通过外挂EEPROM(electrically erasable programmable read only memory,带电可擦可编程只读存储器)烧写不同配置信息,RNP_N10网络控制器可应用于4x10G网络信号的处理。
由上述内容可知,由于本申请提供了一种设置有至少四个万兆网口300的目标芯片200,并将该目标芯片200应用到网卡中,因此与现有技术相比,本申请仅通过一个目标芯片200即可实现为网卡扩展两个以上的万兆网口300的目的,从而减少了网卡芯片的使用数量。另外,本申请也不需要使用PCIE扩展芯片来对输入端口100中的高速串行计算机扩展总线标准信号进行扩展,从而节约了PCIE扩展芯片的配置成本和设计成本。
在一种可选的实施例中,目标芯片200包括:上行端口,与所述输入端口100连接,用于从所述输入端口100获取所述高速串行计算机扩展总线标准信号。具体的,上行端口为PCIEx8接口,上行端口与输入端口100相连接,从而从输入端口100中获取得到PCIE3.0x8信号。
在一种可选的实施例中,目标芯片200还包括:至少四个下行端口组,与至少四个所述万兆网口300连接,用于监测所述万兆网口300的运行状态,并与所述万兆网口300进行数据传输,其中,每个所述下行端口组与一个所述万兆网口300连接。
具体的,每个下行端口组内包括一个第二下行端口201以及一个第二下行端口202。第二下行端口201,与所述万兆网口300连接,用于向所述万兆网口300发送监控信号,并获取所述万兆网口300根据所述监控信号所返回的反馈信息,以根据所述反馈信息确定所述万兆网口300的运行状态,其中,不同的下行端口组的第二下行端口201连接不同的万兆网口300。第二下行端口202,与所述万兆网口300连接,用于与所述万兆网口300之间进行数据传输,其中,不同的下行端口组的第二下行端口202连接不同的万兆网口300。
可选的,图2示出了根据本实用新型实施例的一种网卡的结构图。如图2所示,目标芯片200上设置有8个下行端口,分别为4个第二下行端口201以及4个第二下行端口202,其中,一个第二下行端口201与一个第二下行端口202组成一个下行端口组,并与一个万兆网口300连接。最终8个下行端口一共组成了4个下行端口组,并连接了4个万兆网口300。
需要注意到的是,第二下行端口201可以是GPIO(general-purpose input/output,通用型输入输出端口)端口,监控信号可以是GPIO信号。此外,第二下行端口201除了可以向万兆网口300发送监控信号之外,还可以向万兆网口300发送控制信号,以对万兆网口300的运行状态进行控制。
在一种可选的实施例中,目标芯片200还包括:多个数据通道,用于与所述输入端口100以及所述第二下行端口202进行数据通信,其中,每个所述数据通道与一个所述第二下行端口202相对应。
可选的,RNP_N10芯片上集成有2组高速串行器SerDes,根据芯片型号不同,每组包含1个数据通道(RNP N10G-X2)、2个数据通道(RNP N10G-X4)和4个数据通道(RNP N10G-X8)。以上RNP_N10芯片的几个型号,除SerDes接口定义不同外,其它的引脚均相同。各型号的SerDes与万兆网口300的对应关系,见下表:
具体的,在上表中,一共示出了五个系列的RNP_N10G芯片,分别为RNP_N10G-X2、RNP_N10G-X4、RNP_N10G-X8(8X 1G)、RNP_N10G-X8(8X 10G)以及RNP_N10G-X8(2X 40G)。其中,上表中的lane表示数据通道,Port表示万兆网口300,NC表示该型号的RNP_N10G芯片不具有对应的数据通道以及万兆网口300。
需要注意到的是,在图2中,选用的是RNP_N10G-X4这款芯片。每个数据通道对应一个第二下行端口202以及一个万兆万兆网口300。第二下行端口202满足IEEE(institute ofelectrical and electronics engineers,电气与电子工程师协会)802.3协议标准,支持IP/TCP及IP/UDP校验和卸载,支持最大9564字节巨型帧,具有从64到9564字节的100%所有帧包括巨形帧的捕获能力。
此外,RNP_N10芯片还可以通过固件配置出四个完全集成的万兆以太网媒体访问控制层(MAC)、物理层(PHY)端口,以及四个可以连接到外部物理层的10GBASE-KR和10GBASE-R端口。
在一种可选的实施例中,目标芯片200还包括:复位信号接收器,与所述输入端口100连接,用于接收所述输入端口100所发送的复位信号,并根据所述复位信号对所述目标芯片200进行复位。
如图2所示,目标芯片200上除了具有第二下行端口201以及第二下行端口202之外,还设置有复位信号接收器,复位信号接收器在接收到复位信号之后,可根据所述复位信号对所述目标芯片200进行复位。
由上述内容可知,本申请通过输入端口100从主板端获取一组PCIE3.0 x8信号,并将该信号给到RNP_N10芯片,RNP_N10芯片负责将该信号转换为网络信号并输出四路万兆光口。本申请中的网卡达到了通过一个目标芯片200为网卡提供至少四个万兆网口300的目的,实现了节约主板面积以及网卡配置成本的效果,解决了由于现有技术中网卡芯片所提供的万兆网口300数量较少,导致的网卡配置成本高的问题。
在一种可选的实施例中,本申请还提供了一种通信设备,该通信设备包括本申请中的网卡。此外,本申请还提供了一种网络安全系统,该网络安全系统中包括一个或多个网络安全设备,并且网络安全设备中包括本申请中的网卡。
需要注意到的是,网络安全关乎国家安全,安全的网络环境保障了经济社会稳定运行和广大人民群众利益。传统网络安全产品主要集中在防火墙、入侵检测以及杀毒。但是,近些年来,国内企业相继遭遇“芯片断供”等问题,因此,自主研发自主芯片成为了关键的国之重器。本申请中所采用的RNP_N10芯片完全由国内团队自主开发,具有更高的安全性与自主性。因此,本申请基于该芯片所设计的网卡也更加符合国产化的要求。与此同时,将本申请中的网卡应用到通信设备以及网络安全设备中,也更能适应数据量越来越大的通信领域与网络安全领域。
由此可见,本申请中的网卡设计方案,不仅能降低四口万兆网卡的设计难度,满足国产化的需求,还能增强了通信设备以及网络安全设备的数据交换能力,便于各类通信设备以及网络安全设备快速配备万兆通信网口。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (10)
1.一种网卡,其特征在于,包括:
输入端口(100),与主板连接,用于从所述主板获取一组高速串行计算机扩展总线标准信号;
目标芯片(200),通过高速串行计算机扩展总线与所述输入端口(100)连接,用于将一组所述高速串行计算机扩展总线标准信号转换为网络信号,其中,所述目标芯片(200)上设置有至少四个用于传输所述网络信号的万兆网口(300)。
2.根据权利要求1所述的网卡,其特征在于,所述目标芯片(200)包括:
上行端口,与所述输入端口(100)连接,用于从所述输入端口(100)获取所述高速串行计算机扩展总线标准信号。
3.根据权利要求1所述的网卡,其特征在于,所述目标芯片(200)还包括:
至少四个下行端口组,与至少四个所述万兆网口(300)连接,用于监测所述万兆网口(300)的运行状态,并与所述万兆网口(300)进行数据传输,其中,每个所述下行端口组与一个所述万兆网口(300)连接。
4.根据权利要求3所述的网卡,其特征在于,所述下行端口组包括:
第一下行端口(201),与所述万兆网口(300)连接,用于向所述万兆网口(300)发送监控信号,并获取所述万兆网口(300)根据所述监控信号所返回的反馈信息,以根据所述反馈信息确定所述万兆网口(300)的运行状态,其中,不同的下行端口组的第一下行端口(201)连接不同的万兆网口(300)。
5.根据权利要求3所述的网卡,其特征在于,所述下行端口组还包括:
第二下行端口(202),与所述万兆网口(300)连接,用于与所述万兆网口(300)之间进行数据传输,其中,不同的下行端口组的第二下行端口(202)连接不同的万兆网口(300)。
6.根据权利要求5所述的网卡,其特征在于,所述目标芯片(200)还包括:
多个数据通道,用于与所述输入端口(100)以及所述第二下行端口(202)进行数据通信,其中,每个所述数据通道与一个所述第二下行端口(202)相对应。
7.根据权利要求1所述的网卡,其特征在于,所述目标芯片(200)还包括:
复位信号接收器,与所述输入端口(100)连接,用于接收所述输入端口(100)所发送的复位信号,并根据所述复位信号对所述目标芯片(200)进行复位。
8.根据权利要求1所述的网卡,其特征在于,所述万兆网口(300)为光纤接口,用于接收或发送光信号。
9.一种通信设备,其特征在于,所述通信设备包括权利要求1至8中任意一项所述的网卡。
10.一种网络安全系统,其特征在于,所述网络安全系统中包括一个或多个网络安全设备,所述网络安全设备中包括权利要求1至8中任意一项所述的网卡。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221411400.8U CN217428141U (zh) | 2022-06-07 | 2022-06-07 | 网卡、通信设备及网络安全系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221411400.8U CN217428141U (zh) | 2022-06-07 | 2022-06-07 | 网卡、通信设备及网络安全系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217428141U true CN217428141U (zh) | 2022-09-13 |
Family
ID=83170451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221411400.8U Active CN217428141U (zh) | 2022-06-07 | 2022-06-07 | 网卡、通信设备及网络安全系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217428141U (zh) |
-
2022
- 2022-06-07 CN CN202221411400.8U patent/CN217428141U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7155546B2 (en) | Multiple physical interfaces in a slot of a storage enclosure to support different storage interconnect architectures | |
KR101725536B1 (ko) | Pcie 프로토콜 스택을 이용하는 저전력 phy의 동작을 위한 디바이스, 방법 및 시스템 | |
CN106817249B (zh) | Fc-ae-1553仿真通信演示系统及数据发送方法 | |
US7672326B1 (en) | Serial media independent interface with double data rate | |
US20060200614A1 (en) | Computer system using serial connect bus, and method for interconnecting a plurality of CPU using serial connect bus | |
JP2020518935A (ja) | 再構成可能なサーバー及びそれを有するサーバーラック | |
CN108462620B (zh) | 一种吉比特级SpaceWire总线系统 | |
TWI445374B (zh) | 遠端管理系統及遠端管理方法 | |
CN109561032B (zh) | 一种交换机模块及包括其的交换机 | |
CN114442514B (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
CN217428141U (zh) | 网卡、通信设备及网络安全系统 | |
US8954623B2 (en) | Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same | |
CN205139769U (zh) | 接口扩展装置和主板 | |
CN115733549A (zh) | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 | |
CN113055313B (zh) | 网口扩展的方法、装置、电子设备及存储介质 | |
CN115296743A (zh) | 光纤通信转接系统 | |
CN114116584A (zh) | 接口板卡、用户设备及cpu的测试系统 | |
CN203658995U (zh) | 一种串行数据传输系统 | |
TW201405315A (zh) | 支援雙主控裝置的資料路由系統 | |
CN212413177U (zh) | 网卡 | |
CN207976877U (zh) | 数据传输系统 | |
CN216650090U (zh) | 电路板及电子装置 | |
CN216310776U (zh) | 接口板卡、用户设备及cpu的测试系统 | |
CN216122427U (zh) | 光传送设备 | |
CN217821596U (zh) | 一种基于fpga的sdr异构原型系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |