CN109307806A

CN109307806A - 一种高准确度的标准信号源

Info

Publication number: CN109307806A
Application number: CN201811108616.5A
Authority: CN
Inventors: 李亚琭; 刘民; 申奇; 李君�; 颜晓军; 张国强
Original assignee: 514 Institute of China Academy of Space Technology of CASC
Current assignee: 514 Institute of China Academy of Space Technology of CASC; Beijing Dongfang Measurement and Test Institute
Priority date: 2018-09-21
Filing date: 2018-09-21
Publication date: 2019-02-05

Abstract

本发明涉及一种高准确度的标准信号源，其特征在于：包括DDS时钟模块、FPGA模块、第一正弦波形存储RAM、第二正弦波形存储RAM、静态DAC模块、第一动态DAC模块、第二动态DAC模块。本发明的方案保证了信号源输出的正弦电压波形幅值、频率和相位的高准确度、高分辨力和高稳定性。具有输出频率范围宽、频率切换速度快、频率分辨率高的优点。

Description

一种高准确度的标准信号源

技术领域

本发明属于交流电阻溯源技术领域，尤其涉及一种高准确度的标准信号源。

背景技术

在交流电阻溯源技术研究中，需要研制一台高准确度的数字式直角电桥源，通过产生两路幅值相等、相位差为90°的正弦交流电压信号，分别通过标准电容和被测的交流电阻，调节桥路频率使其达到电路平衡状态。从而通过公式计算，得到被测交流电阻的阻值和时间常数量值，从而将交流电阻溯源到电容标准上。因此，数字式直角电桥源是交流电阻溯源技术中的一个核心模块，是整个交流电阻测量系统的信号产生部分。一般标准信号源的正弦波信号都是通过数字芯片产生一序列有规律增减的数据，再通过D/A转换将其从数据转化为连续的模拟电压信号。其中，数据的最大值就是其幅值，其增减的周期则决定其频率，正交信号的相位差90°通过改变一路正弦信号初始相位的方法来完成。

现有技术中，苏州大学应用技术学院的石明慧等人的论文“基于数字波形合成技术的标准工频信号源”，《苏州大学学报(自然科学版)》给出了测试电路的系统框图，如图1。根据设定参数由单片机运算出输出波形的各点数据，并存放于RAM之中，再通过一定的地址独处顺序将输出波形数据出D/A，最后经过滤波等处理后输出一束标准的工频信号源并可用于各种计量仪表。此设计的缺点在于输出信号的电压梯度太大，且以MCU内部时钟作为信号源输出频率会存在问题。如：输出电压信号的分辨率只有0.2V，频率范围仅为50Hz～60Hz，且分辨率只有1Hz，因为分辨率低，从而会导致输出电压的准确度低。

海军装备研究院陈波、王铁的论文“FPGA在直接数字波形合成宽带信号源中的应用”，(《船舶电子对抗》)。介绍了以FPGA作为控制核心，通过控制相关时钟、数据以及电平转换等方面的功能来产生中频信号的电路，其原理图如图2。基带波形数据通过计算机并口加载如SRAM，经过回度、校验无误后，在FPGA的控制下从SRAM中高速输出带DAC产生基带信号，此方法通过FPGA内部时钟管理模块(DCM)来减少时钟信号的抖动，同时实现时钟频率的变换，能够满足正弦波信号源的部分性能指标要求，但是其缺点在于D/A模块的基准电压直接是通过FPGA提供，FPGA输出的数字信号作为D/A的电压基准，由于FPGA输出管教电压主要分布在3.3V，最低达到1.5V。所以当要求正弦波幅值为3V以上就可能无法满足要求，且当要求电压降低至1V以下之后，输出正弦波幅值的准确性也无法得到保证。

中北大学刘阳2017年硕士论文《基于FPGA和DDS技术双通道正交信号源的设计与实现》设计了能够产生单路或双路单频正弦信号的硬件电路，见图3。通上位机发送指令至FPGA，再通过FPGA控制AD9854，通过放大电路模块将输出信号放大，最终输出频率、相位可控的双通道正交正弦信号。虽然电路设计能够满足双输出正弦波信号的要求，且仅通过FPGA与DDS生成正弦波信号，能够提高一定的效率。但是直接通过DDS模块输出的正弦波信号存在较高的截断误差，减少信号的准确度；同时，正交信号的相位误差也无法从电路中得到减少。

通过对于以上方法进行总结，就能够明显看出存在不足之处：

1、正弦波信号源所产生的正弦波信号幅值、频率、相位调节不灵活，且输出范围窄；

2、通过DAC输出的正弦波幅值误差、频率误差大，且不能保证具有较高的稳定性；

3、双通道产生的正弦波信号之间的相位误差大，且无法达到较高的分辨力。

除此之外，传统的标准信号源，如信号源Clarke-Hess5500-2，Aglient 33250A任意波形信号发生器等，所产生正弦波的幅值、频率和相位通常无法兼顾三个性能指标的高准确度。

发明内容

本发明鉴于上述的情况，提供一种能解决上述问题的标准信号源，采用DDS技术产生频率任意可调的时钟信号，为信号发生模块提供时钟，保证了正弦电压波形频率的任意可调，具体而言，本发明提供一种高准确度的标准信号源，其特征在于：包括DDS时钟模块、FPGA模块、第一正弦波形存储RAM、第二正弦波形存储RAM、静态DAC模块、第一动态DAC模块、第二动态DAC模块。

进一步地，其特征在于：DDS时钟与FPGA模块连接，为FPGA提供所需的精准外部时钟信号。

进一步地，其特征在于：FPGA模块与第一正弦波形存储RAM、第二正弦波形存储RAM及静态DAC模块连接，用于完成对这些模块的数字量的输入和配置，以及按照这些模块的时序图进行控制和输出。

进一步地，其特征在于：第一、第二正弦波形存储器RAM用于存储正弦波的波形数字数据，并随时钟信号输入到第一、第二动态输出DAC中；静态输出DAC：将输入数字量转换为模拟量，控制正弦电压波形输出的幅值，作为参考电压输入到第一、第二动态输出DAC模块中。

进一步地，其特征在于：还包括第一波形反馈ADC模块和第二波形反馈ADC模块。

进一步地，其特征在于：所述第一波形反馈ADC模块和第二波形反馈ADC模块输出的正弦电压波形，将得到的数据传输至FPGA中，完成电压实时监测。

进一步地，其特征在于：包括次连接的相位累加器、寄存器、相位/幅度转换表ROM、数模转换器DAC、低通滤波器LPF、高速比较器。

进一步地，其特征在于：数字频率控制字FSW通过相位累加器转换成相位信息，且随着外部时钟脉冲，相位逐次增加一个相位增量；寄存器在外部时钟的驱动下，将相位信息输入到正弦波形查找表中；正弦波形查找表并将输入的相位映射成正弦波的幅度信号，并发送给数字/模拟转换器DAC；数字/模拟转换器DAC将输入的数字量转化为模拟量，并通过低通滤波器LPF滤除不需要的杂波分量，得到频谱较为纯净的正弦波形信号；正弦波形经过高速比较器得到同频率的方波信号

本专利发明根据不同幅值、频率和相位的正弦电压波形建立需求，采用了静态DA准确控制幅值精度、双通道的数字频率同步控制技术以及基于最小二乘法的数字相位补偿算法等技术，在提高了装置集成度的前提下，保证了信号源输出的正弦电压波形幅值、频率和相位的高准确度、高分辨力和高稳定性。具有输出频率范围宽、频率切换速度快、频率分辨率高的优点。

附图说明

图1是现有技术中工频信号源测试电路系统框图。

图2是现有技术中宽带信号源的原理图。

图3是现有技术中双通道信号源的系统框图结构。

图4是本发明标准信号源的总体硬件电路原理图。

图5是本发明DDS时钟模块原理框图。

图6是本发明FPGA模块原理框图。

具体实施方式

为了使本技术领域人员更好的理解本发明，下面结合附图和实施方法对本发明作进一步的详细描述。

本发明将DDS技术应用到时钟发生模块，通过把FPGA输出的控制数字量存入DDS芯片的寄存器中，内部的两个数模转换器输出两路正弦波，两路信号之间相位差为-180°～180°之间任意角度，经低通滤波器滤波减小截断误差后输入至内部的高速比较器，产生用于时钟信号的方波，频率由DDS芯片内部寄存器的数值控制，并将时钟信号传输给信号发生模块中的动态DA芯片，驱动其产生正弦电压波形。

总体来说，如图4所示，本发明的标准信号源总框图包括DDS时钟模块、FPGA模块、数字波形合成模块。其中数字波形合成模块包括双通道的正弦波形存储RAM、静态DAC模块、动态DAC模块和反馈ADC模块。即，第一正弦波形存储RAM、第二正弦波形存储RAM、静态DAC模块、第一动态DAC模块、第二动态DAC模块、第一波形反馈ADC模块和第二波形反馈ADC模块。(把图5删除)

具体来说，如图4所示，本发明的标准信号源硬件电路具体包括：其中，DDS时钟与FPGA模块连接，其为FPGA提供所需的精准外部时钟信号；正弦波形存储器RAM用于存储正弦波的波形数字数据，并随时钟信号输入到动态输出DAC中；静态输出DAC：将输入数字量转换为模拟量，控制正弦电压波形输出的幅值，作为参考电压输入到动态输出DAC模块中，提供所构造正弦电压波形的高分辨力、高准确度的幅值电压；动态输出DAC：优选采用四象限乘法型DAC芯片，通过并行输入方式获取正弦波的波形数据，并与参考电压相乘，输出正弦波形；在DDS外部时钟模块的驱动下，接收来自数字波形存储器中存储的正弦波形数值序列，生成量化误差台阶很小的正弦电压波形；波形反馈ADC：采用ADC芯片对标准信号源输出的正弦电压波形进行采样，将采样得到的数据传输至FPGA中进行处理，，如果得到的数据与设定输出值有误差，计算修正值并进行补偿，进一步调整输出，从而完成对数字波形合成的实时控制。通常DDS芯片直接输出正弦波，虽然可以达到较高的频率分辨率，但由于直接数字频率合成技术会引入截断误差，其幅值、频率和相位三者指标不能同时达到很高，因此所输出正弦波的波形失真度难以达到高精度。本发明利用DDS技术产生频率任意可调的高精度时钟。从而实现正弦电压波形的频率任意可调，解决传统DDS技术直接生成正弦波引入的截断误差。

其中，动态DA模块产生正弦电压波形的原理是每到一个时钟上升沿，正弦波形存储器RAM中便输出一组16位的正弦波形存储序列，输入到动态DA芯片的寄存器中，动态DA将这一时刻的波形数据与静态DA模块所提供的电压幅值基准相乘，得到所需的正弦波。

其中，正弦波形存储器RAM中存储的是以数字形式存储的正弦波形信号，利用MATLAB生成mif文件，配置RAM表的存储单元深度DEPTH和字宽WIDTH，生成一组幅值为1的完整周期的正弦波，并将其扩展至0～(2^WIDTH-1)之间，用以匹配动态DA芯片的位数；存储单元深度DEPTH越大，一个完整正弦波周期所需点数就越多。动态DAC输出的数字波形每周期插入点数与时钟频率的关系如下：

式中，φ为DDS时钟频率，表示数字量的输出速度，单位为Hz；N为数字波形每周期内插点数；f为正弦电压波形的频率；T为正弦电压波形的周期。采用2n个内插点当生成低频率正弦电压波形时，本发明优选采用的基于BiCMOS技术的四象限电阻的乘法型输出DAC，采用单5V电源供电，配有精密薄膜电阻器及相匹配的双极性晶体管，提供输出信号可正可负的双极性输出。其非线性误差仅为0.25LSB，输出建立时间为μs量级，确保达到波形的高准确度；随着正弦电压波形频率的不断增加，要求对输出正弦波形的动态DAC芯片的建立时间越来越短，可产生建立时间可达ns量级的动态DAC，能够快速建立响应，从而改善高频正弦电压波形的准确度和稳定性。

本发明采用DDS直接数字频率合成技术，下面说明本发明方案的技术原理，理想的正弦波形的表达式为：

A——正弦波的振幅；

f——正弦波的频率；

——正弦波的初始相位。

上式表明，当正弦波的振幅A和初始相位为固定值时，正弦波的相位由频率唯一确定，即：

因此当时间间隔为Δt时，正弦波的相位增量与频率成一一对应关系，本发明DDS时钟就是利用相位与时间成线性关系这一原理来进行频率合成，即：

令一个采样间隔Δt的相位增量为Δθ，Δt为DDS时钟的基准时钟周期，f_clk为DDS时钟的基准时周期，则

因此通过改变相位增量Δθ，可以得到不同的频率值。

设相位累加器的位数(频率控制字的位数)为L，则相位增量Δθ与频率控制字FSW的关系如下：

可得频率信号可由频率控制字确定，即

当频率控制字FSW＝1时，DDS输出频率的分辨率为：

因此当频率控制字的字长越多，输出信号的频率分辨率越高。因此当DDS时钟的频率控制字位数L＝48，外部基准时钟f_clk＝300MHz时，可计算得到时钟频率分辨率为1.066μHz。

下面结合附图5说明本发明所采用的DDS时钟模块的结构，其包括依次连接的相位累加器、寄存器、相位/幅度转换表(ROM)、数模转换器DAC、低通滤波器(LPF)、高速比较器。

数字频率控制字FSW通过相位累加器转换成相位信息，且随着外部时钟脉冲f_clk，相位逐次增加一个相位增量；寄存器在外部时钟的驱动下，将相位信息输入到正弦波形查找表中；正弦波形查找表并将输入的相位映射成正弦波的幅度信号，并发送给数字/模拟转换器DAC；数字/模拟转换器DAC将输入的数字量转化为模拟量，并通过低通滤波器LPF滤除不需要的杂波分量，得到频谱较为纯净的正弦波形信号；正弦波形经过高速比较器得到同频率的方波信号，即DDS时钟。

根据奈奎斯特采样准则，DDS时钟的输出频率最高为f_clk/2，此时FSW≤2L-1。但由于受到低通滤波器的限制，一般输出的最大频率f_max≤0.4f_clk。

下面结合附图6说明本发明所采用的FPGA芯片，控制硬件电路中各继电器开关；实现各数字芯片输入数字量的计算并完成数字量的传输和输入方式转换；实现串口通讯功能，按照各芯片的时序图控制控制信号源所输出的波形幅值，频率和相位；具体包括如下的功能：

1)串口通信模块：包括UART和IIC两部分。

UART接口通过数据接收线RX和数据发送线TX来实现数据交互。FPGA通过数据接收线RX将接收到的指令按照预先设定的通信协议进行解码，获取正弦波的设定信息，通过数据发送线TX将编码后的数据指令发送至显示模块，控制显示屏显示的参数。

IIC接口通过串行时钟线SCL和串行数据线SDA来实现数据交互，按照IIC的时序接收指令并按照预先设定的通讯协议进行解码，获取正弦波的设定信息，通过计算转换成各个芯片寄存器的数字输入量，传输至相应的波形参数控制模块中，完成数据交互，控制正弦电压波形的输出；

2)波形幅值参数控制模块：通过串口通信接收指令，解码得到幅值信息，处理后得到待输入至静态DA芯片的寄存器数值，并通过三线SPI接口将数值依次输入至静态DA芯片中。其中，sync是静态DA芯片的写使能信号线，clk是时钟信号线，data是数据信号线，在时钟驱动下，使能信号拉低表示数据接收开始，连续传输N个幅值控制字，再拉高使能信号，表示波形幅值参数控制配置完成，N为静态DA芯片的寄存器位数；

3)波形频率参数控制模块：利用FPGA内部的锁相环PLL核给DDS芯片提供较高的参考频率，通过串口通信接收指令，解码得到频率信息，处理后得到DDS时钟的频率控制字。DDS芯片采用并行输入，按芯片寄存器地址依次并行将数据存入，完成波形频率参数控制；

4)波形相位参数控制模块：利用MATLAB软件生成mif文件，存储具有一个完整周期的相位和幅度固定的正弦波形数值序列。DDS时钟输入至FPGA中，在时钟驱动下进行读操作，控制地址计数器读取数字波形存储器RAM中存储的正弦波形数值序列，输入至动态DA模块中，产生正弦电压波形。通过变更地址计数器的初始地址来改变双路正弦电压波形的相位差，完成波形相位参数控制；

5)显示模块：FPGA通过UART接口，根据自定义的通讯协议，实现对数字式直角电桥源显示界面的控制。FPGA将帧头、指令长度、变量地址和变量数据等编码后传输至显示模块，改变显示屏显示的数字式直角电桥源双路正弦电压波形的幅值、频率和相位等信息，通过写入不同的变量地址，可以改变显示模块不同位置存储空间的内容。

本发明所采用的数字波形合成模块生成正弦波的过程为，电压基准芯片为静态DAC芯片提供准确的电压参考基准，静态DAC芯片的输入数字量构造幅值比例，为动态DAC提供静态的幅值电压基准，实现正弦电压波形的幅值比例关系；正弦波形存储器RAM中存储的是以数字形式存储的正弦波形信号，每到时钟信号的上升沿，正弦波形存储器RAM便输出一组16位正弦波形数值序列至动态DA芯片的寄存器中，动态DA将这一时刻的波形数据与静态DA模块所提供的电压幅值基准相乘，输出所设定的正弦波。

本发明选取高精度的静态DA为正弦电压波形提供准确的静态幅值电压；根据需要生成的正弦电压波形的频率，采用不同的技术建立具有不同建立时间的动态DA产生正弦电压波形。

在一个实施方案中，为了提升标准信号源所输出的正弦电压波形在低幅值(0.1V～1V量级)的准确度和稳定性，本发明根据所输出波形的量程范围，采用双路16位串行输入电压输出DAC分别提供不同的基准电压信号，在采用5V单电源供电的前提下，本发明优选利用权电流DAC的结构，R-2R梯形架构具有低噪声和高精度的优点，在2.5V参考电压输入条件下，其输出电压的非线性误差仅为0.25LSB，因此可作为在低幅值条件下正弦电压波形幅值精度和稳定性的改善方案，确保在低幅值条件下静态DA模块也能输出高准确度和高稳定性的电压幅值基准，为动态DA模块提供静态的幅值电压，实现正弦电压波形的幅值比例关系。

在另一个实施方案中，为了提升标准信号源所输出的正弦电压波形在1V～5V量级幅值输出的精度和稳定性，本发明采用无缓冲电压输出数模转换器，利用电压型R-2R梯形网络，通过向寄存器存入不同的数据，产生非线性误差为1LSB的电压，从而改善正弦电压波形幅值在1V～5V量级的精度和稳定性。

本发明采用通过双路高分辨力的动态DA模块，在DDS时钟的驱动下将数字波形存储器中存储的正弦波形数值序列转换为正弦波形。本发明通过改变数字波形存储器中存储的正弦波形数值序列的内插点数和数值来改变相位，保证了在不同频率下正弦电压波形均具有较高的稳定性和较低的失真度。同时通过测得的相位数据，利用其高稳定性的特点，采用了基于最小二乘法的线性拟合，编制了相位补偿算法对其进行了修正，可得到双路高准确度相位差正弦电压信号。

本发明可用于正弦电压波形的产生，达到产生幅值、频率、相位均可调且具有高准确度和高精度分辨率的目的，同时，本专利的方法还具有数字化、集成度高的优点，可以推广至标准信号源、标准信号发生器等产品的研发，应用于电学交流参数计量、超声诊断、自动测试等测试领域中。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。此外，尽管本说明书中使用了一些特定的术语，但这些术语仅仅是为了方便说明，并不对本发明构成任何限制。

Claims

1.一种高准确度的标准信号源，其特征在于：包括DDS时钟模块、FPGA模块、第一正弦波形存储RAM、第二正弦波形存储RAM、静态DAC模块、第一动态DAC模块、第二动态DAC模块。

2.根据权利要求1所述的高准确度的标准信号源，其特征在于：DDS时钟与FPGA模块连接，为FPGA提供所需的精准外部时钟信号。

3.根据权利要求2所述的高准确度的标准信号源，其特征在于：FPGAM模块与第一正弦波形存储RAM、第二正弦波形存储RAM及静态DAC模块连接，用于完成对这些模块的数字量的输入和配置，以及按照这些模块的时序图进行控制和输出。

4.根据权利要求3所述的高准确度的标准信号源，其特征在于：第一、第二正弦波形存储器RAM用于存储正弦波的波形数字数据，并随时钟信号输入到第一、第二动态输出DAC中；静态输出DAC：将输入数字量转换为模拟量，控制正弦电压波形输出的幅值，作为参考电压输入到第一、第二动态输出DAC模块中。

5.根据权利要求1-4任一项所述的高准确度的标准信号源，其特征在于：还包括第一波形反馈ADC模块和第二波形反馈ADC模块。

6.根据权利要求5所述的高准确度的标准信号源，其特征在于：所述第一波形反馈ADC模块和第二波形反馈ADC模块输出的正弦电压波形，将得到的数据传输至FPGA中，完成电压实时监测。

7.根据权利要求1所述的高准确度的标准信号源，其特征在于：包括次连接的相位累加器、寄存器、相位/幅度转换表ROM、数模转换器DAC、低通滤波器LPF、高速比较器。

8.根据权利要求7所述的高准确度的标准信号源，其特征在于：数字频率控制字FSW通过相位累加器转换成相位信息，且随着外部时钟脉冲，相位逐次增加一个相位增量；寄存器在外部时钟的驱动下，将相位信息输入到正弦波形查找表中；正弦波形查找表并将输入的相位映射成正弦波的幅度信号，并发送给数字/模拟转换器DAC；数字/模拟转换器DAC将输入的数字量转化为模拟量，并通过低通滤波器LPF滤除不需要的杂波分量，得到频谱较为纯净的正弦波形信号；正弦波形经过高速比较器得到同频率的方波信号。