CN103944537B

CN103944537B - 变时钟dds任意波形信号源控制输出频率的方法及实现装置

Info

Publication number: CN103944537B
Application number: CN201310632775.6A
Authority: CN
Inventors: 夏朋浩; 贾晓华; 张兴堂; 尹加豹; 朱勇; 张鹏; 吴亮; 王伟强; 王冶; 崔强强
Original assignee: 716th Research Institute of CSIC
Current assignee: 716th Research Institute of CSIC
Priority date: 2013-11-29
Filing date: 2013-11-29
Publication date: 2017-08-29
Anticipated expiration: 2033-11-29
Also published as: CN103944537A

Abstract

本发明公开了一种变时钟DDS任意波形信号源控制输出频率的方法及实现装置，根据原始波形周期采样点数和输出频率来设置信号源的工作时钟，根据信号源的工作时钟来对原始波形数据进行插值处理，调整原始数据长度；针对传统DDWS技术在频率分辨率上的不足，采用拉格朗日插值算法调整每个周期的采样点数，既可产生复杂多变的波形又可以满足分辨率的要求。可以广泛的应用在汽车防抱死、发动机控制和变频器等领域。

Description

变时钟DDS任意波形信号源控制输出频率的方法及实现装置

技术领域

本发明涉及DDS信号源领域，具体涉及一种有效控制任意波形发生器输出波形频率的方法和装置领域。

背景技术

任意波形发生器(Arbitrary Waveforill Generator，AWG)是近年以来快速发展的一种通用信号源。任意波形发生器不仅能产生正弦、方波、三角、锯齿波等常见信号，还可以通过编辑手段生成任意的波形采样数据，方便的合成任意波形激励信号，同时具有输出频率稳定度和分辨率高，频率切换速度快，并且切换时输出波形相位连续等优点。在高风险高费用的实验测试中，可以模拟某种难以复现的信号，例如在飞机的可行性和稳定性测试中，模拟试机时螺旋桨的运行情况；在通信接收机测试中，仿真接收到的信道衰减信号等，可以广泛的应用在汽车防抱死、发动机控制和变频器等领域，具有广阔的市场前景。

在文献《高速任意波形合成关键技术研究》（电子科技大学学位论文）中提到直接数字合成技术是任意波形合成的核心，可分为直接数字波形合成(Direct DigitalWaveform Synthesis，DDWS)和直接数字频率合成(Direct Digital FrequencySynthesis，DDFS)两种。

DDWS的实现原理如附图3，包括地址发生器、波形查找表、DAC（数字-模拟转换器）和可变时钟发生器组成。根据波形数据采样频率、所需信号的时域特征、波形长度等参数，由信号的数学表达式计算出各信号点幅度值，经过量化后按采样顺序预先存储在波形查找表中，波形查找表可以用ram来实现，用来存储采样数据。可变时钟发生器按照用户设置的采样频率输出相应的时钟信号。每一个时钟信号的上升沿，地址发生器的输出地址加1，地址发生器的输出地址对波形查找表寻址，逐点读出波形数据，经数模转换后生成相应的输出信号，通过控制时钟信号来控制输出波形的频率。

DDFS系统主要由固定时钟发生器、相位累加器、波形查找表、数模转换器和低通滤波器等组成，如附图4所示。在采样时钟的控制下，相位累加器以频率控制字进行累加，输出相位地址对波形查找表进行寻址，输出相应的幅度信息，完成波形相位到幅度的转换。输出的波形幅度信息通过DAC（数字-模拟转换器）得到相应的模拟信号输出，低通滤波器滤波后输出，通过控制频率控制字来控制步长来控制输出波形的频率。

DDFS中工作时钟固定即采样频率固定，在产生同一波形的不同频率输出时，不需要改变波形查找表中的波形数据，只改变频率控制字即可。所合成信号的频率分辨率由采样时钟频率和相位累加器的位数共同决定，要想获得较高的频率分辨率，DDFS的相位累加器位数往往较大，就要求波形查找表的容量要求很大，实际应用中很难是实现。对于某些固定的频率输出，只利用了波形查找表中一部分的数据，存在大量的数据冗余。而在要求任意波形合成的采样率随采集系统的采样率变化而变化，便于进行信号的复现时，采用DDFS难以实现这些波形信号的模拟。

DDWS在采样时钟的控制下逐点输出波形数据，其波形产生的灵活性源自其高速波形查找表中存储的波形。DDWS可以在仪器能够生成的任何时钟频率上，从高速波形存储器中读取采样点，不管时钟是工作在低频还是高频，波形的形状不会有任何改变，尽可能的保证信号的细节不遗漏，实现高保真的波形信号。输出信号的频率由采样时钟频率与波形数据点数目共同决定。为了实现某一频率的函数波形，需要仔细计算时钟频率、数据点的数目以及波形数据信息。每一次信号频率的改变，往往要重新更新波形存储器中的波形数据信息和采样时钟的频率，这需要在已知波形函数的情况下进行重采样或者直接对所要模拟的波形直接进重采样，因此，采用DDWS技术在实现波形频率的分辨率上有一定的局限性，对于常规函数波形的产生也比DDFS技术的应用更为复杂。

发明内容

本发明的目的在于提供一种变时钟DDS任意波形发生器及其精确控制输出波形频率的方法和装置，针对传统DDWS技术在频率分辨率上的不足，采用拉格朗日插值算法调整每个周期的采样点，既可产生复杂多变的波形又可以满足分辨率的要求。

为实现上述的发明目的，实现本发明目的的技术解决方案为：

变时钟DDS任意波形信号源控制输出波形频率方法，流程如图2所示：

第一步，根据原始波形每个周期采样数据点数M和输出波形频率f_out来设置信号源的工作时钟f：配置一个计数值为N的计数器,该计数器的工作时钟频率为f₀，每经过N个时钟周期输出系统工作时钟的一个时钟周期，

N₀=f₀/（f_out*M）

N₀>=2时，四舍五入N₀得到的值即为N，信号源以频率为f₀/N的时钟为工作时钟，

N₀<2时，N=1，信号源以频率为f₀的时钟为工作时钟；

第二步，判断合成波形是否满足频率要求，

将M个采样数据在f₀/N的时钟下进行数模转换，实际输出波形的频率为f_out1

f_out1=f₀/（N*M）

若输出波形的频率误差|f_out1-f_out|/f_out满足频率精度要求，将M个采样数据写入波形查找表，再经模数转换输出；

若输出波形的频率误差|f_out1-f_out|/f_out不满足频率精度要求，对M个采样数据进行插值处理，得到M₀个采样数据，

M₀≈M₁=f₀/（f_out*N）

对M₁的四舍五入得到M₀，

第三步，将M₀个采样数据写入波形查找表中，再经数模转换输出。

所述对M个采样数据进行插值处理为M₀个采样数据的方法为：

M个原始采样数据的对应的函数表达值为y＝f(n),n＝1,2,...,M，对M个原始采样数据采用拉格朗日插值法实现M₀个采样数据的均匀插值，即在[1,M]上的M个节点对x＝1, ...,M等M₀个点进行M₀次插值：

在每次插值运算过程中，

当x为整数时直接采用f(x)作为插值后的值；

当x不是整数时，利用三次基本插值多项式L₃(x)进行插值，x₀＜x₁＜x＜x₂＜x₃，x₀，x₁，x₂，x₃为x最接近的四个整数，对应的原始数值为y₀＝f(x₀)，y₁＝f(x₁)，y₂＝f(x₂)，y₃＝f(x₃)，

L₃(x)＝y₀l₀(x)+y₁l₁(x)+y₂l₂(x)+y₃l₃(x)

当1＜x＜2时，取x₀=0，x₁=1，x₂=2，x₃＝3，y₀＝f(0)＝f(1)参加运算，

当M-1＜x＜M时，取x₀=M-2，x₁=M-1，x₂=M，x₃＝M+1，y₄＝f(M+1)＝f(M)参加运算。

变时钟DDS任意波形信号源装置，该装置包括上位机、晶振、时钟单元、相位累加单元、波形查找表和DAC，

时钟单元、相位累加单元和波形查找表分别连接到上位机，晶振连接到时钟单元，晶振为时钟单元提供高速时钟信号作为时钟单元的工作时钟，时钟单元连接到相位累加单元、波形查找表和DAC，相位累加单元连接到波形查找表，波形查找表连接到DAC中；

上位机用于配置时钟单元和相位累加单元，上位机对原始波形采样数据进行插值运算处理后通过总线向波形查找表中写入波形数据；

时钟单元为相位累加单元、波形查找表和DAC提供时钟信号，相位累加单元产生地址输出到波形查找表，波形查找表中的波形数据输出到DAC中转换为模拟信号输出；

所述上位机根据M个原始波形数据和输出波形频率配置信号的工作时钟，根据信号源工作的时钟来对M个波形数据进行插值运算处理后写入波形查找表中，波形查找表在相位累加器产生地址信号时输出波形输出到DAC后模数转换输出。

所述的变时钟DDS任意波形信号源装置，其特征在于：所述时钟单元为一个计数器，上位机通过配置计数器的计数值来输出可变的时钟供相位累加单元、波形查找表和DAC使用。

所述的变时钟DDS任意波形信号源装置，其特征在于：所述相位累加单元包括一个初始地址寄存器和频率控制寄存器，上位机通过计算机总线配置初始地址寄存器和频率控制寄存器，相位累加单元产生初始地址和采样率可变的地址信号。

本发明与现有技术相比，其显著优点：

（1）在某些复杂的实验和测试环境中一些复杂信号波形很难再现，或复现成本很高，也不容易用函数表达式来描述，本发明利用插值算法对现有波形数据每周期的采样点数进行插值以精确的控制输出波形频率，可以低成本方便的复现波形；

（2）本发明通过控制高速时钟计数来产生工作时钟，并结合插值算法来调整每个周期的采样点数，以此来控制输出的频率，控制更灵活精确，来达到精确输出频率的特点。

附图说明

图1是本发明变时钟DDS任意波形信号源的原理框图。

图2是本发明的变时钟DDS任意波形信号源控制输出频率的方法流程图

图3是DDWS原理框图。

图4是DDFS原理框图。

图5是一个实施实例的原理框图。

具体实施方式

下面将结合附图5对本发明的一个实施方式进行详细描述。

本实施方式包括上位机、晶振、时钟单元、相位累加单元、波形查找表和DAC。上位机通过PLX9054连接到PCI局部总线上，时钟单元和相位累加单元基于FPGA（Field-Programmable Gate Array，即现场可编程门阵列）实现。晶振采用100MHz的晶振，为时钟单元提供100MHz的时钟。波形查找表通过1M×16B的双口RAM来实现，用来存储波形数据信息，双口RAM有两组数据线和地址线，一端实现上位机通过PCI局部总线向RAM中写波形数据，另一端向DAC输出波形数据。

上位机通过PCI局部总线和时钟单元、相位累加单元和双口RAM相连。时钟单元包括一个计数器，时钟单元在100MHz的时钟下工作，上位机通过配置计数器的计数值来产出可变的时钟供相位累加单元、双口RAM和DAC作为工作时钟。

相位累计单元输出地址信号到双口RAM，相位累加单元包括一个初始地址寄存器和频率控制寄存器，上位机通过计算机总线配置初始地址寄存器和频率控制寄存器，相位累加单元产生初始地址和采样率可变的地址信号输出到双口RAM的地址信号线上。

双口RAM共有两组信号地址线，其中一组信号地址通过PCI局部总线和上位机相连，上位机可以通过PCI局部总线读写双口RAM，在输出波形前，向双口RAM写入波形数据信息。双口RAM的另一组地址信号线和相位累加单元相连，相位累计单元向双口RAM输出地址信号，双口RAM的另一组数据线和DAC相连，合成波形数据时，相位累加单元向双口RAM输出地址信号，在双口RAM读写使能信号的正确的情况下，双口RAM输出事先由上位机写入的波形数据到DAC，DAC将数据信号转换为模拟信号输出。

上位机通过总线配置时钟单元和相位累加单元，上位机通过总线向波形查找表中写入波形数据，相位累加单元产生地址输出到波形查找表，波形查找表中的波形数据输出到DAC中转换为模拟电平输出，

上位机根据M个原始波形数据和输出波形频率配置信号的工作时钟，根据信号源工作的时钟来对M个波形数据进行处理后写入波形查找表中，波形查找表在相位累加器产生地址信号时输出波形书到DAC后滤波输出。

本发明提出的DDS任意波形信号源控制频率输出方法在实施实例中实施如下，上位机根据原始波形周期采样点数M和输出波形频率f_out计算N的值，通过总线配置时钟单元的计数器，设置信号源的工作时钟f，

根据原始波形每个周期采样数据点数M和输出波形频率f_out来设置信号源的工作时钟f：配置一个计数值为N的计数器,本实例中计数器的工作时钟频率为100MHz，每经过N个时钟周期输出系统工作时钟的一个时钟周期，

N₀=100MHz/（f_out*M）

N₀>=2时，四舍五入N₀得到的值即为N，信号源以频率为100MHz/N的时钟为工作时钟，

N₀<2时，N=1，信号源以频率为100MHz的时钟为工作时钟；

判断合成波形是否满足频率要求，

将M个采样数据在100MHz/N的时钟下进行数字-模拟模转换，实际输出波形的频率为f_out1

f_out1=100MHz/（N*M）

若输出波形的频率误差|f_out1-f_out|/f_out满足频率精度要求，将M个采样数据写入波形查找表，再经数字-模拟模转换输出；

M₀≈M₁=100MHz/（f_out*N）

对M₁的四舍五入得到M₀，

将M₀个采样数据写入波形查找表中，再经数字-模拟转换输出。

所述对M个采样数据进行插值处理为M₀个采样数据的方法为，

M个原始数据的对应的函数表达值为y＝f(n),n＝1,2,...,M，对原始的M个采样数据采用拉格朗日插值法实现M₀个采样点的均匀插值，即在[1,M]上的M个节点对x＝1, ...,M等M₀个点进行M₀次插值，

在每次插值运算过程中，当x为整数时直接采用f(x)为插值后的值，

当x不是整数时，利用三次基本插值多项式L₃(x)进行内插得到插值后的数据，x₀＜x₁＜x＜x₂＜x₃，x₀，x₁，x₂，x₃为x最接近的四个整数，对应的原始数值为y₀＝f(x₀)，y₁＝f(x₁)，y₂＝f(x₂)，y₃＝f(x₃)，

L₃(x)＝y₀l₀(x)+y₁l₁(x)+y₂l₂(x)+y₃l₃(x)

当M-1＜x＜M时，取x₀=M-2，x₁=M-1，x₂=M，x₃＝M+1，y₄＝f(M+1)＝f(M)参加运算；

本发明在DDS信号源中得到了应用，以本实施实例在产生一个不规则类正弦衰减波形任意波形信号，原始采样数据的周期采样点数为1000个采样点，在上位机中根据输出频率的要求计算N，上位机配置时钟单元，时钟单元为系统提供时钟。上位机判断在此时钟下原始数据通过数字-模拟转换输出信号波形的频率f_out1=100MHz/（N*1000）是否满足频率精度要求，满足要求则直接写入波查找表；若输出波形的频率满足频率精度要求，对1000个采样数据进行插值处理，得到M₀个采样数据，再通过数字-模拟转换输出信号。本实例可以输出1Hz-100KHz的波形，如表1所示，在输出1-50KHz的信号时精度可以小于万分之五，通过提高晶振的频率还可以将精度进一步提高。

表1

Claims

1.一种变时钟DDS任意波形信号源控制输出波形频率方法，其特征在于：

N₀＝f₀/(f_out*M)

N₀>＝2时，四舍五入N₀得到的值即为N，信号源以频率为f₀/N的时钟为工作时钟，

N₀<2时，N＝1，信号源以频率为f₀的时钟为工作时钟；

第二步，判断合成波形是否满足频率要求，

将M个采样数据在f₀/N的时钟下进行数字-模拟模转换，实际输出波形的频率为f_out1

f_out1＝f₀/(N*M)

M₀≈M₁＝f₀/(f_out*N)

对M₁的四舍五入得到M₀，

第三步，将M₀个采样数据写入波形查找表中，再经数字-模拟转换输出；

所述对M个采样数据进行插值处理为M₀个采样数据的方法为:

M个原始采样数据的对应的函数表达值为y＝f(n),n＝1,2,...,M，对M个原始采样数据采用拉格朗日插值法实现M₀个采样数据的均匀插值，即在[1,M]上的M个节点对等M₀个点进行M₀次插值：

在每次插值运算过程中，

当x为整数时直接采用f(x)作为插值后的值；

L₃(x)＝y₀l₀(x)+y₁l₁(x)+y₂l₂(x)+y₃l₃(x)

当1＜x＜2时，取x₀＝0，x₁＝1，x₂＝2，x₃＝3，y₀＝f(0)＝f(1)参加运算，

当M-1＜x＜M时，取x₀＝M-2，x₁＝M-1，x₂＝M，x₃＝M+1，y₄＝f(M+1)＝f(M)参加运算。