CN109085879A - 一种用于电学多功能校准平台的高精度dds频率合成器 - Google Patents
一种用于电学多功能校准平台的高精度dds频率合成器 Download PDFInfo
- Publication number
- CN109085879A CN109085879A CN201710440670.9A CN201710440670A CN109085879A CN 109085879 A CN109085879 A CN 109085879A CN 201710440670 A CN201710440670 A CN 201710440670A CN 109085879 A CN109085879 A CN 109085879A
- Authority
- CN
- China
- Prior art keywords
- frequency
- phase
- electricity
- output
- calibration platform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
- G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种用于电学多功能校准平台的高精度DDS频率合成器。相位累加器与频率控制字进行累加运算,每当一个时钟脉冲到来时,相位累加器以频率控制字为步长而不断增加;相位累加器的输出结果经过相位截断处理后得到波形寄存器的查找表地址,波形寄存器存有一个完整周期正弦波的数字幅度信息,每一个查找表的地址对应正弦波中0°‑360°范围的一个相位点,波形寄存器把输入的地址信息映射成正弦幅度信号,同时输出至数模转换器中转换为阶梯型模拟波形,由低通滤波器将其平滑为频谱纯净的正弦波信号作为输出。本发明可产生高精度高稳定度的频率信号,具有输出频率时间短、频率转换速度快、频率稳定度高、分辨率高,输出频率准确、杂散抑制好等特点。
Description
技术领域
本发明涉及一种用于电学多功能校准平台的高精度DDS(直接数字式)频率合成器,可应用于电学多功能校准平台频率特性测试中的高精度标准激励源产生,同时也可应用于通信、雷达等诸多领域的激励信号源。
背景技术
频率合成器是现代电子系统的重要组成部分,它作为电子系统的心脏,在通信、雷达、导航、遥控遥测、仪器仪表等许多领域中得到了广泛的应用。随着电子技术的不断发展,各类电子系统对频率合成器的要求越来越高,对相位噪声、频率转换时间、频率分辨率、相对工作带宽,体积及功耗等多种指标都提出了高的要求,而传统的频率合成方法设计的信号源在功能、精度等方面存在频率精度低、分辨率不高、频带窄、输出波形有限等缺陷和不足,不能满足实际要求。在电学多功能校准平台频率特性测试中,需要提供标准激励源对检测设备的性能进行校验。
发明内容
本发明的目的在于提供一种用于电学多功能校准平台的高精度DDS频率合成器,以满足上述需求。
为达到上述目的,本发明所采取的技术方案为:
一种用于电学多功能校准平台的高精度DDS频率合成器,包括相位累加器、系统时钟、波形寄存器、数模转换器和低通滤波器;相位累加器由N位全加器和N位累加寄存器级联而成,与频率控制字进行累加运算,每当一个时钟脉冲到来时,相位累加器以频率控制字为步长而不断增加;相位累加器的输出结果经过相位截断处理后得到波形寄存器的查找表地址,波形寄存器存有一个完整周期正弦波的数字幅度信息,每一个查找表的地址对应正弦波中0°-360°范围的一个相位点,波形寄存器把输入的地址信息映射成正弦幅度信号,同时输出至数模转换器中转换为阶梯型模拟波形,由低通滤波器将其平滑为频谱纯净的正弦波信号作为输出。
FPGA芯片作为DDS数据处理芯片,相位累加器和随机发生器由FPGA内部逻辑资源编程实现,波形寄存器由FPGA内部存储资源构成。
系统时钟由外部有源晶振给出。
低通滤波器为七阶椭圆滤波器,由LC网络构成。
频率控制字为变量,用于控制DDS输出正弦的频率。
随机发生器给相位累加器持续加入扰动信号。
幅值控制集成于数模转换器中。
N位的频率控制字的计算方法为:
fw[N-1:0]=2Nfo/fs
fw表示频率控制字,fs为系统时钟,fo为DDS的输出频率。
相位累加器的输出结果经过相位截断处理后得到波形寄存器的查找表地址,一个相位序列可用来同时寻址两个查找表,两个查找表中分别存放正弦和余弦幅度序列,可实现正弦波和余弦波的同时合成,即正交输出。
本发明所取得的有益效果为:
本发明基于FPGA设计实现一种高性能、易操作的用于电学多功能校准平台的高精度DDS频率合成器,可产生高精度高稳定度的频率信号,并具有输出频率时间短、频率转换速度快、频率稳定度高、分辨率高,输出频率准确、杂散抑制好等特点。
附图说明
图1为用于电学多功能校准平台的高精度DDS频率合成器结构图;
图中:1、频率控制字;2、相位累加器;3、随机发生器;4、系统时钟;5、相位截断;6、波形寄存器;7、数模转换器;8、幅值控制;9、低通滤波器。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。
如图1所示,本发明所述用于电学多功能校准平台的高精度DDS频率合成器包括相位累加器2、随机发生器3、系统时钟4、波形寄存器6、数模转换器7和低通滤波器9;FPGA芯片作为DDS数据处理芯片,相位累加器2和随机发生器3由FPGA内部逻辑资源编程实现,波形寄存器6由FPGA内部存储资源构成。系统时钟4由外部有源晶振给出,数模转换器7由高精度高采样率DA转换芯片构成,低通滤波器9由LC网络构成。频率控制字1为变量,在相位累加器2中被使用,相位截断5为波形寄存器6进行查表操作前的前期处理过程,幅值控制8集成于数模转换器7电路网络中。
相位累加器2由N位全加器和N位累加寄存器级联而成,与频率控制字1进行累加运算。频率控制字1与DDS系统输出频率值相对应,可由DDS输出频率反算得出,用于控制DDS输出正弦的频率,为可调值。每当一个时钟脉冲到来时,相位累加器2以频率控制字1为步长而不断增加。相位累加器2的输出结果经过相位截断5处理后得到波形寄存器6的查找表地址。波形寄存器6供查表使用,内部存有一个完整周期正弦波的数字幅度信息,每一个查找表的地址对应正弦波中0°-360°范围的一个相位点,波形寄存器6把输入的地址信息映射成正弦幅度信号,同时输出至数模转换器7转换为阶梯型模拟波形,由低通滤波器9将其平滑为频谱纯净的正弦波信号作为输出。本发明采用七阶椭圆滤波器。通过随机发生器3给相位累加器2持续加入一定的扰动信号,从而打破它的周期性,达到降低杂散的目的。
在实际应用中,DDS是存在相位噪声和杂散误差的,其中相位噪声主要取决于参考时钟的噪声,采用高精度的时钟晶振可有效降低相位噪声。
杂散误差主要来源于如下几方面:(1)相位截断误差;(2)DAC的非线性,包括积分、差分非线性以及DAC的非理想动态特性。其中DAC引起的杂散误差为随机的,在设计中选用非线性失真小、转换速率高、毛刺电平低、稳定时间短、数据位宽高的DAC器件可有效降低该杂散误差。而相位截断引起的杂散误差一般为周期性、有规律的,需重点解决。
在DDS中,为了得到很高的频率分辨率,相位累加器的位数需要很大,即使采用数据压缩技术,将如此多的相位信息存入查找表也会要求很大的memory容量,受体积和成本的限制,本设计中的相位累加器2的输出只有高位部分作为有效位来寻址查找表,将低位部分舍去,由此造成了相位截断误差。由此,本系统中针对相位截断误差,采用了相位干扰技术,将确定性的有规律的杂散转化为随机的无规律的相位噪声。通过随机发生器3给相位累加器2加入满足一定统计特性的随机扰动信号,从而打破它的周期性,达到降低杂散的目的。
波形寄存器6基于FPGA内部自带的高速memory块实现,为了最大化的利用有限的查找表容量,采用了数据压缩技术,将查找表数据压缩一倍,等效于减少了一位相位截断,因此对查找表进行压缩相当于增大了查找表的寻址空间,DDS的输出频率特性将得到进一步改善。
本设计的总体目标是实现一个适用于电学多功能校准平台的频率、初相、幅值等可调的频率合成器。DDS参数的选择是本设计的关键,其决定了频率合成器的最终性能。其中DDS的时钟和工作频率范围是两个相关参数。
DDS的实质是以系统时钟(基准频率源)fs对相位进行等间隔的采样。DDS的输出频率fo为:
N位的DDS的频率控制字fw的计算方法为:
fw[N-1:0]=2Nfo/fs (2)
本设计中的高精度DDS频率合成具有十分优异的性能,其具有如下特点:
(1)工作频率宽,频率分辨率高
根据式(1)可知,当N足够大时,合成频率可以做到很低,可趋向于零。根据香农采样定理,所产生的信号频率不能超过时钟频率的一半,在实际应用中,为了保证信号的输出质量,输出频率一般不大于系统时钟频率的40%,以免出现混叠。当时钟频率确定后,DDS的频率分辨率取决于相位累加器2的字长,字长越大,频率分辨率越高。本设计采用32位字长,系统时钟频率200MHz,最高输出频率为80MHz,频率分辨率为0.05Hz。
(2)频率转换迅速且相位连续
DDS作为一个开环系统,它的输出频率随频率控制字1的变化而迅速变化,是实时的,输出频率的变化只改变相位函数曲线的斜率,而曲线本身是连续的,可避免相位信息丢失和出现离散频率分量。
(3)任意波形输出能力
DDS的波形寄存器6中存储的幅度序列并非必须是正余弦,还可以根据需要用于存放任意波形并输出,如三角波、锯齿波等。
(4)正交输出
电学多功能校准平台需要具备正交信号输出能力,同时正交信号在很多数字信号系统也有广泛的应用。一个相位序列可用来同时寻址两片或以上的查找表,而两个查找表中分别存放正弦和余弦幅度序列,便可实现正弦波和余弦波的同时合成,即正交输出。
Claims (9)
1.一种用于电学多功能校准平台的高精度DDS频率合成器,其特征在于:包括相位累加器(2)、系统时钟(4)、波形寄存器(6)、数模转换器(7)和低通滤波器(9);相位累加器(2)由N位全加器和N位累加寄存器级联而成,与频率控制字(1)进行累加运算,每当一个时钟脉冲到来时,相位累加器(2)以频率控制字(1)为步长而不断增加;相位累加器(2)的输出结果经过相位截断(5)处理后得到波形寄存器(6)的查找表地址,波形寄存器(6)存有一个完整周期正弦波的数字幅度信息,每一个查找表的地址对应正弦波中0°-360°范围的一个相位点,波形寄存器(6)把输入的地址信息映射成正弦幅度信号,同时输出至数模转换器(7)中转换为阶梯型模拟波形,由低通滤波器(9)将其平滑为频谱纯净的正弦波信号作为输出。
2.根据权利要求1所述的用于电学多功能校准平台的高精度DDS频率合成器,其特征在于:FPGA芯片作为DDS数据处理芯片,相位累加器(2)和随机发生器(3)由FPGA内部逻辑资源编程实现,波形寄存器(6)由FPGA内部存储资源构成。
3.根据权利要求1所述的用于电学多功能校准平台的高精度DDS频率合成器,其特征在于:系统时钟(4)由外部有源晶振给出。
4.根据权利要求1所述的用于电学多功能校准平台的高精度DDS频率合成器,其特征在于:低通滤波器(9)为七阶椭圆滤波器,由LC网络构成。
5.根据权利要求1所述的用于电学多功能校准平台的高精度DDS频率合成器,其特征在于:频率控制字(1)为变量,用于控制DDS输出正弦的频率。
6.根据权利要求1所述的用于电学多功能校准平台的高精度DDS频率合成器,其特征在于:随机发生器(3)给相位累加器(2)持续加入扰动信号。
7.根据权利要求1所述的用于电学多功能校准平台的高精度DDS频率合成器,其特征在于:幅值控制(8)集成于数模转换器(7)中。
8.根据权利要求1所述的用于电学多功能校准平台的高精度DDS频率合成器,其特征在于:N位的频率控制字(1)的计算方法为:
fw[N-1:0]=2Nfo/fs
fw表示频率控制字(1),fs为系统时钟(4),fo为DDS的输出频率。
9.根据权利要求1所述的用于电学多功能校准平台的高精度DDS频率合成器,其特征在于:相位累加器(2)的输出结果经过相位截断(5)处理后得到波形寄存器(6)查找表地址,一个相位序列可用来同时寻址两个查找表,两个查找表中分别存放正弦和余弦幅度序列,可实现正弦波和余弦波的同时合成,即正交输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710440670.9A CN109085879A (zh) | 2017-06-13 | 2017-06-13 | 一种用于电学多功能校准平台的高精度dds频率合成器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710440670.9A CN109085879A (zh) | 2017-06-13 | 2017-06-13 | 一种用于电学多功能校准平台的高精度dds频率合成器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109085879A true CN109085879A (zh) | 2018-12-25 |
Family
ID=64838956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710440670.9A Pending CN109085879A (zh) | 2017-06-13 | 2017-06-13 | 一种用于电学多功能校准平台的高精度dds频率合成器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109085879A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110399008A (zh) * | 2019-07-16 | 2019-11-01 | 武汉鑫诚欣科技有限公司 | 超短波及微波频段无线信号接收的频率合成器及方法 |
CN112104356A (zh) * | 2020-09-16 | 2020-12-18 | 中国工程物理研究院电子工程研究所 | 一种直接数字频率合成方法 |
CN112505644A (zh) * | 2020-02-28 | 2021-03-16 | 加特兰微电子科技(上海)有限公司 | 传感器测量校正方法、装置、终端设备及存储介质 |
CN112631547A (zh) * | 2020-12-31 | 2021-04-09 | 陕西烽火电子股份有限公司 | 一种使用可编程逻辑器件实现频率合成器控制参数计算的高效方法 |
CN112698321A (zh) * | 2020-12-11 | 2021-04-23 | 上海无线电设备研究所 | 基于dsp和fpga可调相位增量的数字下变频与多普勒补偿方法 |
CN113078900A (zh) * | 2021-03-30 | 2021-07-06 | 中国核动力研究设计院 | 一种核电厂dcs平台时钟源性能提高系统及方法 |
CN113517888A (zh) * | 2021-04-21 | 2021-10-19 | 中科亿海微电子科技(苏州)有限公司 | 一种频谱纯度优化的任意波形合成电路装置及方法 |
CN116360545A (zh) * | 2023-05-26 | 2023-06-30 | 北京中科睿信科技有限公司 | 一种针对fpga的正弦调频信号生成方法及设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5554987A (en) * | 1993-02-24 | 1996-09-10 | Nec Corporation | Direct digital synthesizer capable of reducing spurious noise components |
US7098708B2 (en) * | 2003-10-14 | 2006-08-29 | Qualcomm, Incorporated | Low-power direct digital synthesizer with analog interpolation |
CN101339446A (zh) * | 2008-07-18 | 2009-01-07 | 电子科技大学 | 一种双通道可调相调幅的同步dds装置 |
CN104734701A (zh) * | 2015-04-08 | 2015-06-24 | 中国科学院光电技术研究所 | 一种低杂散的dds单频信号发生器 |
-
2017
- 2017-06-13 CN CN201710440670.9A patent/CN109085879A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5554987A (en) * | 1993-02-24 | 1996-09-10 | Nec Corporation | Direct digital synthesizer capable of reducing spurious noise components |
US7098708B2 (en) * | 2003-10-14 | 2006-08-29 | Qualcomm, Incorporated | Low-power direct digital synthesizer with analog interpolation |
CN101339446A (zh) * | 2008-07-18 | 2009-01-07 | 电子科技大学 | 一种双通道可调相调幅的同步dds装置 |
CN104734701A (zh) * | 2015-04-08 | 2015-06-24 | 中国科学院光电技术研究所 | 一种低杂散的dds单频信号发生器 |
Non-Patent Citations (1)
Title |
---|
胡安灿: "基于FPGA的DDS设计与实现", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110399008A (zh) * | 2019-07-16 | 2019-11-01 | 武汉鑫诚欣科技有限公司 | 超短波及微波频段无线信号接收的频率合成器及方法 |
CN112505644A (zh) * | 2020-02-28 | 2021-03-16 | 加特兰微电子科技(上海)有限公司 | 传感器测量校正方法、装置、终端设备及存储介质 |
CN112104356A (zh) * | 2020-09-16 | 2020-12-18 | 中国工程物理研究院电子工程研究所 | 一种直接数字频率合成方法 |
CN112104356B (zh) * | 2020-09-16 | 2024-02-13 | 中国工程物理研究院电子工程研究所 | 一种直接数字频率合成方法 |
CN112698321A (zh) * | 2020-12-11 | 2021-04-23 | 上海无线电设备研究所 | 基于dsp和fpga可调相位增量的数字下变频与多普勒补偿方法 |
CN112631547A (zh) * | 2020-12-31 | 2021-04-09 | 陕西烽火电子股份有限公司 | 一种使用可编程逻辑器件实现频率合成器控制参数计算的高效方法 |
CN112631547B (zh) * | 2020-12-31 | 2024-01-16 | 陕西烽火电子股份有限公司 | 一种使用可编程逻辑器件实现频率合成器控制参数计算的高效方法 |
CN113078900A (zh) * | 2021-03-30 | 2021-07-06 | 中国核动力研究设计院 | 一种核电厂dcs平台时钟源性能提高系统及方法 |
CN113078900B (zh) * | 2021-03-30 | 2022-07-15 | 中国核动力研究设计院 | 一种核电厂dcs平台时钟源性能提高系统及方法 |
CN113517888A (zh) * | 2021-04-21 | 2021-10-19 | 中科亿海微电子科技(苏州)有限公司 | 一种频谱纯度优化的任意波形合成电路装置及方法 |
CN116360545A (zh) * | 2023-05-26 | 2023-06-30 | 北京中科睿信科技有限公司 | 一种针对fpga的正弦调频信号生成方法及设备 |
CN116360545B (zh) * | 2023-05-26 | 2023-08-15 | 北京中科睿信科技有限公司 | 一种针对fpga的正弦调频信号生成方法及设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109085879A (zh) | 一种用于电学多功能校准平台的高精度dds频率合成器 | |
CN103488245B (zh) | Dds中的相位幅度转换方法以及装置 | |
JPH0548003B2 (zh) | ||
CN104201991A (zh) | 实现捷变频米波雷达的数字下变频系统 | |
CN1232031C (zh) | 基于fpga的高精度任意波形发生器 | |
CN102723931A (zh) | 一种宽动态高精度边沿时间可调的脉冲波产生方法 | |
CN101276002A (zh) | 高温单片相位可编程直接数字频率合成源 | |
CN104202016A (zh) | 一种基于查表法的任意倍可变的信号升采样实现方法及系统 | |
TWI444837B (zh) | 固定係數型可變質數長度遞迴式離散傅立葉轉換之系統 | |
CN110633447B (zh) | 基于fpga的球面距离定点计算方法及其计算装置 | |
CN107436619A (zh) | 一种高精度低代价数字正弦波发生装置 | |
CN101854172B (zh) | 一种基于二维正弦表的数控振荡器并行设计方法 | |
CN103178834B (zh) | 小数分频系统 | |
CN100392976C (zh) | 用于直接数字频率合成的高阶∑△噪声整形内插器 | |
Tang et al. | A suppressing method for spur caused by amplitude quantization in DDS | |
CN102394644B (zh) | 一种余弦信号的拟合方法 | |
Ao | The basic principle and FPGA implementation of NCO | |
CN109617540A (zh) | 一种信号延时装置 | |
Zhang et al. | Design and FPGA implementation of DDS based on waveform compression and Taylor series | |
CN105302225B (zh) | 一种模拟雷达回波中频信号的产生方法 | |
CN103888105A (zh) | 一种宽频率连续可调的脉宽波数字产生方法及系统 | |
CN104660218A (zh) | 一种任意波形合成器 | |
CN104753530A (zh) | Dds中相位修正及非均匀相幅转换方法及装置 | |
Genovese et al. | Direct digital frequency synthesizers implemented on high end FPGA devices | |
Gujjula et al. | Design and analysis of dual-mode numerically controlled oscillators based controlled oscillator frequency modulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181225 |
|
RJ01 | Rejection of invention patent application after publication |